JPH0642668B2

JPH0642668B2 - データ交換システム

Info

Publication number: JPH0642668B2
Application number: JP11596983A
Authority: JP
Inventors: 清石川
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1983-06-29
Filing date: 1983-06-29
Publication date: 1994-06-01
Anticipated expiration: 2009-06-01
Also published as: JPS609248A

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、データ交換システムに関する。

〔発明の技術的背景とその問題点〕

通常、データ伝送は、交換機を中心としたネットワーク
により行われる。初期においては、ネットワークも専用
に設けられていたが、データ伝送の適用分解が広がるに
つれて、ネットワークに柔軟性が要求されるようになっ
た。

例えば、ネットワークに接続されるデータ端末（Data t
erminal equrpment；以下DTEと略す。）として多くの種
類のものが開発されてきたので、あらゆる種類のDTEが
ネットワークに接続され得ることが望ましい。現在普及
しているネットワークを統合したシステムを形成する際
には、必要な要素となる。

しかし、DTEは、伝送方式として、同期、非同期式があ
る。又、DTEは、伝送速度によっても分類される。48Kbp
s 9.6kpbs 等の伝送速度のDTEがある。ただし、DTEの伝
送速度は48kbpsの公約数に設定されている。

したがって、これらの異なるDTEを同一のネットワーク
に接続することは、基本的には不可能である。例えば、
同期式、非同期式のDTEを同一のネットワークに接続す
ることはできない。ネットワーク内の伝送路上では、同
一のデータの伝送形態であることが要求されるからであ
る。但し、伝送速度のみが異なるDTE対がネットワーク
に接続された場合には、ネットワーク内部では接続され
るDTEのうち最大の伝送速度に応じた伝送速度を用い、
より低速なDTEに対してはデータ端末インターフェース
装置(Data Interface Equipment；以下DIEと略す。)に
ダミーの信号を伝送する機能を持たせるなどしてDTEの
変化に対応している。しかし、この場合には、ダミー信
号を送出すること自体が、ハード、ソフトの負担を招き
好ましくなく、更に、ダミー信号を受けとった際にも、
このダミー信号と有意な信号とを分離する必要があり、
回路が複雑なものとなってしまった。

〔発明の目的〕

この発明は、以上の欠点を除去し、DTEの種類によら
ず、DTEと交換機の間の伝送を同一形式で行ない得るデ
ータ交換システムを提供することを目的とする。つま
り、ＤＩＥと交換機との間の伝送速度に対して、より低
速な伝送速度のＤＴＥ対がＤＩＥに接続された場合に、
交換機を介したデータ伝送がスムーズに行なえるデータ
交換システムを提供することにある。

〔発明の概要〕

この発明は、第１及び第２のデータ端末間のデータ伝送
を交換機を介して行ない、送信側である第１のデータ端
末からのデータを一点又は多点サンプリングし、このサ
ンプリングされたデータを受信側で復元してから第２の
データ端末に伝送するデータ交換システムにおいて、受
信側でデータを所定時間遅延させることを特徴とする。
送信側及び受信側に供給するクロック信号はその位相同
期を取り、このクロック信号を基準として遅延時間を決
定する。

第１及び第２のデータ端末が同期式の場合、第１及び第
２のデータ端末口、データ端末の伝送速度に応じてデー
タ転送、受信のためのデータクロック信号を供給し、こ
のデータクロック信号の周期を、前述のクロック信号の
周期の倍数と設定する。そして、これらの信号の位相同
期をとり、更に前述の遅延時間により、第１のデータ端
末からのデータ転送タイミングと同一タイミングで第２
のデータ端末でデータを受信するものである。第１及び
第２のデータ端末が非同期式の場合、データクロック信
号の供給を中止するだけで他の構成は何の変更もしな
い。

〔発明の効果〕

この発明では、データ端末の種類によらず加入者線上で
のデータ伝送は同一であり、データ端末の種類が異なっ
たら、データ端末に供給するデータクロック信号のみを
変更すればよい。したがって、システム中に、どのよう
な種類のデータ端末が接続されても、システム自体は、
他の変更を要することなく、柔軟な構成が可能となる。
つまり、交換機に比べて低速な伝送速度のデータ端末対
が接続された場合でも、システム自体は大幅な変更を必
要としないため、データ交換システムとしての柔軟性が
大幅に増大する。

〔発明の実施例〕

次に、この発明の実施例を図面に従って説明する。この
実施例でのデータ交換システムでは、ピンポン伝送（時
間分割伝送）が用いられ、データは、同期式により伝送
される。

このシステムは、第１図に示されるように、交換機(11)
と、DTE(13)と、DIE(15)とから成る。DTE(13)及びDIE(1
5)とは送信データ信号線Ｔ、クロック信号線Ｓ、制御信
号線Ｃ、受信データ信号線Ｒ等で接続されている。DIE
(15)と交換機(11)との間には、伝送線が設けられてい
る。

この伝送線上を前述のピンポン伝送（例えば、昭和57年
度電子通信学会総合全国大会講演論文集1712参照）によ
ってデータが伝送されている。ピンポン伝送では、断続
的にデータを発生させバースト信号とし、時間を分け
て、DIE(15)及び交換機(11)の間で伝送するものであ
る。時分割方向制御伝送とも呼ばれている。この発明で
は、最初に交換機(11)がデータ伝送を行ないたい２つの
ＤＩＥ(15)に対しバースト信号を同期に送出する。この
ときのバースト信号はデータを含んでいないが、２つの
ＤＩＥ(15)でクロックの周期にとるためのフレーム同期
ビット「０」を含んでいる。このバースト信号を受信し
た２つのＤＩＥ(15)では、フレーム同期ビット「０」に
従って夫々クロックを出力する（このクロックは、ＤＩ
Ｅ(15)からＤＴＥ(13)へ供給する第１のクロックと、Ｄ
ＩＥ(15)内部のみで発生する第２のクロックの２種類あ
る）。次に、２つのＤＩＥ(15)では、ＤＴＥ(13)より送
られたデータをサンプリングして前記バースト信号に乗
せ（乗せるべきデータが無いときはデータが「０」のま
まのバースト信号となる）、フレーム同期ビットを
「１」へ変更し、夫々交換機(11)へ送り返す。交換機(1
1)では双方のＤＩＥ(15)よりバースト信号を受信する
と、夫々をそのまま相手先のＤＩＥ(15)へ同期に送出す
る。夫々のＤＩＥ(15)が交換機(11)よりバースト信号を
受信するとそのデータをＤＴＥ(13)へ取り込み、ＤＴＥ
(13)からの新たなデータが有れば乗せ、再びバースト信
号を交換機(11)へ送り出す。以後、２つのＤＩＥ(15)間
で交換機(11)を介してバースト信号の送信・受信が繰り
返される（ピンポン伝送）。ここで第１のクロックはＤ
ＴＥ(13)でのデータの送信・受信を規定するために使用
され、第２のクロックはＤＩＥ(15)でのデータのサンプ
リング及び交換機(11)とのデータの送信・受信を規定す
るために使用される。又、交換機(11)は双方のＤＩＥ(1
5)からのバースト信号受信が所定回数に達したとき、そ
のバースト信号のフレーム同期ビットを「１」から
「０」へ変更して相手方のＤＩＥ(15)へ送信する。この
バースト信号を受信したＤＩＥ(15)は、フレーム同期ビ
ット「０」に従って再び第１のクロックと第２のクロッ
クの同期を合わせて出力する。例えばＤＴＥ(13)の伝送
速度が９．６kbps、交換機(11)の伝送速度が４８kbpsの
場合、交換機(11)では双方のＤＩＥ(15)からバースト信
号を５回目に受信したとき、フレーム同期ビットを
「１」から「０」へ変更する。従ってＤＩＥ(15)ではバ
ースト信号を５回受信する毎に第１のクロックと第２の
クロックの同期を合わせることになる。

次に各構成部の動作について詳しく説明する。

まず、DIE(15)からDTE(13)に対して、クロック信号線Ｓ
を介してクロックが供給される。このクロックに同期し
て、DTE(13)から、送信データ信号線Ｔを介しデータが
送出される。このデータは伝送速度48kpsで送出され
る。

DIE(15)内では、このデータをサンプリングした後、一
定ビット数毎にまとめてバースト信号とし、伝送路上に
送出する。バースト信号は、第２図に示されるように、
１０ビットの信号から成る。先頭のビットは、フレーム
同期ビットＦ、最後尾のビットは各種の制御情報を送受
信するための制御ビットＳ、これらの間の８ビットはデ
ータである。

通常のデータ伝送においては、音声の伝送が基本となっ
て諸装置が設計されている。すなわち、音声の伝送に必
要とされる伝送速度は、64kbpsであり、８ビットのデー
タを８KHz の周波数で伝送するものとして、この実施例
でのシステムの伝送路（加入者線）上でも８KHz の周波
数で、すなわち、125μsec毎にデータが伝送される。

今、DTE(13)の伝送速度は、48kbps であるからデータ
は、第２図に示されるフォーマットにおいてデータとし
てはD₆,D₇を無意なビットとして、それ以外のビットを
有意なビットとして伝送される。すなわち、D₇＝１，D₆
＝０として６ビットのデータを125μsec毎に伝送する。
このようなフォーマットのデータが送信データ信号線Ｔ
に送出される（ここで、D₇＝０とすると、このバースト
信号は、データとして意味のないものとなる。）このデータは、前述のように制御ビットＳを有している
が、このビットのみであって、DTE(13)から（又は交換
機(11)から）の制御情報を１ビットづつ制御ビットＳと
して伝送する。送られた制御ビット数が一定数に達した
なら、ひとつの命令として始めて有無なものとなる。こ
の命令は、DIE(15)内で解読されて制御信号線Ｃを介し
てDTE(13)に供給される。

又、この実施例でのDTE(13)は同期式なので、DIE(13)か
らクロック信号線Ｓを介したクロックが供給される。こ
の発明では、互いにデータ伝送を行なう複数のDTE(13)
に供給されるクロックは、互いに位相同期が取られてい
ることがひとつの特徴である。

このような構成のシステムにおいて、交換機(11)から、
データの伝送をしあうDIE(15)に対して同時に、クロッ
クの発生を命じる信号が供給される。この信号は第２図
に示すバースト信号において、データＤ_０〜Ｄ_７が
「０」でありフレーム同期ビットが「０」の構成を有す
る。ＤＩＥ(15)は受信したバースト信号のフレーム同期
ビットが「０」のときのみ第１のクロックと第２のクロ
ックの同期を合わせるための検出信号を出力する。DIE
(15)では、この信号に応じてクロックを２種類発生す
る。ひとつは、DTE(15)でのデータの送受のタイミング
を規定する第１のクロック信号であり、他方はDIE(15)
内部でのデータサンプリングの周期を規定する第２のク
ロック信号である。これらのクロック信号は、全てのDI
E(15)において位相同期が取られている。第１のクロッ
ク信号は、対応するDTE(13)に応じて周波数が異なる。
（これについては後述する。）第２のクロック信号の周
波数は、第１のクロック信号の周波数以上であることが
要求される。すなわち、第１のクロック信号に同期して
DIE(15)に供給されるデータに対して、一点サンプリン
グ（第１及び第２のクロック信号の周波数が同一である
場合）、又は多点サンプリング（第２のクロック信号の
周波数が第１の周波数より高い場合）を施す。このデー
タを加入者線SUBに送る。

このデータは、交換機(11)において、交換処理が行われ
る。相手先の定まった信号は対応するDIE(15)に送信さ
れる。この信号は、第１のクロック信号と同期するよう
に、所定の遅延量が与えられ、DTE(13)に供給される。
これにより、互いに伝送しあうDTE(15)間で、データ伝
送が行える。

ここで、第１のクロック信号は、互いに位相同期がとら
れ、かつこの信号の周波数は可変とし、DTE(13)に応じ
て調整するものとする。第２のクロック信号は、絶えず
一定とし、DIE(15)間でのデータの伝送は、DTE(13)によ
らず一定とする。

このようにすることにより、DTE(13)がどのようなもの
であろうと、DTE(15)間では同一の伝送形態にて、デー
タが伝送される。すなわち、同一のデータフォーマット
により信号が伝送されることになり、変更を要するの
は、第１のクロック信号のみでよい。当然、DIE(15)内
部の回路構成にも変更は要しない。

次に、DIE(15)の構成について説明する。この実施例で
のDIE(15)は、第３図に示されるように、送受信回路TRC
V(21)を含む。送受信回路TRCV(21)は、加入者線SUBから
の信号をDIE(15)内部で扱う信号形態に変換する。逆にD
TE(13)からのデータを加入者線SUBにて伝送するのに適
した信号に変換する。

送受信回路TRCV(21)の出力は、同期信号検出回路SYNDET
(23)、第１のクロック分周回路CLKDIV1(25)第２のクロ
ック分周回路CLKDIVII(27)、選択回路SEL(29)、制御回
路CTRL(31)に供給される。同期信号検出回路ＳＹＮＤＥ
Ｔ(23)では、送受信回路ＴＲＣＶ(21)の受信出力の内で
フレーム同期ビット「０」を検出したときのみ検出信号
を出力する。同期信号検出回路SYNDET(23)からの検出信
号は、第１及び第２のクロック分周回路CLKDIVI，II(2
5),(27)に供給される。第１のクロック分周回路CLKDIVI
(25)からの第１のクロック信号は、前述のクロック信号
線Ｓに供給される。又、この第１のクロック分周回路CL
KDIVI(25)には、選択回路(29)から、制御信号が供給さ
れる。この制御信号は、DTE(13)が非同期式の場合に出
力され、第１の分周回路CLKDIVI(25)からの出力が禁止
される。

第２のクロック分周回路(27)出力である第２のクロック
信号は、サンプリング回路SAMP(33)、第１及び第２のレ
ジスタREGI,II(35),(37)、送受信回路TRCV(21)に供給さ
れる。サンプリング回路SAMP(33)には、送信データ信号
線Ｔを介して、データ信号が供給される。サンプリング
回路(33)の出力は、第１のレジスタ(35)に一旦著えられ
て所定数ビット毎送受信回路TRCV(21)に送出される。

一方、第２のレジスタREGII(37)には、送受信回路TRCV
(21)の出力も供給される。レジスタREGII(37)の出力
は、遅延回路DLYREG(39)に入力する。遅延回路DLYREG(3
9)の出力は、受信データ信号線Ｒに供給される。

次に、加入者線SUB上での信号の形態について説明す
る。この実施例では、論理レベルの信号に対してダイフ
エーズ符号化を施している。ダイフェーズ符号化とは２
値信号をデジタル波形のレベル変化と幅で表現する方式
で、加入者線の伝送で使用される。ダイフェーズ符号で
は、第４図に示されるように、有意な信号を伝送する際
にタイムスロックの切れ目で必ずレベル変化が生じるこ
とが要求される。２進「０」は、タイムスロットの中央
でレベル変化を生じる波形によって表わす。例えば、正
値から負値（簡単のため絶対値は同一とする。）へ負値
から正値へと変化することによって「０」を表わす。こ
れに対し、２進「１」は、タイムスロット全域で同一レ
ベルを保持することによって表わす。更に、有意な信号
が伝送されない時には、零を維持するものとする。第４
図上側には、途中から信号の伝送を開始した場合の波形
を示している。この例では、「01011100101」という信
号を伝送している。

前述のように、加入者線SUB上での信号は、第２図に示
されるようなフォーマットを形成するが、最初のビット
であるフレーム同期ビットＦは、第５図(a)に示される
ような原則として、「１」で表わす。したがって、零レ
ベルの後正又は負へのレベル変化があればデータの伝送
が開始されることが検出される。前述のようにDIE(15)
に対して、クロック信号の発生を命じる信号が供給され
るが、この実施例ではこのようにフレーム同期ビットＦ
によってこの機能を果たしている。つまり、ＤＩＥ(15)
ではフレーム同期ビット「０」を受信する毎に第１のク
ロック及び第２のクロックの同期を合わせて出力する。

例えば、ＤＴＥ(13)の伝送速度を９．６kbps、交換機(1
1)の伝送速度を４８kbpsとすると、ＤＴＥ(13)とＤＩＥ
(15)間で１回クロックを出力する間にＤＩＥ(15)と交換
機(11)間では５回クロックを出力することとなる。従っ
てこれらの同期を合わせるため、バースト信号の通常の
フレーム同期ビット（データの始まりを示すために用い
る）を「１」とすると、５個のバースト信号のうち１個
のバースト信号のフレーム同期ビットＦを第５図(b) に
示されるように「０」で表わす。ダイフェーズ符号で
は、「０」であっても、データ伝送の開始は検出され
る。上述した様に交換機(11)は初期設定としてフレーム
同期ビット「０」を含んだバースト信号を、双方のＤＩ
Ｅ(15)へ同時に送信する。これら２つのＤＩＥ(15)では
受信したバースト信号のフレーム同期ビット「０」に従
い、第１のクロック及び第２のクロックの同期を合わせ
て出力する。ＤＴＥ(13)では第１のクロックタイミング
でＤＩＥ(15)へデータを送信する。ＤＩＥ(15)では第２
のクロックのタイミングで該データをサンプリングす
る。そしてＤＩＥ(15)内の送受信回路(21)では、これら
のサンプリングデータを乗せると共にフレーム同期ビッ
ト「０」を「１」に変更したバースト信号を、第２のク
ロックのタイミングで交換機(11)へ送出する。こうして
交換機(11)では双方のＤＩＥ(15)からバースト信号を受
信すると夫々を相手方（反対側）のＤＩＥ(15)へそのま
ま同時に送信する。この動作が繰り返されるが、交換機
(11)では双方のＤＩＥ(15)からバースト信号を５回目に
受信したとき、フレーム同期ビットを「０」へ変更して
同時に相手方のＤＩＥ(15)へ送信する。従ってＤＩＥ(1
5)ではバースト信号を５回受信する毎に第１のクロック
と第２のクロックの同期をとることになる。

このフレーム同期ビットに対するＤＩＥ(15)内の各部の
処理について説明する。先ず１〜４回目のバースト信号
（フレーム同期ビットが「１」）がＤＩＥ(15)で受信さ
れたとする。

このような信号が送受信回路(21)で論理レベルの信号に
変換される。この変換された信号(40)の先頭ビットであ
るフレーム同期ビットＦは「１」であり、同期信号検出
回路SYNDET(23)で検出される。しかしながら、この時は
同期信号検出回路ＳＹＮＤＥＴ(23)は信号を出力しな
い。次に５回目のバースト信号（フレーム同期ビットが
「０」）がＤＩＥ(15)で受信されたとする。同期検出回
路(23)ではこれを検出する度に、すなわち125×5μsec
毎に検出信号(41)を出力し、第２のクロック分周回路CL
KDIVII(27)及び制御回路CTRL(31)に供給する。第２のク
ロック分周回路CLKDIVII(27)では、同期Ｔが125μsecの
パルスである第２のクロック信号を出力する。この第２
のクロック信号は、サンプリング等に用いられる。制御
回路CTRL (31)では、検出信号(41)に基づいて、制御ビ
ットＳを検出し、前述のように、所定数のビットを集
め、制御信号を制御信号線Ｃに出力する。

又、前述のように変形されたフレーム同期ビットＦが同
期信号検出回路SYNDET(23)において125×５(μsec)毎に
検出され、検出信号(43)が第１の分周回路(25)に供給さ
れる。第１の分周回路(25)では、この検出信号に応じ
て、第１のクロック信号を出力する。第１のクロック信
号の周波数は、第２のクロック信号の周波数の５分の１
となっている。当然周期Ｔは５倍である。第１のクロッ
ク信号はクロック信号線Ｓを介して、DTE(13)に取り入
れられる。DTE(13)では第１のクロック信号に同期して
データ信号を送出し、又受入れる。このように第１のク
ロック分周回路はデータ端末がデータ送信・受信すると
きのタイミングを規定する第１のクロックを出力し、第
２のクロック分周回路はデータ端末インタフェース装置
内で送信データをサンプリングするときのタイミング及
び交換機とのデータ送信・受信タイミングを規定する第
２のクロックを出力する。これら第１のクロック分周回
路と第２のクロック分周回路は受信バースト信号よりフ
レーム同期ビット「０」が検出される毎に同期がとられ
る。従って上述の例では、バースト信号を５回受信する
毎に第１のクロックと第２のクロックの同期がとられて
出力される。

さて、この実施例では、第６図(a)に示されるような波
形である第１のクロック信号の周波数は、９．６KHz で
ある。この第１のクロック信号の立上りタイミングで、
データがDTE(13)から送出される。このデータ信号線Ｔ
を介してサンプリング回路SAMP(33)に供給される。この
サンプリング回路SAMP(33)には、第６図(c)に示される
ように第２のクロック信号が供給される。この第２のク
ロック信号はサンプリングに用いるクロックであり、こ
の信号の立上りでデータはサンプリングされ、第６図
(d)に示される波形となる。

サンプリングされたデータは、第２のクロック信号（第
６図(c)に示す。）が動作クロックとなる。第１のレジ
スタREGI(35)において、６ビットずつまとめられる。こ
の信号が送受信回路TRCV(21)において第２図に示される
フォーマットにされ、加入者線SUBに伝えられる。更
に、このデータは交換機(11)において交換処理される。
時分割方式を用いた交換機(11)では、交換処理を施す
と、必らず遅延時間を伴うことには注意すべきである。
この遅延時間を伴うデータ信号が相手先のDTE(13)に対
応したDIE(15)に供給される。

まず、加入者線SUBを介して送受信回路TRCV(21)に供給
される。ここで、論理レベルに変換されるのは、前述の
とおりである。この信号が第２のレジスタREGII(37)に
供給される。第２のレジスタREGII(37)では、第６図(f)
に示される第２のクロック信号（第６図(c)に示される
信号と同一であって位相同期がとられている。）を動作
クロックとし、データ以外のビットを除去すると同時に
１ビットずつ遅延回路DLYREG(39)に送出する。

遅延回路DLYREG(39)では第６図(g)，(h)に示されるよう
にデータの送出を時間T_Lだけ遅らせる。この遅延時間T_L
は、第２の分周回路CLKDIVII(27)からの第２のクロック
信号のクロック数を計数することによって規定される。
これによって、遅延回路DLYREG(39)の出力は、第６図
(e)に示される第１のクロック信号と同期して、DTE(13)
に供給される。第１のクロック信号は、同一のDTE(15)
での第２のクロック信号と位相同期しているだけでな
く、伝送し合っているDIE(15)での第１及び第２のクロ
ック信号とも位相同期がとられている。遅延回路DLYREG
(39)での遅延時間T_Lは、第２のクロック信号を基準にし
て決定するので、２台のDTE(13)ではデータの伝送は、
完全に同期がとられることになる。

〔発明の他の実施例〕

次にDTE(13)の伝送速度が4800bps の場合について説明
する。DIE(15)の構成は前述の実施例と略同一である。
相違する点はフレーム同期ビットにある。この実施例で
は１０個のバースト信号のうち、所定番のバースト信号
に第１のクロック信号の起動情報を担持させる。すなわ
ち、データをダイフェーズ符号によって伝送し、通常の
フレーム同期ビットＦを「１」で表わし、特定のバース
ト信号のフレーム同期ビットＦを「０」で表わす。これ
によって、第１の分周回路(25)からの第１のクロック信
号の周波数が前述の実施例（伝送速度が9600bps であ
り、この実施例の２倍）の１／２となる。第７図(a)に
は、発呼側のDTE(13)に、第７図(c)には、被呼側のDTE
(13)に供給される第１のクロック信号を示す。前者がデ
ータをDIE(15)に転送する際の、後者がデータをDIE(15)
から供給される際の同期信号である。交換機(11)内部で
生じる遅延時間は前述の実施例と同一である。遅延回路
(39)での遅延時間T_Lも前述の実施例と同一である。遅延
時間T_Lは第１のクロック信号と同期するように選択され
る。更に通常用いられるDTE(13)のうち最も伝送速度の
遅いものを基準にして選択される。DTE(13)の伝送速度
が遅いと第１のクロック信号の周期が長くなる。この周
期に対して、交換機(11)内部での遅延時間はDTE(13)に
よらない。すると交換機(11)内部での遅延時間に対して
第１のクロック信号は、変化する。ただし、通常DTE(1
3)の伝送速度は、48kbpsの公約数に設定されている。し
たがって異なる伝送速度のDTE(13)が接続されたとして
も、遅延回路DLYREG(39)での遅延時間を共通に選択する
ことができる。もちろん各DIE(15)によって遅延時間を
変化させても良い。

このようなことは、バースト信号に担持される第１のク
ロック信号の起動情報についてもいえる。例えば、シス
テム中で最も伝送速度が遅いDTE(13)を基準にして、こ
の情報を決めてもよい。例えば4800bps が最低の伝送速
度である場合、全てのDTE(13)に対して１０個のバース
ト信号のうち、１つのバースト信号に第１のクロック信
号の起動情報を担持させる。但し、選択回路SEL(29)か
ら、対応するDTE(13)の伝送速度を第１のクロック分周
回路CKL-DIV I(25)に伝えるようにすればよい。このと
き、選択回路SEL(29)は、DTE(13)のスイッチ等と連動さ
せるか、オペレータによって伝送速度を設定すればよ
い。

又、DTE(13)が非同期式の場合について説明する。この
ときには、DTE(13)が非同期式であることが、DIE(15)の
スイッチ等により選択回路SEL(29)に伝えられる。選択
回路SEL(29)では第１のクロック分周回路(25)に第１の
クロック信号の出力の停止を命じる。非同期式の端末に
クロック信号は不要だからである。第６図及び第７図に
おいて、(a)，(e)がない場合である。

更に、以上の実施例では、符号化としてダイフェーズ符
号化を用いたが、バイポーラ等を用いても良いことは当
然である。

このように、この発明の趣旨を逸脱しない限りどのよう
な変形をもこの発明に含まれるのは当然である。

【図面の簡単な説明】

第１図は、この発明の一実施例のシステム構成を示す
図、第２図は、第１図のシステム中でのバースト信号の
構成を示す図、第３図は、DIE(15)の構成を示す図、第
４図は、加入者線上での信号の波形を示す図、第５図
は、第２図に示されるバースト信号の先頭のビットであ
るフレーム同期ビットを示す図、第６図及び第７図は、
第３図に示されるDIE内部での諸信号を示す図である。１１……交換機、１３……データ端末、１５……データ端末インターフェース装置、２１……送受信回路、３９……遅延回路。

Claims

【特許請求の範囲】

【請求項１】交換機と、この交換機に対して夫々加入者
線により接続された複数のデータ端末インタフェース装
置と、これらデータ端末インタフェース装置に夫々接続
されデータを送信及び受信する複数のデータ端末とから
成り、２つの前記データ端末間で前記交換機を介して同
期式データ伝送を行なうデータ交換システムにおいて、前記交換機は、同期式データ伝送を行なう２つの前記デ
ータ端末インタフェース装置より夫々送信された第１の
フレーム同期ビット付きの信号を受信し、夫々相手先の
データ端末インタフェース装置へ同時に送信するもので
あって、所定回の信号受信毎に第１のフレーム同期ビッ
トを第２のフレーム同期ビットへ変更し、前記データ端末インタフェース装置は、前記データ端末
より送信されたデータをサンプリングするサンプリング
回路と、このサンプリング回路からのデータを一定数毎
にまとめて第１のフレーム同期ビット付きの信号として
前記交換機へ送信し或いは前記交換機から送信された信
号を受信する送受信回路と、この送受信回路からの受信
信号に対し前記第２のフレーム同期ビットを検出する毎
に検出信号を出力する同期信号検出回路と、この同期信
号検出回路より出力された前記検出信号に呼応して前記
データ端末でのデータ送信及び受信を規定する第１のク
ロック信号を出力する第１のクロック分周回路と、前記
同期信号検出回路より出力された前記検出信号に呼応し
て前記サンプリング回路でのサンプリング及び前記交換
機との信号の送受信を規定する第２のクロック信号を出
力する第２のクロック分周回路と、この第２のクロック
分周回路より出力された第２のクロック信号を計数する
ことにより前記送受信回路からの受信データを前記第１
のクロック信号と同期するように所定時間遅延させて前
記データ端末へ出力する遅延回路とを具備したことを特
徴とするデータ交換システム。