JPH0643138A - プラズマ損傷の評価方法およびその評価サンプルの製造方法 - Google Patents
プラズマ損傷の評価方法およびその評価サンプルの製造方法Info
- Publication number
- JPH0643138A JPH0643138A JP21849192A JP21849192A JPH0643138A JP H0643138 A JPH0643138 A JP H0643138A JP 21849192 A JP21849192 A JP 21849192A JP 21849192 A JP21849192 A JP 21849192A JP H0643138 A JPH0643138 A JP H0643138A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- insulating film
- capacitor
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体製造プロセスにおける各プ
ラズマにさらす工程で、プラズマによる損傷をどの程度
受けるかを定量的に評価することを可能にする。 【構成】 プロセス損傷の評価方法の一例としては、第
１の工程で、容量値の異なるキャパシタ１２〜１４また
は同容量値のキャパシタ（図示せず）よりなる複数のキ
ャパシタ群２１を半導体基板１１上に形成してプラズマ
損傷の評価サンプル１０を作製し、第２の工程で、各キ
ャパシタ１２〜１４の初期耐圧を測定した後、第３の工
程で、評価サンプル１０をプラズマ雰囲気７１中にさら
す。その後第４の工程で、各キャパシタ１２〜１４の耐
圧を測定して、その測定値と初期耐圧値との比較により
プラズマ損傷の程度を定量化する方法である。
ラズマにさらす工程で、プラズマによる損傷をどの程度
受けるかを定量的に評価することを可能にする。 【構成】 プロセス損傷の評価方法の一例としては、第
１の工程で、容量値の異なるキャパシタ１２〜１４また
は同容量値のキャパシタ（図示せず）よりなる複数のキ
ャパシタ群２１を半導体基板１１上に形成してプラズマ
損傷の評価サンプル１０を作製し、第２の工程で、各キ
ャパシタ１２〜１４の初期耐圧を測定した後、第３の工
程で、評価サンプル１０をプラズマ雰囲気７１中にさら
す。その後第４の工程で、各キャパシタ１２〜１４の耐
圧を測定して、その測定値と初期耐圧値との比較により
プラズマ損傷の程度を定量化する方法である。
Description
【０００１】
【産業上の利用分野】本発明は、プラズマ加工にともな
うプラズマ損傷の評価方法に関するものである。
うプラズマ損傷の評価方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造工程では、プラズマ雰
囲気にさらす工程がある。例えば、プラズマエッチン
グ，反応性イオンエッチング，スパッタエッチング等の
ドライエッチング工程、レジスト等の高分子材料を除去
するプラズマアッシング工程、層間絶縁膜，オーバコー
ト膜等を成膜するプラズマＣＶＤ工程等がある。
囲気にさらす工程がある。例えば、プラズマエッチン
グ，反応性イオンエッチング，スパッタエッチング等の
ドライエッチング工程、レジスト等の高分子材料を除去
するプラズマアッシング工程、層間絶縁膜，オーバコー
ト膜等を成膜するプラズマＣＶＤ工程等がある。
【０００３】上記各工程では、半導体基板に形成した素
子等がプラズマにさらされるために、デバイスの電気的
特性が変化する。特に素子の微細化にともない、浅い接
合の形成，ゲート酸化膜の薄膜化等により、プラズマに
さらされることがデバイス特性に大きく影響するように
なっている。
子等がプラズマにさらされるために、デバイスの電気的
特性が変化する。特に素子の微細化にともない、浅い接
合の形成，ゲート酸化膜の薄膜化等により、プラズマに
さらされることがデバイス特性に大きく影響するように
なっている。
【０００４】そこで、プラズマによる損傷の評価が行わ
れている。その評価方法は、デバイスを作製した後、例
えばＭＯＳトランジスタの場合にはしきい値電圧Ｖｔｈ
等を測定することにより、損傷の程度を判断していた。
れている。その評価方法は、デバイスを作製した後、例
えばＭＯＳトランジスタの場合にはしきい値電圧Ｖｔｈ
等を測定することにより、損傷の程度を判断していた。
【０００５】
【発明が解決しようとする課題】しかしながら、上記評
価方法では、デバイスを形成してから評価するため、プ
ラズマを用いた工程より評価結果がわかるまでに、非常
に長い時間が必要になる。このため、プラズマによる損
傷が発生した場合に、フィードバックをかけるまでに時
間がかかり、多くの不良品を発生させる原因になる。ま
たデバイスが完成するまでには、いくつものプラズマに
さらす工程を経るために、どの工程でプラズマによる損
傷を受けたのか定量的に評価することが困難であった。
価方法では、デバイスを形成してから評価するため、プ
ラズマを用いた工程より評価結果がわかるまでに、非常
に長い時間が必要になる。このため、プラズマによる損
傷が発生した場合に、フィードバックをかけるまでに時
間がかかり、多くの不良品を発生させる原因になる。ま
たデバイスが完成するまでには、いくつものプラズマに
さらす工程を経るために、どの工程でプラズマによる損
傷を受けたのか定量的に評価することが困難であった。
【０００６】本発明は、個々のプラズマにさらす工程に
おいて、プラズマによる損傷を定量的に評価するのに優
れたプラズマ損傷の評価方法およびその評価サンプルの
製造方法を提供することを目的とする。
おいて、プラズマによる損傷を定量的に評価するのに優
れたプラズマ損傷の評価方法およびその評価サンプルの
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた方法である。すなわち、プラズマ
を用いた加工による損傷を評価するプラズマ損傷の第１
の評価方法としては、第１の工程で、容量値の異なるキ
ャパシタまたは同容量値のキャパシタよりなる複数のキ
ャパシタ群を半導体基板上に形成してプラズマ損傷の評
価サンプルを作製し、第２の工程で、各キャパシタの初
期耐圧を測定した後、第３の工程で、評価サンプルをプ
ラズマ雰囲気中にさらす。その後第４の工程で、各キャ
パシタの耐圧を測定して、その測定値と初期耐圧値との
比較によりプラズマ損傷の程度を定量化する方法であ
る。
成するためになされた方法である。すなわち、プラズマ
を用いた加工による損傷を評価するプラズマ損傷の第１
の評価方法としては、第１の工程で、容量値の異なるキ
ャパシタまたは同容量値のキャパシタよりなる複数のキ
ャパシタ群を半導体基板上に形成してプラズマ損傷の評
価サンプルを作製し、第２の工程で、各キャパシタの初
期耐圧を測定した後、第３の工程で、評価サンプルをプ
ラズマ雰囲気中にさらす。その後第４の工程で、各キャ
パシタの耐圧を測定して、その測定値と初期耐圧値との
比較によりプラズマ損傷の程度を定量化する方法であ
る。
【０００８】あるいは、第２の評価方法としては、上記
第１の工程と第２の工程とを行った後、第３の工程で、
プラズマを用いた成膜方法によって、評価サンプルの各
キャパシタを覆う状態に膜を形成した後、各キャパシタ
に損傷を与えない方法によって膜を除去し、その後上記
第４の工程を行う方法である。
第１の工程と第２の工程とを行った後、第３の工程で、
プラズマを用いた成膜方法によって、評価サンプルの各
キャパシタを覆う状態に膜を形成した後、各キャパシタ
に損傷を与えない方法によって膜を除去し、その後上記
第４の工程を行う方法である。
【０００９】また上記プラズマ損傷の評価方法で用いる
評価サンプルの第１の製造方法としては、第１の工程
で、半導体基板上に絶縁膜を形成した後、第２の工程
で、絶縁膜上にエッチングマスクを形成した後、プラズ
マを用いない方法によって絶縁膜が所定の厚さになるま
で当該絶縁膜の上層を除去し、その後当該エッチングマ
スクをプラズマを用いない方法によって除去する一連の
工程を繰り返すことにより、膜厚の異なる複数の絶縁膜
を半導体基板上に形成する。その後第３の工程で、膜厚
の異なる複数の絶縁膜上にキャパシタの電極を形成する
方法である。
評価サンプルの第１の製造方法としては、第１の工程
で、半導体基板上に絶縁膜を形成した後、第２の工程
で、絶縁膜上にエッチングマスクを形成した後、プラズ
マを用いない方法によって絶縁膜が所定の厚さになるま
で当該絶縁膜の上層を除去し、その後当該エッチングマ
スクをプラズマを用いない方法によって除去する一連の
工程を繰り返すことにより、膜厚の異なる複数の絶縁膜
を半導体基板上に形成する。その後第３の工程で、膜厚
の異なる複数の絶縁膜上にキャパシタの電極を形成する
方法である。
【００１０】あるいは評価サンプルの第２の製造方法と
しては、上記第１の工程で半導体基板上に絶縁膜を形成
した後、第２の工程で、絶縁膜上に多結晶シリコン電極
を形成した後、多結晶シリコン電極をマスクにして表出
している絶縁膜を除去することでキャパシタを形成し、
その後第３の工程で、半導体基板に膜厚の異なる絶縁膜
を形成し、続いてこの膜厚の異なる絶縁膜上に多結晶シ
リコン電極を形成した後、この多結晶シリコン電極をマ
スクにして表出している膜厚の異なる絶縁膜を除去する
工程を繰り返すことにより、膜厚の異なる絶縁膜と多結
晶シリコン電極とよりなるキャパシタを半導体基板上に
形成する方法である。
しては、上記第１の工程で半導体基板上に絶縁膜を形成
した後、第２の工程で、絶縁膜上に多結晶シリコン電極
を形成した後、多結晶シリコン電極をマスクにして表出
している絶縁膜を除去することでキャパシタを形成し、
その後第３の工程で、半導体基板に膜厚の異なる絶縁膜
を形成し、続いてこの膜厚の異なる絶縁膜上に多結晶シ
リコン電極を形成した後、この多結晶シリコン電極をマ
スクにして表出している膜厚の異なる絶縁膜を除去する
工程を繰り返すことにより、膜厚の異なる絶縁膜と多結
晶シリコン電極とよりなるキャパシタを半導体基板上に
形成する方法である。
【００１１】
【作用】上記第１，第２の評価方法では、半導体基板上
に形成されている容量値の異なる複数のキャパシタの耐
圧を測定することにより、半導体基板上におけるプラズ
マ損傷の分布が得られる。また各キャパシタの容量値が
異なる場合には、容量値の異なる各キャパシタの耐圧を
測定して比較することにより、キャパシタの容量値の相
違によるプラズマ損傷の程度が定量化される。
に形成されている容量値の異なる複数のキャパシタの耐
圧を測定することにより、半導体基板上におけるプラズ
マ損傷の分布が得られる。また各キャパシタの容量値が
異なる場合には、容量値の異なる各キャパシタの耐圧を
測定して比較することにより、キャパシタの容量値の相
違によるプラズマ損傷の程度が定量化される。
【００１２】また第２の評価方法では、プラズマを用い
た成膜方法によって、評価サンプルの各キャパシタを覆
う状態に膜を形成した後、各キャパシタに損傷を与えな
い方法によって膜を除去したことにより、プラズマを用
いた成膜時における半導体基板上のプラズマ損傷の分布
が得られる。また上記同様に、各キャパシタの容量値が
異なる場合には、容量値の異なる各キャパシタの耐圧を
測定して比較することにより、キャパシタの容量値の相
違によるプラズマ損傷の程度が定量化される。
た成膜方法によって、評価サンプルの各キャパシタを覆
う状態に膜を形成した後、各キャパシタに損傷を与えな
い方法によって膜を除去したことにより、プラズマを用
いた成膜時における半導体基板上のプラズマ損傷の分布
が得られる。また上記同様に、各キャパシタの容量値が
異なる場合には、容量値の異なる各キャパシタの耐圧を
測定して比較することにより、キャパシタの容量値の相
違によるプラズマ損傷の程度が定量化される。
【００１３】上記第１の評価サンプルの製造方法では、
プラズマを用いない方法によって評価サンプルが形成さ
れるので、評価サンプルに形成した各キャパシタはプラ
ズマの影響を受けない。このため、製造された評価サン
プルでプラズマによる損傷を調べた場合には、プラズマ
による損傷が正確に測定される。
プラズマを用いない方法によって評価サンプルが形成さ
れるので、評価サンプルに形成した各キャパシタはプラ
ズマの影響を受けない。このため、製造された評価サン
プルでプラズマによる損傷を調べた場合には、プラズマ
による損傷が正確に測定される。
【００１４】第２の評価サンプルの製造方法では、多く
のＭＯＳトランジスタのゲート電極として用いられてい
る多結晶シリコンよりなる電極のキャパシタを形成する
ことが可能になる。このため、多結晶シリコンゲートの
ＭＯＳトランジスタを形成したと同等の評価サンプルが
製造される。
のＭＯＳトランジスタのゲート電極として用いられてい
る多結晶シリコンよりなる電極のキャパシタを形成する
ことが可能になる。このため、多結晶シリコンゲートの
ＭＯＳトランジスタを形成したと同等の評価サンプルが
製造される。
【００１５】
【実施例】本発明の第１の実施例を図１の評価方法の流
れ図により説明する。図１の（１）に示すように、第１
の工程の評価サンプル作製では、まず半導体基板１１上
に、容量値の異なる複数のキャパシタ１２，１３，１４
を一組とする複数組のキャパシタ群２１を、上記半導体
基板１１上に、例えば等間隔に形成することにより評価
サンプル１０を作製する。
れ図により説明する。図１の（１）に示すように、第１
の工程の評価サンプル作製では、まず半導体基板１１上
に、容量値の異なる複数のキャパシタ１２，１３，１４
を一組とする複数組のキャパシタ群２１を、上記半導体
基板１１上に、例えば等間隔に形成することにより評価
サンプル１０を作製する。
【００１６】次いで図１の（２）に示すように、第２の
工程の初期耐圧測定では、上記各キャパシタ群２１の各
キャパシタ１２〜１４の初期耐圧を測定する。この初期
耐圧測定の一例を説明する。まず各キャパシタ１２〜１
４ごとに、０Ｖより例えば０．５Ｖごとに電圧を印加
し、そのときの各キャパシタ１２〜１４に流れる電流を
調べる。そして、基準電流（例えば０．１μＡ）を超え
たときの電圧値を初期耐圧とする。
工程の初期耐圧測定では、上記各キャパシタ群２１の各
キャパシタ１２〜１４の初期耐圧を測定する。この初期
耐圧測定の一例を説明する。まず各キャパシタ１２〜１
４ごとに、０Ｖより例えば０．５Ｖごとに電圧を印加
し、そのときの各キャパシタ１２〜１４に流れる電流を
調べる。そして、基準電流（例えば０．１μＡ）を超え
たときの電圧値を初期耐圧とする。
【００１７】続いて図１の（３）に示すように、第３の
工程のプラズマ加工では、評価したいプラズマ加工条件
におけるプラズマ雰囲気７１中に、上記評価サンプル１
０の各キャパシタ群２１の各キャパシタ１２〜１４をさ
らす。
工程のプラズマ加工では、評価したいプラズマ加工条件
におけるプラズマ雰囲気７１中に、上記評価サンプル１
０の各キャパシタ群２１の各キャパシタ１２〜１４をさ
らす。
【００１８】その後図１の（４）に示すように、第４の
工程の耐圧測定では、上記各キャパシタ群２１の各キャ
パシタ１２〜１４の耐圧を測定して、その測定値と上記
第２の工程の初期耐圧測定で求めた初期耐圧値との比較
によりプラズマ損傷の程度を定量化する。上記耐圧測定
の一例を説明する。まず各キャパシタ１２〜１４ごと
に、０Ｖより例えば０．５Ｖごとに電圧を印加し、その
ときの各キャパシタ１２〜１４に流れる電流を調べる。
そして、基準電流（例えば０．１μＡ）を超えたときの
電圧値を耐圧とする。
工程の耐圧測定では、上記各キャパシタ群２１の各キャ
パシタ１２〜１４の耐圧を測定して、その測定値と上記
第２の工程の初期耐圧測定で求めた初期耐圧値との比較
によりプラズマ損傷の程度を定量化する。上記耐圧測定
の一例を説明する。まず各キャパシタ１２〜１４ごと
に、０Ｖより例えば０．５Ｖごとに電圧を印加し、その
ときの各キャパシタ１２〜１４に流れる電流を調べる。
そして、基準電流（例えば０．１μＡ）を超えたときの
電圧値を耐圧とする。
【００１９】次に上記評価方法による評価の一例を、図
２の初期耐圧分布図と図３のプラズマ加工後の耐圧分布
図とにより説明する。図２の初期耐圧分布図は、縦軸に
全測定キャパシタ中の分布割合を示し、横軸に耐圧を示
す。なお以下の文中では、上記図１で説明した構成部品
と同一の構成部品には同一の符号を記す。図２に示すキ
ャパシタの初期耐圧分布図の一例では、耐圧がほとんど
０（Ｖ）またはＳ（Ｖ）未満に分布するキャパシタは、
ピンホール等が原因の電流リーク等により耐圧が低下し
たものである。また耐圧がＳ（Ｖ）以上に分布するキャ
パシタは、正常な耐圧のものを示す。
２の初期耐圧分布図と図３のプラズマ加工後の耐圧分布
図とにより説明する。図２の初期耐圧分布図は、縦軸に
全測定キャパシタ中の分布割合を示し、横軸に耐圧を示
す。なお以下の文中では、上記図１で説明した構成部品
と同一の構成部品には同一の符号を記す。図２に示すキ
ャパシタの初期耐圧分布図の一例では、耐圧がほとんど
０（Ｖ）またはＳ（Ｖ）未満に分布するキャパシタは、
ピンホール等が原因の電流リーク等により耐圧が低下し
たものである。また耐圧がＳ（Ｖ）以上に分布するキャ
パシタは、正常な耐圧のものを示す。
【００２０】図３に示すプラズマ加工後の耐圧分布図で
は、耐圧がほとんど０（Ｖ）またはＳ（Ｖ）未満に分布
するキャパシタは、ピンホール等が原因の電流のリーク
等により耐圧が低下したものと、プラズマにさらされた
ことにより耐圧が低下したものである。また耐圧がＳ
（Ｖ）以上に分布するキャパシタは、プラズマにさらさ
れても耐圧が低下しなかった正常なものを示す。したが
って、プラズマにさらす前の正常な耐圧を有するキャパ
シタの割合とプラズマにさらした後の正常な耐圧を有す
るキャパシタの割合との差によって、耐圧が低下したキ
ャパシタの割合を調べることができる。
は、耐圧がほとんど０（Ｖ）またはＳ（Ｖ）未満に分布
するキャパシタは、ピンホール等が原因の電流のリーク
等により耐圧が低下したものと、プラズマにさらされた
ことにより耐圧が低下したものである。また耐圧がＳ
（Ｖ）以上に分布するキャパシタは、プラズマにさらさ
れても耐圧が低下しなかった正常なものを示す。したが
って、プラズマにさらす前の正常な耐圧を有するキャパ
シタの割合とプラズマにさらした後の正常な耐圧を有す
るキャパシタの割合との差によって、耐圧が低下したキ
ャパシタの割合を調べることができる。
【００２１】また図４に示すように、プラズマにさらし
たことにより耐圧が低下したキャパシタの地図を半導体
基板１１上に求めれば、半導体基板１１上における、耐
圧が低下したキャパシタ（図面では×印の部分）の分布
が得られる。
たことにより耐圧が低下したキャパシタの地図を半導体
基板１１上に求めれば、半導体基板１１上における、耐
圧が低下したキャパシタ（図面では×印の部分）の分布
が得られる。
【００２２】さらに容量値の異なるキャパシタを半導体
基板１１に形成したので、耐圧が低下したキャパシタの
割合や耐圧が低下したキャパシタの分布等が、各容量値
について求められる。このようにして、キャパシタの容
量値の相違によるプラズマ損傷の程度が定量化される。
基板１１に形成したので、耐圧が低下したキャパシタの
割合や耐圧が低下したキャパシタの分布等が、各容量値
について求められる。このようにして、キャパシタの容
量値の相違によるプラズマ損傷の程度が定量化される。
【００２３】次に第２の実施例を図５の評価方法の流れ
図により説明する。図５の（１）に示すように、第１の
工程の評価サンプル作製では、まず半導体基板１１上
に、容量値の異なる複数のキャパシタ１２，１３，１４
を一組とする複数組のキャパシタ群２１を、上記半導体
基板１１上に、例えば等間隔に形成することにより評価
サンプル１０を作製する。
図により説明する。図５の（１）に示すように、第１の
工程の評価サンプル作製では、まず半導体基板１１上
に、容量値の異なる複数のキャパシタ１２，１３，１４
を一組とする複数組のキャパシタ群２１を、上記半導体
基板１１上に、例えば等間隔に形成することにより評価
サンプル１０を作製する。
【００２４】次いで図５の（２）に示すように、第２の
工程の初期耐圧測定では、上記各キャパシタ１２〜１４
の初期耐圧を測定する。初期耐圧の測定方法は、上記図
１で説明したと同様の方法で行う。
工程の初期耐圧測定では、上記各キャパシタ１２〜１４
の初期耐圧を測定する。初期耐圧の測定方法は、上記図
１で説明したと同様の方法で行う。
【００２５】続いて図５の（３）に示すように、第３の
工程のプラズマ加工では、評価したいプラズマを用いた
成膜方法として、例えばプラズマＣＶＤ（化学的気相成
長法）によって、プラズマ雰囲気７１中で、上記評価サ
ンプル１０の各キャパシタ１２〜１４を覆う状態に膜１
５を形成する。
工程のプラズマ加工では、評価したいプラズマを用いた
成膜方法として、例えばプラズマＣＶＤ（化学的気相成
長法）によって、プラズマ雰囲気７１中で、上記評価サ
ンプル１０の各キャパシタ１２〜１４を覆う状態に膜１
５を形成する。
【００２６】その後、上記各キャパシタ１２〜１４に損
傷を与えない方法として、例えばウェットエッチングに
よって、上記膜１５を除去する。上記キャパシタ１２〜
１４の電極が多結晶シリコンで形成されていて、上記膜
１５が窒化シリコン（ＳｉＮ）よりなる場合には、当該
膜１５を除去する方法として、例えばりん酸（Ｈ3 ＰＯ
4 ）によるウェットエッチングによる。また膜１５が酸
化シリコン（ＳｉＯ2 ）よりなる場合には、当該膜１５
を除去する方法として、例えばフッ酸（ＨＦ＋Ｈ2 Ｏ）
によるウェットエッチングによる。さらに膜１５が窒化
チタン（ＴｉＮ）よりなる場合には、当該膜１５を除去
する方法として、例えば過酸化水素水（Ｈ2 Ｏ2 ＋Ｈ2
Ｏ）によるウェットエッチングによる。上記キャパシタ
１２〜１４の電極がアルミニウム（Ａｌ）系金属で形成
されていて、上記膜１５がチタン（Ｔｉ），窒化チタン
（ＴｉＮ）または窒化酸化チタン（ＴｉＯＮ）よりなる
場合には、当該膜１５を除去する方法として、例えばフ
ッ酸（ＨＦ＋Ｈ2 Ｏ），過酸化水素水（Ｈ2 Ｏ2 ＋Ｈ2
Ｏ）によるウェットエッチングによる。
傷を与えない方法として、例えばウェットエッチングに
よって、上記膜１５を除去する。上記キャパシタ１２〜
１４の電極が多結晶シリコンで形成されていて、上記膜
１５が窒化シリコン（ＳｉＮ）よりなる場合には、当該
膜１５を除去する方法として、例えばりん酸（Ｈ3 ＰＯ
4 ）によるウェットエッチングによる。また膜１５が酸
化シリコン（ＳｉＯ2 ）よりなる場合には、当該膜１５
を除去する方法として、例えばフッ酸（ＨＦ＋Ｈ2 Ｏ）
によるウェットエッチングによる。さらに膜１５が窒化
チタン（ＴｉＮ）よりなる場合には、当該膜１５を除去
する方法として、例えば過酸化水素水（Ｈ2 Ｏ2 ＋Ｈ2
Ｏ）によるウェットエッチングによる。上記キャパシタ
１２〜１４の電極がアルミニウム（Ａｌ）系金属で形成
されていて、上記膜１５がチタン（Ｔｉ），窒化チタン
（ＴｉＮ）または窒化酸化チタン（ＴｉＯＮ）よりなる
場合には、当該膜１５を除去する方法として、例えばフ
ッ酸（ＨＦ＋Ｈ2 Ｏ），過酸化水素水（Ｈ2 Ｏ2 ＋Ｈ2
Ｏ）によるウェットエッチングによる。
【００２７】その後図５の（４）に示すように、第４の
工程の耐圧測定では、上記各キャパシタ１２〜１４の耐
圧を測定して、各測定値と上記第２の工程の初期耐圧測
定で求めた初期耐圧値との比較によりプラズマ損傷の程
度を定量化する。上記耐圧の測定方法は、上記図１で説
明したと同様の方法で行う。
工程の耐圧測定では、上記各キャパシタ１２〜１４の耐
圧を測定して、各測定値と上記第２の工程の初期耐圧測
定で求めた初期耐圧値との比較によりプラズマ損傷の程
度を定量化する。上記耐圧の測定方法は、上記図１で説
明したと同様の方法で行う。
【００２８】上記第２の実施例の評価方法では、プラズ
マを用いた成膜方法によって、評価サンプル１０の各キ
ャパシタ１２〜１４を覆う状態に膜１５を形成した後、
各キャパシタ１２〜１４に損傷を与えない方法によって
膜１５を除去したことにより、第１の実施例と同様にし
て、プラズマを用いた成膜を行った場合における耐圧が
低下したキャパシタの割合や耐圧が低下したキャパシタ
の分布等が、各容量値について求められる。
マを用いた成膜方法によって、評価サンプル１０の各キ
ャパシタ１２〜１４を覆う状態に膜１５を形成した後、
各キャパシタ１２〜１４に損傷を与えない方法によって
膜１５を除去したことにより、第１の実施例と同様にし
て、プラズマを用いた成膜を行った場合における耐圧が
低下したキャパシタの割合や耐圧が低下したキャパシタ
の分布等が、各容量値について求められる。
【００２９】次に第１，第２の実施例で説明した評価サ
ンプルの第１の製造方法を、図６の製造工程図により説
明する。図６の（１）に示す第１の工程では、例えば熱
酸化法によって、半導体基板１１上に絶縁膜３１を形成
する。
ンプルの第１の製造方法を、図６の製造工程図により説
明する。図６の（１）に示す第１の工程では、例えば熱
酸化法によって、半導体基板１１上に絶縁膜３１を形成
する。
【００３０】次いで図６の（２）に示す第２の工程で
は、例えば通常のホトリソグラフィー技術によって、レ
ジストよりなるエッチングマスク３２を上記絶縁膜３１
上に形成する。その後、プラズマを用いない除去方法と
して、例えばウェットエッチングによって、上記絶縁膜
３１が所定の厚さになるまで当該絶縁膜３１の上層（２
点鎖線で示す部分）を除去して、所定の厚さの絶縁膜３
３を形成する。例えば所定の厚さの絶縁膜３３の膜厚は
１０ｎｍに形成される。
は、例えば通常のホトリソグラフィー技術によって、レ
ジストよりなるエッチングマスク３２を上記絶縁膜３１
上に形成する。その後、プラズマを用いない除去方法と
して、例えばウェットエッチングによって、上記絶縁膜
３１が所定の厚さになるまで当該絶縁膜３１の上層（２
点鎖線で示す部分）を除去して、所定の厚さの絶縁膜３
３を形成する。例えば所定の厚さの絶縁膜３３の膜厚は
１０ｎｍに形成される。
【００３１】その後プラズマを用いない除去方法とし
て、例えばウェットエッチングによって、上記エッチン
グマスク３２を除去する。さらに上記絶縁膜３１で膜厚
の異なる絶縁膜を形成するには、図６の（３）に示すよ
うに、上記説明したと同様にして、例えば通常のホトリ
ソグラフィー技術によって、レジストよりなるエッチン
グマスク３４を上記絶縁膜３１上に形成する。その後例
えばウェットエッチングによって、上記絶縁膜３１が所
定の厚さになるまで当該絶縁膜３１の上層（２点鎖線で
示す部分）を除去して、所定の厚さの絶縁膜３５を形成
する。例えば所定の厚さの絶縁膜３５の膜厚は２０ｎｍ
に形成される。
て、例えばウェットエッチングによって、上記エッチン
グマスク３２を除去する。さらに上記絶縁膜３１で膜厚
の異なる絶縁膜を形成するには、図６の（３）に示すよ
うに、上記説明したと同様にして、例えば通常のホトリ
ソグラフィー技術によって、レジストよりなるエッチン
グマスク３４を上記絶縁膜３１上に形成する。その後例
えばウェットエッチングによって、上記絶縁膜３１が所
定の厚さになるまで当該絶縁膜３１の上層（２点鎖線で
示す部分）を除去して、所定の厚さの絶縁膜３５を形成
する。例えば所定の厚さの絶縁膜３５の膜厚は２０ｎｍ
に形成される。
【００３２】その後例えばウェットエッチングによっ
て、上記エッチングマスク３４を除去する。また図６の
（４）に示すように、さらに膜厚の異なる絶縁膜を形成
するには、上記説明したと同様のプロセスを繰り返すこ
とにより、上記絶縁膜３１で所定の厚さの絶縁膜３６を
形成することが可能になる。例えば所定の厚さの絶縁膜
３６の膜厚は３０ｎｍに形成される。
て、上記エッチングマスク３４を除去する。また図６の
（４）に示すように、さらに膜厚の異なる絶縁膜を形成
するには、上記説明したと同様のプロセスを繰り返すこ
とにより、上記絶縁膜３１で所定の厚さの絶縁膜３６を
形成することが可能になる。例えば所定の厚さの絶縁膜
３６の膜厚は３０ｎｍに形成される。
【００３３】その後第３の工程を行う。この工程では、
例えば電子ビームによる真空蒸着法によって、上記所定
の厚さの絶縁膜３３，３５，３６上にキャパシタ電極形
成膜３７を形成する。その後、通常のホトリソグラフィ
ー技術とウェットエッチングとによって、上記キャパシ
タ電極形成膜３７の２点鎖線で示す部分を除去し、例え
ばアルミニウム系金属よりなるキャパシタ１２〜１４の
各電極３８〜４０を形成する。さらに上記絶縁膜３１の
表出している部分（１点鎖線で示す部分）ウェットエッ
チングによって除去する。上記の如くに、評価サンプル
１０が形成される。
例えば電子ビームによる真空蒸着法によって、上記所定
の厚さの絶縁膜３３，３５，３６上にキャパシタ電極形
成膜３７を形成する。その後、通常のホトリソグラフィ
ー技術とウェットエッチングとによって、上記キャパシ
タ電極形成膜３７の２点鎖線で示す部分を除去し、例え
ばアルミニウム系金属よりなるキャパシタ１２〜１４の
各電極３８〜４０を形成する。さらに上記絶縁膜３１の
表出している部分（１点鎖線で示す部分）ウェットエッ
チングによって除去する。上記の如くに、評価サンプル
１０が形成される。
【００３４】上記第１の製造方法では、プラズマを用い
ない方法によって評価サンプル１０が形成されるので、
評価サンプル１０に形成した各キャパシタ１２〜１４は
プラズマの影響を受けない。このため、製造された評価
サンプル１０でプラズマによる損傷を調べた場合には、
プラズマによる損傷が正確に測定される。
ない方法によって評価サンプル１０が形成されるので、
評価サンプル１０に形成した各キャパシタ１２〜１４は
プラズマの影響を受けない。このため、製造された評価
サンプル１０でプラズマによる損傷を調べた場合には、
プラズマによる損傷が正確に測定される。
【００３５】次に第１，第２の実施例で説明した評価サ
ンプルの別の製造方法を、図７の製造工程図により説明
する。図７の（１）に示す第１の工程では、例えば熱酸
化法によって、半導体基板１１上に絶縁膜３１を形成す
る。例えば絶縁膜３１の膜厚は１０ｎｍに形成される。
ンプルの別の製造方法を、図７の製造工程図により説明
する。図７の（１）に示す第１の工程では、例えば熱酸
化法によって、半導体基板１１上に絶縁膜３１を形成す
る。例えば絶縁膜３１の膜厚は１０ｎｍに形成される。
【００３６】図７の（２）に示す第２の工程では、例え
ば減圧ＣＶＤ（化学的気相成長法）によって、上記絶縁
膜３１上に多結晶シリコン膜５１を成膜する。次いで通
常のホトリソグラフィー技術とエッチング（例えばウェ
ットエッチングまたはドライエッチング）とによって、
多結晶シリコン膜５１の２点鎖線で示す部分を除去し、
多結晶シリコン電極５２を形成する。ウェットエッチン
グの場合のエッチング液には、例えばフッ酸（ＨＦ）と
硝酸（ＨＮＯ3 ）との混合液を用いる。またドライエッ
チングのエッチングガスには、例えば塩素−フッ素系ガ
スまたはフッ素系ガスを用いる。その後、当該多結晶シ
リコン電極５２をエッチングマスクにして、通常のウェ
ットエッチングによって、１点鎖線で示す部分の絶縁膜
３１を除去する。このようにして、絶縁膜３１と多結晶
シリコン電極５２よりなるキャパシタ１２は形成され
る。
ば減圧ＣＶＤ（化学的気相成長法）によって、上記絶縁
膜３１上に多結晶シリコン膜５１を成膜する。次いで通
常のホトリソグラフィー技術とエッチング（例えばウェ
ットエッチングまたはドライエッチング）とによって、
多結晶シリコン膜５１の２点鎖線で示す部分を除去し、
多結晶シリコン電極５２を形成する。ウェットエッチン
グの場合のエッチング液には、例えばフッ酸（ＨＦ）と
硝酸（ＨＮＯ3 ）との混合液を用いる。またドライエッ
チングのエッチングガスには、例えば塩素−フッ素系ガ
スまたはフッ素系ガスを用いる。その後、当該多結晶シ
リコン電極５２をエッチングマスクにして、通常のウェ
ットエッチングによって、１点鎖線で示す部分の絶縁膜
３１を除去する。このようにして、絶縁膜３１と多結晶
シリコン電極５２よりなるキャパシタ１２は形成され
る。
【００３７】図７の（３）に示す第３の工程では、例え
ば熱酸化法によって、半導体基板１１上と上記多結晶シ
リコン電極５２の表面とに膜厚の異なる絶縁膜５３を形
成する。例えば膜厚の異なる絶縁膜５３の膜厚は２０ｎ
ｍに形成される。次いで例えば減圧ＣＶＤ（化学的気相
成長法）によって、上記膜厚の異なる絶縁膜５３を覆う
状態に多結晶シリコン膜５４を成膜する。次いで通常の
ホトリソグラフィー技術とエッチング（例えばウェット
エッチングまたはドライエッチング）とによって、多結
晶シリコン膜５４の２点鎖線で示す部分を除去し、多結
晶シリコン電極５５を形成する。
ば熱酸化法によって、半導体基板１１上と上記多結晶シ
リコン電極５２の表面とに膜厚の異なる絶縁膜５３を形
成する。例えば膜厚の異なる絶縁膜５３の膜厚は２０ｎ
ｍに形成される。次いで例えば減圧ＣＶＤ（化学的気相
成長法）によって、上記膜厚の異なる絶縁膜５３を覆う
状態に多結晶シリコン膜５４を成膜する。次いで通常の
ホトリソグラフィー技術とエッチング（例えばウェット
エッチングまたはドライエッチング）とによって、多結
晶シリコン膜５４の２点鎖線で示す部分を除去し、多結
晶シリコン電極５５を形成する。
【００３８】その後図７の（４）に示すように、当該多
結晶シリコン電極５５をエッチングマスクにして、通常
のウェットエッチングによって、膜厚の異なる絶縁膜５
３の１点鎖線で示す部分を除去する。このようにして、
膜厚の異なる絶縁膜５３と多結晶シリコン電極５５より
なるキャパシタ１３は形成される。
結晶シリコン電極５５をエッチングマスクにして、通常
のウェットエッチングによって、膜厚の異なる絶縁膜５
３の１点鎖線で示す部分を除去する。このようにして、
膜厚の異なる絶縁膜５３と多結晶シリコン電極５５より
なるキャパシタ１３は形成される。
【００３９】さらに上記（３）で説明したと同様のプロ
セスを行うことにより、図７の（５）に示すように、別
の膜厚の異なる絶縁膜５６と別の多結晶シリコン電極５
７とよりなるキャパシタ１４を形成する。例えば別の膜
厚の異なる絶縁膜５６の膜厚は３０ｎｍに形成される。
その後、通常のホトリソグラフィーとウェットエッチン
グによって、各多結晶シリコン電極５２，５５上の別の
膜厚の異なる絶縁膜５６にコンタクトホール５８，５９
を形成する。上記の如くにして、評価サンプル１０が形
成される。
セスを行うことにより、図７の（５）に示すように、別
の膜厚の異なる絶縁膜５６と別の多結晶シリコン電極５
７とよりなるキャパシタ１４を形成する。例えば別の膜
厚の異なる絶縁膜５６の膜厚は３０ｎｍに形成される。
その後、通常のホトリソグラフィーとウェットエッチン
グによって、各多結晶シリコン電極５２，５５上の別の
膜厚の異なる絶縁膜５６にコンタクトホール５８，５９
を形成する。上記の如くにして、評価サンプル１０が形
成される。
【００４０】上記第２の製造方法では、多くのＭＯＳト
ランジスタのゲート電極として用いられている多結晶シ
リコン電極５２，５５，別の多結晶シリコン電極５７を
有するキャパシタ１２〜１４を形成することが可能にな
る。このため、多結晶シリコンゲートのＭＯＳトランジ
スタを形成したと同等の評価サンプル１０が製造され
る。
ランジスタのゲート電極として用いられている多結晶シ
リコン電極５２，５５，別の多結晶シリコン電極５７を
有するキャパシタ１２〜１４を形成することが可能にな
る。このため、多結晶シリコンゲートのＭＯＳトランジ
スタを形成したと同等の評価サンプル１０が製造され
る。
【００４１】また上記説明した第１，第２の評価方法で
は、容量の異なるキャパシタ１２〜１４を形成した評価
サンプル１０を用いたが、例えば同一容量のキャパシタ
を形成した評価サンプルを用いることも可能である。こ
の場合も上記説明したと同様の評価結果を得ることが可
能である。
は、容量の異なるキャパシタ１２〜１４を形成した評価
サンプル１０を用いたが、例えば同一容量のキャパシタ
を形成した評価サンプルを用いることも可能である。こ
の場合も上記説明したと同様の評価結果を得ることが可
能である。
【００４２】
【発明の効果】以上、説明したように本発明の請求項１
の評価方法によれば、半導体基板上におけるキャパシタ
の耐圧を測定することによりプラズマ損傷の分布または
プラズマ損傷の割合を把握することができる。また容量
の異なる各キャパシタの耐圧を測定することにより、キ
ャパシタの容量値の相違によるプラズマ損傷の程度が定
量化できる。また請求項２の評価方法では、プラズマを
用いた成膜方法におけるプラズマ損傷の評価が上記同様
にできる。よって、各プラズマにさらす工程ごとのプラ
ズマによる損傷を定量的に評価することができるので、
当該工程へフィードバックをかける時間が大幅に短縮で
きる。
の評価方法によれば、半導体基板上におけるキャパシタ
の耐圧を測定することによりプラズマ損傷の分布または
プラズマ損傷の割合を把握することができる。また容量
の異なる各キャパシタの耐圧を測定することにより、キ
ャパシタの容量値の相違によるプラズマ損傷の程度が定
量化できる。また請求項２の評価方法では、プラズマを
用いた成膜方法におけるプラズマ損傷の評価が上記同様
にできる。よって、各プラズマにさらす工程ごとのプラ
ズマによる損傷を定量的に評価することができるので、
当該工程へフィードバックをかける時間が大幅に短縮で
きる。
【００４３】請求項３の評価サンプルの製造方法によれ
ば、プラズマを用いない方法によって評価サンプルを形
成することができるので、この評価サンプルでプラズマ
による損傷を調べた場合には、評価対象となるプラズマ
のみによる損傷を正確に測定できる。また請求項４の評
価サンプルの製造方法によれば、キャパシタの電極を多
結晶シリコンで形成できるので、多結晶シリコンゲート
のＭＯＳトランジスタを形成したと同等の評価サンプル
を製造することができる。このため、ＭＯＳトランジス
タに対するプラズマ損傷の評価を正確に行うことが可能
になる。
ば、プラズマを用いない方法によって評価サンプルを形
成することができるので、この評価サンプルでプラズマ
による損傷を調べた場合には、評価対象となるプラズマ
のみによる損傷を正確に測定できる。また請求項４の評
価サンプルの製造方法によれば、キャパシタの電極を多
結晶シリコンで形成できるので、多結晶シリコンゲート
のＭＯＳトランジスタを形成したと同等の評価サンプル
を製造することができる。このため、ＭＯＳトランジス
タに対するプラズマ損傷の評価を正確に行うことが可能
になる。
【図１】第１の実施例の評価方法の流れ図である。
【図２】初期耐圧分布図である。
【図３】プラズマ加工後の耐圧分布図である。
【図４】半導体基板上における耐圧分布図である。
【図５】第２の実施例の評価方法の流れ図である。
【図６】評価サンプルの製造工程図である。
【図７】評価サンプルの別の製造工程図である。
１０ 評価サンプル １１ 半導体基
板 １２ キャパシタ １３ キャパシ
タ １４ キャパシタ １５ 膜 ２１ キャパシタ群 ３１ 絶縁膜 ３２ エッチングマスク ３３ 所定の厚
さの絶縁膜 ３４ エッチングマスク ３５ 所定の厚
さの絶縁膜 ３６ 所定の厚さの絶縁膜 ３７ キャパシ
タ電極形成膜 ３８ 電極 ３９ 電極 ４０ 電極 ５２ 多結晶シ
リコン電極 ５３ 膜厚の異なる絶縁膜 ５５ 多結晶シ
リコン電極 ５６ 別の膜厚の異なる絶縁膜 ５７ 別の多結
晶シリコン電極 ７１ プラズマ雰囲気
板 １２ キャパシタ １３ キャパシ
タ １４ キャパシタ １５ 膜 ２１ キャパシタ群 ３１ 絶縁膜 ３２ エッチングマスク ３３ 所定の厚
さの絶縁膜 ３４ エッチングマスク ３５ 所定の厚
さの絶縁膜 ３６ 所定の厚さの絶縁膜 ３７ キャパシ
タ電極形成膜 ３８ 電極 ３９ 電極 ４０ 電極 ５２ 多結晶シ
リコン電極 ５３ 膜厚の異なる絶縁膜 ５５ 多結晶シ
リコン電極 ５６ 別の膜厚の異なる絶縁膜 ５７ 別の多結
晶シリコン電極 ７１ プラズマ雰囲気
Claims (4)
- 【請求項１】 プラズマを用いた加工による損傷を評価
するプラズマ損傷の評価方法であって、 容量値の異なるキャパシタまたは同容量値のキャパシタ
よりなる複数のキャパシタ群を半導体基板上に形成して
プラズマ損傷の評価サンプルを作製する第１の工程と、 前記各キャパシタの初期耐圧を測定する第２の工程と、 前記評価サンプルをプラズマ雰囲気中にさらす第３の工
程と、 前記各キャパシタの耐圧を測定して、その測定値と前記
初期耐圧値との比較によりプラズマ損傷の程度を定量化
する第４の工程とよりなることを特徴とするプラズマ損
傷の評価方法。 - 【請求項２】 プラズマを用いた加工による基板の損傷
を評価するプラズマ損傷の評価方法であって、 容量値の異なるキャパシタまたは同容量値のキャパシタ
よりなる複数のキャパシタ群を半導体基板上に形成して
プラズマ損傷の評価サンプルを作製する第１の工程と、 前記各キャパシタの初期耐圧を測定する第２の工程と、 プラズマを用いた成膜方法によって、前記評価サンプル
の各キャパシタを覆う状態に膜を形成した後、前記各キ
ャパシタに損傷を与えない方法によって前記膜を除去す
る第３の工程と、 前記各キャパシタの耐圧を測定して、その測定値と前記
初期耐圧値との比較によりプラズマ損傷の程度を定量化
する第４の工程とよりなることを特徴とするプラズマ損
傷の評価方法。 - 【請求項３】 プラズマ損傷を評価する評価サンプルの
製造方法であって、 半導体基板上に絶縁膜を形成する第１の工程と、 前記絶縁膜上にエッチングマスクを形成した後、プラズ
マを用いない方法によって前記絶縁膜が所定の厚さにな
るまで当該絶縁膜の上層を除去し、その後当該エッチン
グマスクをプラズマを用いない方法によって除去する一
連の工程を繰り返すことにより、膜厚の異なる複数の絶
縁膜を前記半導体基板上に形成する第２の工程と、 前記膜厚の異なる複数の絶縁膜上にキャパシタの電極を
形成する第３の工程とによりなることを特徴とする評価
サンプルの製造方法。 - 【請求項４】 プラズマ損傷を評価する評価サンプルの
製造方法であって、 半導体基板上に絶縁膜を形成する第１の工程と、 前記絶縁膜上に多結晶シリコン電極を形成した後、表出
している絶縁膜を除去することでキャパシタを形成する
第２の工程と、 前記半導体基板に膜厚の異なる絶縁膜を形成し、続いて
当該膜厚の異なる絶縁膜上に多結晶シリコン電極を形成
した後、表出している膜厚の異なる絶縁膜を除去する工
程を繰り返すことにより、膜厚の異なる絶縁膜と多結晶
シリコン電極とよりなるキャパシタを形成する第３の工
程とによりなることを特徴とする評価サンプルの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21849192A JPH0643138A (ja) | 1992-07-24 | 1992-07-24 | プラズマ損傷の評価方法およびその評価サンプルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21849192A JPH0643138A (ja) | 1992-07-24 | 1992-07-24 | プラズマ損傷の評価方法およびその評価サンプルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0643138A true JPH0643138A (ja) | 1994-02-18 |
Family
ID=16720766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21849192A Pending JPH0643138A (ja) | 1992-07-24 | 1992-07-24 | プラズマ損傷の評価方法およびその評価サンプルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0643138A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0678909A1 (en) * | 1994-04-20 | 1995-10-25 | STMicroelectronics S.r.l. | Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher |
| CN115406936A (zh) * | 2021-05-10 | 2022-11-29 | 联合微电子中心有限责任公司 | 晶圆表面损伤的检测方法及检测系统 |
-
1992
- 1992-07-24 JP JP21849192A patent/JPH0643138A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0678909A1 (en) * | 1994-04-20 | 1995-10-25 | STMicroelectronics S.r.l. | Monitoring of rf-plasma induced potential on a gate dielectric inside a plasma etcher |
| CN115406936A (zh) * | 2021-05-10 | 2022-11-29 | 联合微电子中心有限责任公司 | 晶圆表面损伤的检测方法及检测系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115485817A (zh) | 半导体基板的热氧化膜形成方法 | |
| JPH0541433A (ja) | 半導体基板の表面酸化膜における金属不純物の分析方法 | |
| US20130221486A1 (en) | Transistor with mim (metal-insulator-metal) capacitor | |
| JPH0643138A (ja) | プラズマ損傷の評価方法およびその評価サンプルの製造方法 | |
| JP2858383B2 (ja) | 半導体装置の製造方法 | |
| JP3307240B2 (ja) | 電子シェーディングダメージの測定方法 | |
| US6380556B1 (en) | Test structure used to measure metal bottom coverage in trenches and vias/contacts and method for creating the test structure | |
| JPH08102481A (ja) | Ｍｉｓ型半導体装置の評価方法 | |
| Fung et al. | Planar silicon field-effect transistors with Langmuir-Blodgett gate insulators | |
| JP3417665B2 (ja) | 半導体装置の製造方法 | |
| CN118824885A (zh) | 一种热退火工艺稳定性监测方法 | |
| JP2010056503A (ja) | 注入装置の性能を決定する方法 | |
| JP2010050419A (ja) | コンタクトホール側壁の抵抗値測定方法 | |
| US6472236B1 (en) | Determination of effective oxide thickness of a plurality of dielectric materials in a MOS stack | |
| JP4083878B2 (ja) | 不純物量の測定方法 | |
| JPH0810195B2 (ja) | ピンホールの検査方法 | |
| JP2003100829A (ja) | 半導体ウエーハの評価方法 | |
| US6885466B1 (en) | Method for measuring thickness of oxide film | |
| CN1377068A (zh) | 移动正离子污染的测试装置及方法 | |
| JPH07174800A (ja) | 表面計測装置 | |
| US7105398B2 (en) | Method for monitoring lateral encroachment of spacer process on a CD SEM | |
| JP2001093954A (ja) | 酸化膜厚測定方法 | |
| JPH06260544A (ja) | 酸化膜の膜質評価方法 | |
| JP6717218B2 (ja) | 半導体ウエハの評価方法 | |
| CN120613283A (zh) | 光阻阻挡离子注入能力的检测方法 |