JPH064343A - トレース情報記憶方法 - Google Patents
トレース情報記憶方法Info
- Publication number
- JPH064343A JPH064343A JP4159599A JP15959992A JPH064343A JP H064343 A JPH064343 A JP H064343A JP 4159599 A JP4159599 A JP 4159599A JP 15959992 A JP15959992 A JP 15959992A JP H064343 A JPH064343 A JP H064343A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- information
- trace information
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 プログラムのトレースに使用するトレース情
報メモリのトレース情報記憶方法に関し、予め指定した
情報量のトレース情報のみを記憶するトレース情報記憶
方法を提供することを目的とする。 【構成】 プログラムのデバッグを行う情報処理装置よ
り入力されるトレース情報を記憶するトレース情報メモ
リ1のトレース情報の記憶方法であって、トレース開始
に先立ち、トレース対象とするトレース情報の情報量を
指定することにより、トレース開始後に前記情報処理装
置より入力されるトレース情報を前記トレース情報メモ
リ1内の前記情報量に見合う容量の記憶領域に記憶させ
るように指定する記憶領域指定情報を前記トレース情報
メモリ1に送出するトレース情報記憶領域指定手段2を
備えるように構成する。
報メモリのトレース情報記憶方法に関し、予め指定した
情報量のトレース情報のみを記憶するトレース情報記憶
方法を提供することを目的とする。 【構成】 プログラムのデバッグを行う情報処理装置よ
り入力されるトレース情報を記憶するトレース情報メモ
リ1のトレース情報の記憶方法であって、トレース開始
に先立ち、トレース対象とするトレース情報の情報量を
指定することにより、トレース開始後に前記情報処理装
置より入力されるトレース情報を前記トレース情報メモ
リ1内の前記情報量に見合う容量の記憶領域に記憶させ
るように指定する記憶領域指定情報を前記トレース情報
メモリ1に送出するトレース情報記憶領域指定手段2を
備えるように構成する。
Description
【0001】
【産業上の利用分野】本発明は、プログラム・トレース
に使用するトレース情報メモリのトレース情報記憶方法
に関する。
に使用するトレース情報メモリのトレース情報記憶方法
に関する。
【0002】交換機などの通信装置を含め、プログラム
によって動作する情報処理装置においてはプログラムの
正常性を検証するためデバッグが行われる。デバッグに
は多様な手法が用いられるが、トレースもその一つとし
て用いられている。
によって動作する情報処理装置においてはプログラムの
正常性を検証するためデバッグが行われる。デバッグに
は多様な手法が用いられるが、トレースもその一つとし
て用いられている。
【0003】トレースは、検証しようとするプログラム
の命令実行状態、具体的には処理装置が発する命令情
報、メモリアクセスの際のアドレス情報、装置間で授受
されるデータ、などの情報を時系列的に収集したのち、
収集した情報の流れを追跡(トレース)することによっ
て動作を確認するもので、プログラムの処理手順の正常
性確認に有効な手法である。
の命令実行状態、具体的には処理装置が発する命令情
報、メモリアクセスの際のアドレス情報、装置間で授受
されるデータ、などの情報を時系列的に収集したのち、
収集した情報の流れを追跡(トレース)することによっ
て動作を確認するもので、プログラムの処理手順の正常
性確認に有効な手法である。
【0004】トレースを行う際には、トレース装置を情
報処理装置のバスに接続し、バスを通過する情報をトレ
ース装置内のメモリ(以下、トレース装置に入力される
情報をトレース情報、トレース装置内においてトレース
情報を記憶するメモリをトレース情報メモリと記す)に
時系列的に書き込み、予め指定した特定の命令、アドレ
ス情報、またはデータなどの情報が検出されたとき、検
出後所定量の情報が記憶されたときに書き込みを停止
し、前記特定の情報が記憶された点(以下、トレース指
定点と記す)の前または後、或いはトレース指定点を中
心とする前後の一定範囲に記憶されている情報(以下、
トレース対象情報と記す)を解析する。
報処理装置のバスに接続し、バスを通過する情報をトレ
ース装置内のメモリ(以下、トレース装置に入力される
情報をトレース情報、トレース装置内においてトレース
情報を記憶するメモリをトレース情報メモリと記す)に
時系列的に書き込み、予め指定した特定の命令、アドレ
ス情報、またはデータなどの情報が検出されたとき、検
出後所定量の情報が記憶されたときに書き込みを停止
し、前記特定の情報が記憶された点(以下、トレース指
定点と記す)の前または後、或いはトレース指定点を中
心とする前後の一定範囲に記憶されている情報(以下、
トレース対象情報と記す)を解析する。
【0005】トレース装置内のトレース情報メモリに記
憶されたトレース対象情報は、例えばワークステーショ
ンなどにより読み出されて解析されるが、トレースの性
質上、トレース対象情報がトレース情報メモリのどの領
域に記憶されるかは不定である場合が多いため、従来は
ワークステーションがトレース情報メモリに記憶された
すべてのトレース情報を全部読み出したのち、トレース
対象情報を抽出して解析している。
憶されたトレース対象情報は、例えばワークステーショ
ンなどにより読み出されて解析されるが、トレースの性
質上、トレース対象情報がトレース情報メモリのどの領
域に記憶されるかは不定である場合が多いため、従来は
ワークステーションがトレース情報メモリに記憶された
すべてのトレース情報を全部読み出したのち、トレース
対象情報を抽出して解析している。
【0006】しかしながら、上記におけるトレース情報
メモリは各種のトレースに適用できるよう、比較的大き
な容量となっているため、トレース対象外の情報の方が
トレース対象情報よりも多く記憶されている場合の方が
多い。このため、トレース対象の情報量が少なくてもト
レース情報の読み出しと転送には大きな時間を要し、ま
た、ワークステーションなどにおいて大量のトレース情
報の中からトレース対象情報を抽出するのに手間を要す
る結果となっている。
メモリは各種のトレースに適用できるよう、比較的大き
な容量となっているため、トレース対象外の情報の方が
トレース対象情報よりも多く記憶されている場合の方が
多い。このため、トレース対象の情報量が少なくてもト
レース情報の読み出しと転送には大きな時間を要し、ま
た、ワークステーションなどにおいて大量のトレース情
報の中からトレース対象情報を抽出するのに手間を要す
る結果となっている。
【0007】以上の状況から、トレース情報メモリの記
憶容量をトレースの都度、トレース対象情報のみを記憶
するのに充分な記憶容量に変更してトレース情報を記憶
する記憶方法が求められている。
憶容量をトレースの都度、トレース対象情報のみを記憶
するのに充分な記憶容量に変更してトレース情報を記憶
する記憶方法が求められている。
【0008】
【従来の技術】図8はトレース装置の接続図、図9はト
レース情報メモリの記憶状態を説明する図、図10は従来
技術のトレース装置の主要部構成図である。
レース情報メモリの記憶状態を説明する図、図10は従来
技術のトレース装置の主要部構成図である。
【0009】図8は交換機の呼処理プログラムなどのプ
ログラムをトレース装置を用いてデバッグする場合にお
けるトレース装置の接続関係を示す図である。図中の交
換機40は蓄積プログラム制御方式の交換機であり、中央
制御装置(以下、CCと記す)41が主記憶装置(以下、
MMと記す)42に記憶されている呼処理プログラムを用
いて通話路網(NW)45などを制御し、通話路網45に収
容された回線(図示省略)の交換接続を行っている。
ログラムをトレース装置を用いてデバッグする場合にお
けるトレース装置の接続関係を示す図である。図中の交
換機40は蓄積プログラム制御方式の交換機であり、中央
制御装置(以下、CCと記す)41が主記憶装置(以下、
MMと記す)42に記憶されている呼処理プログラムを用
いて通話路網(NW)45などを制御し、通話路網45に収
容された回線(図示省略)の交換接続を行っている。
【0010】交換機40が実行する呼処理プログラムのト
レースを行う場合は、CC41がバス43を介してMM42や
その他の図示省略された装置との間で授受する命令、ア
ドレス情報、データなどの情報をインタフェース・アダ
プタ44を介してトレース装置10内のトレース情報メモリ
1に記憶し、記憶した情報をワークステーション30が読
み出して解析する。
レースを行う場合は、CC41がバス43を介してMM42や
その他の図示省略された装置との間で授受する命令、ア
ドレス情報、データなどの情報をインタフェース・アダ
プタ44を介してトレース装置10内のトレース情報メモリ
1に記憶し、記憶した情報をワークステーション30が読
み出して解析する。
【0011】トレース開始によりバス43を通過する情報
はトレース情報としてトレース情報メモリ1に順次記憶
され、予め指定した情報が検出された点、即ち、トレー
ス指定点の前後で記憶が停止される。トレース方法をト
レース指定点とトレース対象情報の位置関係で分類する
と次の3種類になる。
はトレース情報としてトレース情報メモリ1に順次記憶
され、予め指定した情報が検出された点、即ち、トレー
ス指定点の前後で記憶が停止される。トレース方法をト
レース指定点とトレース対象情報の位置関係で分類する
と次の3種類になる。
【0012】(1) トレース指定点以降の予め指定した範
囲のトレース情報をトレース対象情報とするトレース
(以下、POSTトレースと記す) (2) トレース指定点を中心にその前後の予め指定した範
囲のトレース情報をトレース対象情報とするトレース
(以下、CENTERトレースと記す) (3) トレース指定点以前の予め指定した範囲のトレース
情報をトレース対象情報とするトレース(以下、PRE
トレースと記す) 以下、図8の接続構成を前提に、図9により上記3種類
のトレースにおけるトレース情報メモリ1のトレース情
報記憶状態について説明する。なお、トレース情報メモ
リ1の容量を1メガワード(MW)とし、その先頭アド
レスを“0”、最終アドレスを“1M−1”として説明
する。
囲のトレース情報をトレース対象情報とするトレース
(以下、POSTトレースと記す) (2) トレース指定点を中心にその前後の予め指定した範
囲のトレース情報をトレース対象情報とするトレース
(以下、CENTERトレースと記す) (3) トレース指定点以前の予め指定した範囲のトレース
情報をトレース対象情報とするトレース(以下、PRE
トレースと記す) 以下、図8の接続構成を前提に、図9により上記3種類
のトレースにおけるトレース情報メモリ1のトレース情
報記憶状態について説明する。なお、トレース情報メモ
リ1の容量を1メガワード(MW)とし、その先頭アド
レスを“0”、最終アドレスを“1M−1”として説明
する。
【0013】図9の(1) はPOSTトレースのトレース
情報メモリの記憶状態を示す。このトレースではトレー
ス装置10において予め指定した特定の情報が検出された
ときにトレース情報の記憶を開始し、予め指定した量
(以下、指定量と記す)のトレース情報が記憶されたと
きに書き込みを停止する。従って、このトレースでは、
トレース指定点がトレース情報メモリ1の先頭アドレス
“0”となり、記憶を停止する点(トレース停止点と記
す)までトレース対象情報のみが書き込まれることとな
る。図9(1) の斜線部分はトレース対象情報を示し、白
の部分はトレース情報が記憶されない状態であることを
示している。
情報メモリの記憶状態を示す。このトレースではトレー
ス装置10において予め指定した特定の情報が検出された
ときにトレース情報の記憶を開始し、予め指定した量
(以下、指定量と記す)のトレース情報が記憶されたと
きに書き込みを停止する。従って、このトレースでは、
トレース指定点がトレース情報メモリ1の先頭アドレス
“0”となり、記憶を停止する点(トレース停止点と記
す)までトレース対象情報のみが書き込まれることとな
る。図9(1) の斜線部分はトレース対象情報を示し、白
の部分はトレース情報が記憶されない状態であることを
示している。
【0014】図9の(2) はCENTERトレースのトレ
ース情報メモリの記憶状態を示す。このトレースではト
レース装置10はトレース開始とともにトレース情報の記
憶を開始し、予め指定した特定の情報を検出するとそれ
以後指定量のトレース情報を記憶してトレースを停止す
る。この場合はトレース指定点を中心とし、その前後の
指定量のトレース情報がトレース対象情報となるが、ト
レース停止点がトレース情報メモリ1の容量以内にある
か否かによって図の(a) または(b) の状態となる。
ース情報メモリの記憶状態を示す。このトレースではト
レース装置10はトレース開始とともにトレース情報の記
憶を開始し、予め指定した特定の情報を検出するとそれ
以後指定量のトレース情報を記憶してトレースを停止す
る。この場合はトレース指定点を中心とし、その前後の
指定量のトレース情報がトレース対象情報となるが、ト
レース停止点がトレース情報メモリ1の容量以内にある
か否かによって図の(a) または(b) の状態となる。
【0015】図9(2) の(a) はトレース停止点がトレー
ス情報メモリ1の容量を超えない位置にある場合を示し
ている。この場合は先頭アドレス“0”からトレース情
報が書き込まれているが、トレース対象情報はトレース
指定点の前後の範囲(斜線部分)であり、点々の網目を
付した部分のトレース情報はトレース対象外であること
を示している。
ス情報メモリ1の容量を超えない位置にある場合を示し
ている。この場合は先頭アドレス“0”からトレース情
報が書き込まれているが、トレース対象情報はトレース
指定点の前後の範囲(斜線部分)であり、点々の網目を
付した部分のトレース情報はトレース対象外であること
を示している。
【0016】図9(2) の(b) はトレース停止点がトレー
ス情報メモリ1の容量を超えた場合を示す。この例は、
先頭アドレス“0”からトレース情報が書き込まれ、ト
レース指定点は容量内で検出されたが、トレース指定点
以降指定量のトレース情報を書き込まないうちに最終ア
ドレス“1M−1”に到達した例である。この場合はア
ドレス“0に戻り、上書きにより指定量のトレース情報
を記憶する。従って、トレース対象情報は斜線で示すよ
うにトレース情報メモリ1の先頭部分と末尾部分に分か
れる。なお、トレース情報が2回以上、トレース情報メ
モリ1に書き込まれたのちにトレース指定点が検出され
た場合は、図の(a) の状態(ただし、トレース停止点か
ら最終アドレスまでトレース情報が書き込まれた状態と
なる)か(b) の状態かの何れかとなる。
ス情報メモリ1の容量を超えた場合を示す。この例は、
先頭アドレス“0”からトレース情報が書き込まれ、ト
レース指定点は容量内で検出されたが、トレース指定点
以降指定量のトレース情報を書き込まないうちに最終ア
ドレス“1M−1”に到達した例である。この場合はア
ドレス“0に戻り、上書きにより指定量のトレース情報
を記憶する。従って、トレース対象情報は斜線で示すよ
うにトレース情報メモリ1の先頭部分と末尾部分に分か
れる。なお、トレース情報が2回以上、トレース情報メ
モリ1に書き込まれたのちにトレース指定点が検出され
た場合は、図の(a) の状態(ただし、トレース停止点か
ら最終アドレスまでトレース情報が書き込まれた状態と
なる)か(b) の状態かの何れかとなる。
【0017】図9の(3) はPREトレースのトレース情
報メモリ1の記憶状態を示す。このトレースでもトレー
ス開始とともにトレース情報の記憶を開始するが、予め
指定した特定の情報が検出されたときにトレース情報の
記憶を停止する。即ち、トレース指定点とトレース停止
点が一致し、トレース指定点以前の指定量(斜線で示し
た部分)がトレース対象情報となる。
報メモリ1の記憶状態を示す。このトレースでもトレー
ス開始とともにトレース情報の記憶を開始するが、予め
指定した特定の情報が検出されたときにトレース情報の
記憶を停止する。即ち、トレース指定点とトレース停止
点が一致し、トレース指定点以前の指定量(斜線で示し
た部分)がトレース対象情報となる。
【0018】PREトレースの場合はトレース指定点以
前の指定量のトレース情報がアドレス“0”以前にも存
在するか否かによって図の(a) または(b) の何れかとな
る。トレース情報が2回以上、トレース情報メモリ1に
書き込まれたのちにトレース指定点が検出された場合に
ついては図9の(2) におけると同様である。なお、説明
の便宜上、図9(2) 及び(3) の(a) をメモリ容量を超え
ない状態、(b) をメモリ容量を超えた状態と呼ぶことと
する。
前の指定量のトレース情報がアドレス“0”以前にも存
在するか否かによって図の(a) または(b) の何れかとな
る。トレース情報が2回以上、トレース情報メモリ1に
書き込まれたのちにトレース指定点が検出された場合に
ついては図9の(2) におけると同様である。なお、説明
の便宜上、図9(2) 及び(3) の(a) をメモリ容量を超え
ない状態、(b) をメモリ容量を超えた状態と呼ぶことと
する。
【0019】次に、図10について説明する。図10は従来
技術のトレース装置におけるトレース情報メモリ1のリ
ード/ライト関連部分を中心に図示した構成図であり、
トレース情報メモリ1の容量が1Mである場合を示して
いる。
技術のトレース装置におけるトレース情報メモリ1のリ
ード/ライト関連部分を中心に図示した構成図であり、
トレース情報メモリ1の容量が1Mである場合を示して
いる。
【0020】トレース開始に先立ち、トレース装置の内
部制御回路(図示省略)に、特定の命令、アドレス情報
またはデータをトレース条件として指定し、このトレー
ス条件に適合するトレース情報が検出されたとき、また
はその前後にトレース情報の記憶開始または停止を行う
ように設定する。図8に示した交換機40などの情報処理
装置より送られるトレース情報は前記内部制御回路を経
て図10の回路に入力されるが、その際、内部制御回路に
おいては入力されるトレース情報と前記トレース条件を
比較し、トレース条件に一致するトレース情報が入力さ
れるとトレース条件一致信号を送出する。
部制御回路(図示省略)に、特定の命令、アドレス情報
またはデータをトレース条件として指定し、このトレー
ス条件に適合するトレース情報が検出されたとき、また
はその前後にトレース情報の記憶開始または停止を行う
ように設定する。図8に示した交換機40などの情報処理
装置より送られるトレース情報は前記内部制御回路を経
て図10の回路に入力されるが、その際、内部制御回路に
おいては入力されるトレース情報と前記トレース条件を
比較し、トレース条件に一致するトレース情報が入力さ
れるとトレース条件一致信号を送出する。
【0021】このトレース条件一致信号は前記POST
トレース、CENTERトレースまたはPREトレース
の何れを行うかによってトレース情報の記憶を開始させ
る信号または記憶を停止させる信号となるが、以下、P
OSTトレースを前提に説明する。
トレース、CENTERトレースまたはPREトレース
の何れを行うかによってトレース情報の記憶を開始させ
る信号または記憶を停止させる信号となるが、以下、P
OSTトレースを前提に説明する。
【0022】トレース条件を設定した状態でトレースを
開始すると、前記内部制御回路よりトレース開始信号が
ライトアドレスカウンタ11(以下、CNT11と記す) の
R端子に入力されてCNT11がリセットされ、また、リ
ード/ライト(R/W)切替信号によって2−1セレク
タ(SEL)13がCNT11のQ0 〜Q19端子の出力をト
レース情報メモリ1のアドレス指定(A0 〜A19)端子
に接続するように切替える。
開始すると、前記内部制御回路よりトレース開始信号が
ライトアドレスカウンタ11(以下、CNT11と記す) の
R端子に入力されてCNT11がリセットされ、また、リ
ード/ライト(R/W)切替信号によって2−1セレク
タ(SEL)13がCNT11のQ0 〜Q19端子の出力をト
レース情報メモリ1のアドレス指定(A0 〜A19)端子
に接続するように切替える。
【0023】POSTトレースではトレースを開始して
もトレース条件が一致するまでトレース条件一致信号が
送出されないため、CNT11のEN(イネーブル)端子
に入力がなく、CNT11は動作しない。従って、トレー
ス情報メモリ1のアドレス指定(A0 〜A19)端子には
CNT11の出力(Q0 〜Q19)端子よりのリセット状態
の信号“0”が入力された状態となっている。このた
め、情報処理装置より内部制御回路を経て入力されるト
レース情報はトレース情報メモリ1に書き込まれない
(図示省略された書き込み制御回路によりアドレス
“0”にもトレース情報は書き込まれない)。
もトレース条件が一致するまでトレース条件一致信号が
送出されないため、CNT11のEN(イネーブル)端子
に入力がなく、CNT11は動作しない。従って、トレー
ス情報メモリ1のアドレス指定(A0 〜A19)端子には
CNT11の出力(Q0 〜Q19)端子よりのリセット状態
の信号“0”が入力された状態となっている。このた
め、情報処理装置より内部制御回路を経て入力されるト
レース情報はトレース情報メモリ1に書き込まれない
(図示省略された書き込み制御回路によりアドレス
“0”にもトレース情報は書き込まれない)。
【0024】この状態で内部制御回路がトレース条件に
一致するトレース情報を検出するとトレース条件一致信
号を送出する。このトレース条件一致信号はCNT11の
EN端子に入力され、CNT11はCP端子に入力される
カウントクロックにより計数を開始する。CNT11の計
数結果は、Q0 〜Q19端子より出力され、2−1セレク
タ13を経てトレース情報メモリ1のA0 〜A19端子に入
力される。
一致するトレース情報を検出するとトレース条件一致信
号を送出する。このトレース条件一致信号はCNT11の
EN端子に入力され、CNT11はCP端子に入力される
カウントクロックにより計数を開始する。CNT11の計
数結果は、Q0 〜Q19端子より出力され、2−1セレク
タ13を経てトレース情報メモリ1のA0 〜A19端子に入
力される。
【0025】これと同時に、前記カウントクロックに同
期して内部制御回路より例えば16ビットのトレース情
報が並列で入力され、ゲート回路17を経てトレース情報
メモリ1のデータ(D0 〜D16)端子に入力されるの
で、トレース情報メモリ1はトレースの開始とともにア
ドレス“0”からトレース情報を順次記憶して行く。
期して内部制御回路より例えば16ビットのトレース情
報が並列で入力され、ゲート回路17を経てトレース情報
メモリ1のデータ(D0 〜D16)端子に入力されるの
で、トレース情報メモリ1はトレースの開始とともにア
ドレス“0”からトレース情報を順次記憶して行く。
【0026】POSTトレースでは、トレース情報の記
憶を開始するトレース条件とともに、トレース情報を記
憶する量が指定量として内部制御回路に設定され、内部
制御回路はトレース情報の記憶回数がこの指定量に達し
たか否かを監視している。指定量のトレース情報が記憶
されると、内部制御回路はトレース条件一致信号を停止
し、その結果、トレース情報メモリ1には図9の(1) に
示すような状態でトレース対象情報のみが記憶される。
憶を開始するトレース条件とともに、トレース情報を記
憶する量が指定量として内部制御回路に設定され、内部
制御回路はトレース情報の記憶回数がこの指定量に達し
たか否かを監視している。指定量のトレース情報が記憶
されると、内部制御回路はトレース条件一致信号を停止
し、その結果、トレース情報メモリ1には図9の(1) に
示すような状態でトレース対象情報のみが記憶される。
【0027】CENTERトレース及びPREトレース
の場合は、トレース開始とともにトレース条件一致信号
を送って試験を開始し、それぞれの条件に合わせてトレ
ース条件一致信号を停止させることにより、図9の(2)
または(3) に示すような状態でトレース情報が記憶され
るが、基本動作はPOSTトレースと同様であるので詳
細の説明は省略する。
の場合は、トレース開始とともにトレース条件一致信号
を送って試験を開始し、それぞれの条件に合わせてトレ
ース条件一致信号を停止させることにより、図9の(2)
または(3) に示すような状態でトレース情報が記憶され
るが、基本動作はPOSTトレースと同様であるので詳
細の説明は省略する。
【0028】次に、トレース情報メモリ1に記憶された
トレース情報を図示省略されたワークステーションが読
み出す場合の動作を説明する。トレース情報メモリ1に
トレース情報を記憶したとき、トレース装置はトレース
指定点のアドレスを記録し、ワークステーションに通知
するが、指定量に関する情報またはトレース対象情報が
記憶されている範囲についての情報は通知しない。加え
て、トレース対象情報の記憶領域は図9に示したように
各種のパターンがあるため、ワークステーションはトレ
ース情報メモリ1の先頭アドレス“0”から最終アドレ
ス“1M−1”までの全メモリ領域の記憶情報を読み出
すのが普通である。
トレース情報を図示省略されたワークステーションが読
み出す場合の動作を説明する。トレース情報メモリ1に
トレース情報を記憶したとき、トレース装置はトレース
指定点のアドレスを記録し、ワークステーションに通知
するが、指定量に関する情報またはトレース対象情報が
記憶されている範囲についての情報は通知しない。加え
て、トレース対象情報の記憶領域は図9に示したように
各種のパターンがあるため、ワークステーションはトレ
ース情報メモリ1の先頭アドレス“0”から最終アドレ
ス“1M−1”までの全メモリ領域の記憶情報を読み出
すのが普通である。
【0029】ワークステーションが読み出しを指示する
と、トレース装置の内部制御回路は内部データバスより
読み出しを行う先頭アドレスをリードアドレスカウンタ
12(以下、CNT12と記す) に送出する。トレース情報
メモリ1が1Mの場合、アドレス情報は20ビットが必
要であるが、内部データバスが16ビットの場合はアド
レス情報を2回に分けて送出し、図示省略されたバッフ
ァにおいて20ビットのアドレス情報に変換し、ゲート
回路15を通してCNT12の初期データ入力(D 0 〜
D19)端子に入力する。
と、トレース装置の内部制御回路は内部データバスより
読み出しを行う先頭アドレスをリードアドレスカウンタ
12(以下、CNT12と記す) に送出する。トレース情報
メモリ1が1Mの場合、アドレス情報は20ビットが必
要であるが、内部データバスが16ビットの場合はアド
レス情報を2回に分けて送出し、図示省略されたバッフ
ァにおいて20ビットのアドレス情報に変換し、ゲート
回路15を通してCNT12の初期データ入力(D 0 〜
D19)端子に入力する。
【0030】この状態で内部制御回路よりリードアドレ
ス初期設定信号をCNT12のLD(ロード)端子に送
り、次いでリード指示信号をCNT12のEN端子に送る
と、初期データ入力(D0 〜D19)端子に入力されてい
る値(この場合はすべて“0”)が初期アドレス値とし
て設定され、出力(Q0 〜Q19)端子より出力される。
また、CNT12はリード指示信号によりCP端子に入力
されるカウントクロックによる計数を開始するので、出
力(Q0 〜Q19)端子より出力されるアドレス情報はカ
ウントクロックに従って歩進する。
ス初期設定信号をCNT12のLD(ロード)端子に送
り、次いでリード指示信号をCNT12のEN端子に送る
と、初期データ入力(D0 〜D19)端子に入力されてい
る値(この場合はすべて“0”)が初期アドレス値とし
て設定され、出力(Q0 〜Q19)端子より出力される。
また、CNT12はリード指示信号によりCP端子に入力
されるカウントクロックによる計数を開始するので、出
力(Q0 〜Q19)端子より出力されるアドレス情報はカ
ウントクロックに従って歩進する。
【0031】このアドレス情報と図示省略されたリード
指示信号によりトレース情報メモリ1は記憶したトレー
ス情報をデータ(D0 〜D15)端子より出力する。出力
されたトレース情報はデータバッファ14よりゲート回路
16を経て内部データバスに送出され、内部制御回路を介
してワークステーションに送出される。
指示信号によりトレース情報メモリ1は記憶したトレー
ス情報をデータ(D0 〜D15)端子より出力する。出力
されたトレース情報はデータバッファ14よりゲート回路
16を経て内部データバスに送出され、内部制御回路を介
してワークステーションに送出される。
【0032】トレース情報メモリ1の先頭アドレス
“0”から最終アドレス“1M−1”までの全メモリ領
域の記憶情報の読み出しが終了すると、リード処理は終
了するが、読み出し終了時の動作は公知の技術により行
われるため、図10では詳細の記載を省略している。
“0”から最終アドレス“1M−1”までの全メモリ領
域の記憶情報の読み出しが終了すると、リード処理は終
了するが、読み出し終了時の動作は公知の技術により行
われるため、図10では詳細の記載を省略している。
【0033】
【発明が解決しようとする課題】以上のように、従来技
術では、トレースを行うワークステーションがトレース
情報メモリの先頭アドレスから最終アドレスまでの全メ
モリ領域の記憶情報を読み出しているため、読み出しと
転送に大きな時間を要するうえ、読み出した大量のトレ
ース情報からトレース対象とするトレース情報を抽出す
るのに手間を要するという問題を有している。
術では、トレースを行うワークステーションがトレース
情報メモリの先頭アドレスから最終アドレスまでの全メ
モリ領域の記憶情報を読み出しているため、読み出しと
転送に大きな時間を要するうえ、読み出した大量のトレ
ース情報からトレース対象とするトレース情報を抽出す
るのに手間を要するという問題を有している。
【0034】本発明は、予め指定した情報量のトレース
情報のみを記憶するトレース情報記憶方法を提供するこ
とを目的とする。
情報のみを記憶するトレース情報記憶方法を提供するこ
とを目的とする。
【0035】
【課題を解決するための手段】図1は本発明の原理説明
図である。図中、1はプログラムのデバッグを行う情報
処理装置より入力されるトレース情報を記憶するトレー
ス情報メモリ、2はトレース開始に先立ち、トレース対
象とするトレース情報の情報量を指定することにより、
トレース開始後に前記情報処理装置より入力されるトレ
ース情報を前記トレース情報メモリ1内の前記情報量に
見合う容量の記憶領域に記憶させるように指定する記憶
領域指定情報を前記トレース情報メモリ1に送出するト
レース情報記憶領域指定手段である。
図である。図中、1はプログラムのデバッグを行う情報
処理装置より入力されるトレース情報を記憶するトレー
ス情報メモリ、2はトレース開始に先立ち、トレース対
象とするトレース情報の情報量を指定することにより、
トレース開始後に前記情報処理装置より入力されるトレ
ース情報を前記トレース情報メモリ1内の前記情報量に
見合う容量の記憶領域に記憶させるように指定する記憶
領域指定情報を前記トレース情報メモリ1に送出するト
レース情報記憶領域指定手段である。
【0036】
【作用】図1には、情報処理装置に使用されるプログラ
ムの処理手順の正常性を検証するするために、情報処理
装置において処理されている情報をトレース情報として
入力し、記憶する構成が図示されている。
ムの処理手順の正常性を検証するするために、情報処理
装置において処理されている情報をトレース情報として
入力し、記憶する構成が図示されている。
【0037】図1においては、トレースの開始に先立
ち、トレース情報記憶領域指定手段2に対してトレース
対象とするトレース情報の情報量を入力する。トレース
が開始されると、トレース情報記憶領域指定手段2は先
に入力された情報量に見合う容量の記憶領域に情報処理
装置よりのトレース情報を記憶させるよう、トレース情
報メモリ1に対して記憶領域指定情報を送る。
ち、トレース情報記憶領域指定手段2に対してトレース
対象とするトレース情報の情報量を入力する。トレース
が開始されると、トレース情報記憶領域指定手段2は先
に入力された情報量に見合う容量の記憶領域に情報処理
装置よりのトレース情報を記憶させるよう、トレース情
報メモリ1に対して記憶領域指定情報を送る。
【0038】これによって、情報処理装置よりのトレー
ス情報はトレース対象とするトレース情報の情報量に見
合う記憶領域内に順次記憶される。即ち、トレース情報
メモリ1の記憶容量がトレース対象とするトレース情報
の情報量に見合う容量に変化されたのと同一となる。
ス情報はトレース対象とするトレース情報の情報量に見
合う記憶領域内に順次記憶される。即ち、トレース情報
メモリ1の記憶容量がトレース対象とするトレース情報
の情報量に見合う容量に変化されたのと同一となる。
【0039】このとき、記憶領域の先頭アドレスは定め
られている(実施例において詳記)ため、前記の記憶領
域内に記憶されたトレース情報のみを読み出してトレー
スを行うことができ、また、トレースに不要な情報を大
量に読み出すことがなくなるため、読み出し後のトレー
ス対象情報の抽出に手間を要することもない。
られている(実施例において詳記)ため、前記の記憶領
域内に記憶されたトレース情報のみを読み出してトレー
スを行うことができ、また、トレースに不要な情報を大
量に読み出すことがなくなるため、読み出し後のトレー
ス対象情報の抽出に手間を要することもない。
【0040】
【実施例】図2は本発明の実施例の構成図、図3は図2
の実施例のメモリサイズ設定ROM変換テーブルの構成
図、図4は図2の実施例のトレース情報メモリ記憶状態
説明図、図5は本発明の他の実施例の構成図、図6は図
5の実施例のメモリサイズカウンタ入力データの構成
図、図7は図5の実施例のトレース情報メモリ記憶状態
説明図である。
の実施例のメモリサイズ設定ROM変換テーブルの構成
図、図4は図2の実施例のトレース情報メモリ記憶状態
説明図、図5は本発明の他の実施例の構成図、図6は図
5の実施例のメモリサイズカウンタ入力データの構成
図、図7は図5の実施例のトレース情報メモリ記憶状態
説明図である。
【0041】全図を通じ、同一記号は同一対象物を示
し、2A、2Bは図1のトレース情報記憶領域指定手段
2を実現するトレース情報記憶領域指定部、12はリード
アドレスカウンタ、13は2−1セレクタ(SEL)、14
はデータバッファ、15乃至17はゲート回路、21はライト
アドレスカウンタ(以下、CNT21と記す) 、22はメモ
リサイズ設定ROM(以下、ROM22と記す) 、23,25
は論理和回路(以下、それぞれOR23, OR25と記す)
、24はメモリサイズ設定カウンタ(以下、CNT24と
記す) 、26はゲート回路である。
し、2A、2Bは図1のトレース情報記憶領域指定手段
2を実現するトレース情報記憶領域指定部、12はリード
アドレスカウンタ、13は2−1セレクタ(SEL)、14
はデータバッファ、15乃至17はゲート回路、21はライト
アドレスカウンタ(以下、CNT21と記す) 、22はメモ
リサイズ設定ROM(以下、ROM22と記す) 、23,25
は論理和回路(以下、それぞれOR23, OR25と記す)
、24はメモリサイズ設定カウンタ(以下、CNT24と
記す) 、26はゲート回路である。
【0042】図2乃至図4はトレース情報の記憶領域を
トレース情報メモリ1の末尾より指定したメモリサイズ
だけ使用する実施例を示している。以下、トレース情報
メモリ1の容量を1MWとし、トレース情報を記憶する
領域の大きさ(以下、メモリサイズと記す)の指定単位
を64kWの整数倍とした場合について説明する。な
お、図2におけるリード関係部分は図8と同一であるた
め、詳細の記載を省略し、図8により説明した従来技術
と重複する部分については簡単な説明に留める。
トレース情報メモリ1の末尾より指定したメモリサイズ
だけ使用する実施例を示している。以下、トレース情報
メモリ1の容量を1MWとし、トレース情報を記憶する
領域の大きさ(以下、メモリサイズと記す)の指定単位
を64kWの整数倍とした場合について説明する。な
お、図2におけるリード関係部分は図8と同一であるた
め、詳細の記載を省略し、図8により説明した従来技術
と重複する部分については簡単な説明に留める。
【0043】図2においてトレース情報メモリ1にトレ
ース情報を記憶する場合にはR/W切替信号により2−
1セレクタ13をCNT21側に切替え、CNT21よりライ
トアドレスを指定して記憶を行う。1MWの場合のアド
レス情報は20ビットの情報により指定するが、メモリ
サイズを64kW単位とする場合は、下位16ビットを
すべて“0”とし、上位の4ビットを指定することによ
り64kw単位の記憶領域の先頭アドレスが指定でき
る。
ース情報を記憶する場合にはR/W切替信号により2−
1セレクタ13をCNT21側に切替え、CNT21よりライ
トアドレスを指定して記憶を行う。1MWの場合のアド
レス情報は20ビットの情報により指定するが、メモリ
サイズを64kW単位とする場合は、下位16ビットを
すべて“0”とし、上位の4ビットを指定することによ
り64kw単位の記憶領域の先頭アドレスが指定でき
る。
【0044】CNT21のD0 〜D19端子はトレース情報
メモリ1に送出するアドレス情報の初期値を入力する端
子であるが、上記の理由により下位の16ビットに該当
するD0 〜D15端子は“E”(地気、即ち“0”)に設
定し、上位の4ビットに該当するD16〜D19端子にメモ
リサイズに対応した数値を入力するようにしているが、
この4ビットの数値はROM22より入力されるようにな
っている。
メモリ1に送出するアドレス情報の初期値を入力する端
子であるが、上記の理由により下位の16ビットに該当
するD0 〜D15端子は“E”(地気、即ち“0”)に設
定し、上位の4ビットに該当するD16〜D19端子にメモ
リサイズに対応した数値を入力するようにしているが、
この4ビットの数値はROM22より入力されるようにな
っている。
【0045】ROM22はメモリサイズを指定する数値を
A0 〜A3 端子に入力すると、Q0〜Q3 端子よりCN
T21のD16〜D19端子に前記ライトアドレスの初期値の
上位4ビットを出力するROMであり、そのための変換
テーブルを内蔵している。
A0 〜A3 端子に入力すると、Q0〜Q3 端子よりCN
T21のD16〜D19端子に前記ライトアドレスの初期値の
上位4ビットを出力するROMであり、そのための変換
テーブルを内蔵している。
【0046】図3はその変換テーブルの構成例を示して
いるが、メモリサイズに応じて定められた図3のA3 〜
A0 の4ビットの数値を入力すると同図のQ3 〜Q0 に
示す4ビットの数値に変換するようになっている。例え
ば、メモリサイズを64kWとするため“0000”を
ROM22のA3 〜A0 端子に入力すると、出力端子Q 3
〜Q0 端子より“1111”が出力される。この出力は
CNT21のD19〜D16に出力されるため、CNT21の初
期設定が行われると、上位4ビットが“1”、下位16
ビットが“0”の20ビットの数値が初期値として設定
される。この数値は、図4に示すように、トレース情報
メモリ1の最終アドレス“1M−1”まで64KWを残
した領域の先頭アドレスの値“1M−64k”を示す値
である。
いるが、メモリサイズに応じて定められた図3のA3 〜
A0 の4ビットの数値を入力すると同図のQ3 〜Q0 に
示す4ビットの数値に変換するようになっている。例え
ば、メモリサイズを64kWとするため“0000”を
ROM22のA3 〜A0 端子に入力すると、出力端子Q 3
〜Q0 端子より“1111”が出力される。この出力は
CNT21のD19〜D16に出力されるため、CNT21の初
期設定が行われると、上位4ビットが“1”、下位16
ビットが“0”の20ビットの数値が初期値として設定
される。この数値は、図4に示すように、トレース情報
メモリ1の最終アドレス“1M−1”まで64KWを残
した領域の先頭アドレスの値“1M−64k”を示す値
である。
【0047】上記のメモリサイズはトレースを行う際に
ワークステーションなどにおいて指定するが、ワークス
テーションより入力されたメモリサイズの指定値は内部
制御回路を介してROM22のA3 〜A0 端子に入力さ
れ、前記したように図3による変換が行われたのちQ3
〜Q0 端子より出力されてCNT21のD16〜D19端子に
入力される。
ワークステーションなどにおいて指定するが、ワークス
テーションより入力されたメモリサイズの指定値は内部
制御回路を介してROM22のA3 〜A0 端子に入力さ
れ、前記したように図3による変換が行われたのちQ3
〜Q0 端子より出力されてCNT21のD16〜D19端子に
入力される。
【0048】次いでトレース条件が設定され、トレース
が開始されると、内部制御回路よりトレース開始信号が
CNT21のR(リセット)端子に入力されCNT21はリ
セットされる。次いで内部制御回路よりライトアドレス
初期値設定指示信号が送出され、OR23を経てCNT21
のLD(ロード)端子に入力される。指定されたメモリ
サイズが64kWの場合は前記したようにCNT21のD
16〜D19端子に“1111”が入力され、D0 〜D15端
子にはすべて“0”が接続されているので、この初期設
定により図4の“1M−64k”が初期アドレスとして
設定される。この初期アドレス値はCNT21のQ0 〜Q
19端子より出力されるが、POSTトレースの場合は従
来技術におけると同様、この時点ではまだトレース情報
の記憶は開始されない。
が開始されると、内部制御回路よりトレース開始信号が
CNT21のR(リセット)端子に入力されCNT21はリ
セットされる。次いで内部制御回路よりライトアドレス
初期値設定指示信号が送出され、OR23を経てCNT21
のLD(ロード)端子に入力される。指定されたメモリ
サイズが64kWの場合は前記したようにCNT21のD
16〜D19端子に“1111”が入力され、D0 〜D15端
子にはすべて“0”が接続されているので、この初期設
定により図4の“1M−64k”が初期アドレスとして
設定される。この初期アドレス値はCNT21のQ0 〜Q
19端子より出力されるが、POSTトレースの場合は従
来技術におけると同様、この時点ではまだトレース情報
の記憶は開始されない。
【0049】この状態で内部制御回路がトレース条件に
一致するトレース情報を検出するとCNT21のEN端子
にトレース条件一致信号が送られ、CNT21はカウント
クロックの計数を開始する。計数値はライトアドレスと
してCNT21のQ0 〜Q19端子より順次出力され、トレ
ース情報メモリ1のA0 〜A19端子に入力される。この
とき同時に、情報処理装置よりのトレース情報が内部制
御回路を経由して入力されるのでトレース情報メモリ1
にはトレース情報が順次記憶される。この記憶はトレー
ス情報メモリ1の最終アドレスに記憶されたときに終了
するが、終了時の動作の詳細説明は省略する。
一致するトレース情報を検出するとCNT21のEN端子
にトレース条件一致信号が送られ、CNT21はカウント
クロックの計数を開始する。計数値はライトアドレスと
してCNT21のQ0 〜Q19端子より順次出力され、トレ
ース情報メモリ1のA0 〜A19端子に入力される。この
とき同時に、情報処理装置よりのトレース情報が内部制
御回路を経由して入力されるのでトレース情報メモリ1
にはトレース情報が順次記憶される。この記憶はトレー
ス情報メモリ1の最終アドレスに記憶されたときに終了
するが、終了時の動作の詳細説明は省略する。
【0050】図4はトレース情報の記憶を終了した時点
におけるトレース情報メモリ1の記憶状態を示す。メモ
リサイズを64kWに指定した場合は、図4に斜線で示
した領域、即ち、アドレス“1M−64k”から“1M
−1”の64kWの領域にトレース情報が記憶される。
POSTトレースの場合は“1M−64k”の点がトレ
ース指定点、“1M−1”点がトレース終了点となり、
斜線で示した64kWがすべてトレース対象情報とな
る。
におけるトレース情報メモリ1の記憶状態を示す。メモ
リサイズを64kWに指定した場合は、図4に斜線で示
した領域、即ち、アドレス“1M−64k”から“1M
−1”の64kWの領域にトレース情報が記憶される。
POSTトレースの場合は“1M−64k”の点がトレ
ース指定点、“1M−1”点がトレース終了点となり、
斜線で示した64kWがすべてトレース対象情報とな
る。
【0051】また、CENTERトレースの場合は、ト
レース指定点の前後各32kWをトレース対象とする場
合にメモリサイズとして64kWを指定する。この場合
は、トレース開始とともにトレース条件一致信号が送ら
れ、予め設定した特定の情報が検出されたのち32kW
分のトレース情報を記憶したときにトレース条件一致信
号が停止する。
レース指定点の前後各32kWをトレース対象とする場
合にメモリサイズとして64kWを指定する。この場合
は、トレース開始とともにトレース条件一致信号が送ら
れ、予め設定した特定の情報が検出されたのち32kW
分のトレース情報を記憶したときにトレース条件一致信
号が停止する。
【0052】しかし、トレース情報の記憶を開始してか
ら64kWを記憶したときにまだ特定の情報が検出され
ていないと、CNT21は計数値がすべて“1”、即ち、
最大計数値となるのでCO(キャリーアウト)端子に出
力を送出する。この出力はOR23を経てCNT21のLD
端子に入力されるので再度初期設定が行われる。このと
き、ROM22の出力は送出された状態となっているの
で、最初と同一の数値が初期アドレス値として設定さ
れ、Q0 〜Q19端子よりトレース情報メモリ1に出力さ
れる。以下、特定の情報を検出するまでトレース情報の
記憶は図4の斜線の範囲内で上書きを繰り返す。
ら64kWを記憶したときにまだ特定の情報が検出され
ていないと、CNT21は計数値がすべて“1”、即ち、
最大計数値となるのでCO(キャリーアウト)端子に出
力を送出する。この出力はOR23を経てCNT21のLD
端子に入力されるので再度初期設定が行われる。このと
き、ROM22の出力は送出された状態となっているの
で、最初と同一の数値が初期アドレス値として設定さ
れ、Q0 〜Q19端子よりトレース情報メモリ1に出力さ
れる。以下、特定の情報を検出するまでトレース情報の
記憶は図4の斜線の範囲内で上書きを繰り返す。
【0053】トレース情報の記憶を繰り返した結果、特
定の情報を検出すると、32kW記憶後に記憶を停止す
るが、この状態では図4の斜線の範囲内の何れかにトレ
ース指定点が存在し、その前後に各32kWのトレース
情報が記憶された状態となっている。即ち、この場合も
64kwのトレース情報はすべてトレース対象情報とな
る。PREトレースの場合も同様であるので説明を省略
する。
定の情報を検出すると、32kW記憶後に記憶を停止す
るが、この状態では図4の斜線の範囲内の何れかにトレ
ース指定点が存在し、その前後に各32kWのトレース
情報が記憶された状態となっている。即ち、この場合も
64kwのトレース情報はすべてトレース対象情報とな
る。PREトレースの場合も同様であるので説明を省略
する。
【0054】記憶されたトレース情報の読み出しは従来
技術と同様であるので詳細な説明を省略するが、読み出
しを行う際に内部制御回路より内部データバスに対して
前記“1M−64k”を送出し、リードアドレス初期設
定信号を送出すれば、読み出しアドレスの先頭は“1M
−64k”となるため、図4の斜線部分のみが読み出さ
れる。即ち、POSTトレース、CENTERトレー
ス、PREトレースのいずれにおいてもワークステーシ
ョンに読み出されるトレース情報はメモリサイズとして
指定した量のトレース対象情報のみとなる。
技術と同様であるので詳細な説明を省略するが、読み出
しを行う際に内部制御回路より内部データバスに対して
前記“1M−64k”を送出し、リードアドレス初期設
定信号を送出すれば、読み出しアドレスの先頭は“1M
−64k”となるため、図4の斜線部分のみが読み出さ
れる。即ち、POSTトレース、CENTERトレー
ス、PREトレースのいずれにおいてもワークステーシ
ョンに読み出されるトレース情報はメモリサイズとして
指定した量のトレース対象情報のみとなる。
【0055】次に図5乃至図7について説明する。図5
乃至図7はトレース情報の記憶領域をトレース情報メモ
リ1の先頭より指定したメモリサイズだけ使用する実施
例を示している。以下、トレース情報メモリ1の容量を
1MWとし、メモリサイズの指定単位を64kWの整数
倍であるとした場合について説明する。なお、図5にお
けるリード関係部分は図8と同一であるため詳細の記載
を省略し、図2乃至図4及び図8において説明した内容
と重複する部分は説明を省略する。
乃至図7はトレース情報の記憶領域をトレース情報メモ
リ1の先頭より指定したメモリサイズだけ使用する実施
例を示している。以下、トレース情報メモリ1の容量を
1MWとし、メモリサイズの指定単位を64kWの整数
倍であるとした場合について説明する。なお、図5にお
けるリード関係部分は図8と同一であるため詳細の記載
を省略し、図2乃至図4及び図8において説明した内容
と重複する部分は説明を省略する。
【0056】トレースの開始に当り、ワークステーショ
ンはメモリサイズを指定するが、この指定は内部制御回
路において数値変換されたのちメモリサイズ設定カウン
タ24(以下、CNT24と記す) に入力される。数値変換
部分は公知の技術により行われるため図示省略するが、
図6にメモリサイズとCNT24に入力される数値の関係
を示す。
ンはメモリサイズを指定するが、この指定は内部制御回
路において数値変換されたのちメモリサイズ設定カウン
タ24(以下、CNT24と記す) に入力される。数値変換
部分は公知の技術により行われるため図示省略するが、
図6にメモリサイズとCNT24に入力される数値の関係
を示す。
【0057】メモリサイズとして例えば64kWを指定
すると、図6に示す上位4ビットが“1”で、下位16
ビットが“0”の20ビットの数値がCNT24のD19〜
D0端子に入力される。この状態でトレースが開始さ
れ、内部制御回路よりトレース開始信号が送られるとC
NT21がリセットされる。次いで、内部制御回路よりメ
モリサイズ設定カウンタ初期設定指示信号が送出され、
CNT24のLD端子に入力されるとD0 〜D19端子に入
力されていた前記数値が初期設定される。
すると、図6に示す上位4ビットが“1”で、下位16
ビットが“0”の20ビットの数値がCNT24のD19〜
D0端子に入力される。この状態でトレースが開始さ
れ、内部制御回路よりトレース開始信号が送られるとC
NT21がリセットされる。次いで、内部制御回路よりメ
モリサイズ設定カウンタ初期設定指示信号が送出され、
CNT24のLD端子に入力されるとD0 〜D19端子に入
力されていた前記数値が初期設定される。
【0058】ここでトレース条件一致信号が送られる
と、CNT21は計数を開始するが、CNT21のD0 〜D
19端子には“E”即ち“0”が接続されているため、C
NT21は初期値“0”より計数を開始する。従って、内
部制御回路を介して入力されるトレース情報はトレース
情報メモリ1にアドレス“0”より書き込まれる。
と、CNT21は計数を開始するが、CNT21のD0 〜D
19端子には“E”即ち“0”が接続されているため、C
NT21は初期値“0”より計数を開始する。従って、内
部制御回路を介して入力されるトレース情報はトレース
情報メモリ1にアドレス“0”より書き込まれる。
【0059】一方、トレース条件一致信号によりCNT
24も初期値よりカウントクロックの計数を開始するが、
上位の4ビットの初期値が“1”となっているため、6
4kW分のアドレスを計数すると20ビットがすべて
“1”となるため、CO端子にキャリーアウト信号が出
力される。この信号はOR25を経てCNT21のR端子に
入力されるため、CNT21はリセットされ、再び初期値
“0”より計数を開始する。
24も初期値よりカウントクロックの計数を開始するが、
上位の4ビットの初期値が“1”となっているため、6
4kW分のアドレスを計数すると20ビットがすべて
“1”となるため、CO端子にキャリーアウト信号が出
力される。この信号はOR25を経てCNT21のR端子に
入力されるため、CNT21はリセットされ、再び初期値
“0”より計数を開始する。
【0060】以上の動作はトレース条件一致信号が停止
するまで繰り返されるが、そのためトレース情報はトレ
ース情報メモリ1のアドレス“0”から“64k−1”
の範囲に繰り返して上書きされる。トレース条件一致信
号が停止するとトレース情報メモリ1に対する書き込み
は停止するが、停止したときの状態は図4におけると同
様、指定したメモリサイズに相当する量(この場合、6
4kW)のトレース対象情報のみが記憶された状態とな
る。図7はこの状態におけるトレース情報メモリ1の記
憶状態を図示しているが、図示のようにトレース対象情
報は図の斜線の範囲に記憶される。
するまで繰り返されるが、そのためトレース情報はトレ
ース情報メモリ1のアドレス“0”から“64k−1”
の範囲に繰り返して上書きされる。トレース条件一致信
号が停止するとトレース情報メモリ1に対する書き込み
は停止するが、停止したときの状態は図4におけると同
様、指定したメモリサイズに相当する量(この場合、6
4kW)のトレース対象情報のみが記憶された状態とな
る。図7はこの状態におけるトレース情報メモリ1の記
憶状態を図示しているが、図示のようにトレース対象情
報は図の斜線の範囲に記憶される。
【0061】記憶されたトレース対象情報の読み出しは
図2におけるとほぼ同様であるが、この場合は読み出し
の先頭アドレスが“0”となる。なお、内部制御回路は
メモリサイズを記憶しているため、64kWを読み出し
たときに読み出しを停止させるが、公知の技術であるた
め読み出し停止についての詳細は記載を省略する。
図2におけるとほぼ同様であるが、この場合は読み出し
の先頭アドレスが“0”となる。なお、内部制御回路は
メモリサイズを記憶しているため、64kWを読み出し
たときに読み出しを停止させるが、公知の技術であるた
め読み出し停止についての詳細は記載を省略する。
【0062】以上のように、本発明においてはトレース
の際にトレース対象情報の情報量に応じてメモリサイズ
を指定し、指定したメモリサイズに相当する領域にトレ
ース情報を記憶させるため、大容量のトレース情報メモ
リを使用しても実質的なメモリ容量はトレース対象情報
のみを記憶する容量に変化している。このため、記憶し
たトレース情報をワークステーションなどに送出する場
合も必要な量のトレース対象情報のみが転送されること
となり、無駄な転送時間を費やすことがなく、またワー
クステーションにおいても多くのトレース情報の中から
トレース対象情報を抽出する手間が不要となる。
の際にトレース対象情報の情報量に応じてメモリサイズ
を指定し、指定したメモリサイズに相当する領域にトレ
ース情報を記憶させるため、大容量のトレース情報メモ
リを使用しても実質的なメモリ容量はトレース対象情報
のみを記憶する容量に変化している。このため、記憶し
たトレース情報をワークステーションなどに送出する場
合も必要な量のトレース対象情報のみが転送されること
となり、無駄な転送時間を費やすことがなく、またワー
クステーションにおいても多くのトレース情報の中から
トレース対象情報を抽出する手間が不要となる。
【0063】以上、図2乃至図7により本発明の実施例
を説明したが、図2乃至図7はあくまで本発明の実施例
の一部を示したものに過ぎず、本発明が図示したものに
限定されるものでないことは言うまでもない。例えば、
トレース情報メモリ1の容量やメモリサイズが説明に使
用した数値に限定されないことは勿論である。
を説明したが、図2乃至図7はあくまで本発明の実施例
の一部を示したものに過ぎず、本発明が図示したものに
限定されるものでないことは言うまでもない。例えば、
トレース情報メモリ1の容量やメモリサイズが説明に使
用した数値に限定されないことは勿論である。
【0064】また、図2及び図5は説明を容易にするた
めの構成としているほか、詳細な説明を省略した部分の
回路を図示していないが、実際に回路を構成する場合に
は多様な変形があり得る。例えば、図2及び図5におい
てはカウンタ類をそれぞれ1個で図示し、かつ、その計
数値が極めて大きくなっているが、実際の回路では使用
目的に応じて一部の桁の数値を固定したり、実際に使用
可能な素子に合わせて図示のカウンタ1個を複数に分割
することが可能である。しかし、これらの変形によって
によって本発明の効果が変わらないことは明かである。
めの構成としているほか、詳細な説明を省略した部分の
回路を図示していないが、実際に回路を構成する場合に
は多様な変形があり得る。例えば、図2及び図5におい
てはカウンタ類をそれぞれ1個で図示し、かつ、その計
数値が極めて大きくなっているが、実際の回路では使用
目的に応じて一部の桁の数値を固定したり、実際に使用
可能な素子に合わせて図示のカウンタ1個を複数に分割
することが可能である。しかし、これらの変形によって
によって本発明の効果が変わらないことは明かである。
【0065】
【発明の効果】以上説明したように、本発明によれば、
通信装置を含む情報処理装置のプログラムのトレースを
行う場合に、大容量のトレース情報メモリの容量を実質
的に可変とし、トレースの都度、トレースを行うのに必
要かつ充分な領域を設定してトレース対象情報のみを記
憶させるため、記憶した情報を読み出す際に不必要なト
レース情報を転送する必要がなく、かつ転送された大量
の情報の中からトレース対象情報を抽出する手間も必要
としない。
通信装置を含む情報処理装置のプログラムのトレースを
行う場合に、大容量のトレース情報メモリの容量を実質
的に可変とし、トレースの都度、トレースを行うのに必
要かつ充分な領域を設定してトレース対象情報のみを記
憶させるため、記憶した情報を読み出す際に不必要なト
レース情報を転送する必要がなく、かつ転送された大量
の情報の中からトレース対象情報を抽出する手間も必要
としない。
【0066】以上に理由により、本発明はプログラムデ
バッグにおけるトレース作業の効率向上に資するところ
が極めて大きい。
バッグにおけるトレース作業の効率向上に資するところ
が極めて大きい。
【図1】 本発明の原理説明図
【図2】 本発明の実施例構成図(1)
【図3】 図2の実施例メモリサイズ設定ROM変換テ
ーブル構成図
ーブル構成図
【図4】 図2の実施例トレース情報メモリ記憶状態説
明図
明図
【図5】 本発明の実施例構成図(2)
【図6】 図5の実施例メモリサイズカウンタ入力デー
タ構成図
タ構成図
【図7】 図5の実施例トレース情報メモリ記憶状態説
明図
明図
【図8】 トレース装置の接続図
【図9】 従来技術のトレース情報メモリ記憶状態説明
図
図
【図10】 従来技術のトレース装置主要部構成図
1 トレース情報メモリ 2 トレース情報記憶領域指定手段
Claims (1)
- 【請求項1】 プログラムのデバッグを行う情報処理装
置より入力されるトレース情報を記憶するトレース情報
メモリ(1) のトレース情報の記憶方法であって、 トレース開始に先立ち、トレース対象とするトレース情
報の情報量を指定することにより、トレース開始後に前
記情報処理装置より入力されるトレース情報を前記トレ
ース情報メモリ(1) 内の前記情報量に見合う容量の記憶
領域に記憶させるように指定する記憶領域指定情報を前
記トレース情報メモリ(1) に送出するトレース情報記憶
領域指定手段(2) を備え、 トレース実行の際に、トレース情報メモリ(1) の記憶容
量をトレース対象とするトレース情報の情報量に見合う
容量に変化させてトレース情報を記憶することを特徴と
するトレース情報記憶方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159599A JPH064343A (ja) | 1992-06-18 | 1992-06-18 | トレース情報記憶方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4159599A JPH064343A (ja) | 1992-06-18 | 1992-06-18 | トレース情報記憶方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064343A true JPH064343A (ja) | 1994-01-14 |
Family
ID=15697223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4159599A Withdrawn JPH064343A (ja) | 1992-06-18 | 1992-06-18 | トレース情報記憶方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064343A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0962543A (ja) * | 1995-08-22 | 1997-03-07 | Nec Software Ltd | 入出力ログ採取方法 |
| US6308794B1 (en) | 1998-08-06 | 2001-10-30 | Mannesmann Sachs Ag | Parallel hybrid drive for a motor vehicle having a clutch which is integrated in the electrical machine, and an associated electric motor unit |
-
1992
- 1992-06-18 JP JP4159599A patent/JPH064343A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0962543A (ja) * | 1995-08-22 | 1997-03-07 | Nec Software Ltd | 入出力ログ採取方法 |
| US6308794B1 (en) | 1998-08-06 | 2001-10-30 | Mannesmann Sachs Ag | Parallel hybrid drive for a motor vehicle having a clutch which is integrated in the electrical machine, and an associated electric motor unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5917628A (ja) | 端末操作代行制御方法 | |
| CN111510363A (zh) | 基于modbus协议的从站转换装置及其控制方法 | |
| Hines et al. | Optimizing communication in embedded system co-simulation | |
| JPH064343A (ja) | トレース情報記憶方法 | |
| CN112530615B (zh) | 一种适用于核电站设备的变量强制方法及系统 | |
| CN102053601A (zh) | Can控制器中实现多消息机制的方法 | |
| CN108932171B (zh) | 嵌入式软件交互方法 | |
| EP1058189A2 (en) | Microcomputer with debugging system | |
| CN110134056A (zh) | 数据的监视方法及装置、存储介质和电子装置 | |
| CN116663490A (zh) | 一种异步存储芯片的验证方法、平台、装置及介质 | |
| CN117880158A (zh) | 一种物联网通信设备串行通信协议测试方法和装置 | |
| CN110032523B (zh) | 柴油机装配试验基于地址位动态定义的寄存器存储方法 | |
| JPH04108242A (ja) | 通信制御装置のデータ転送方式 | |
| JPS6142186Y2 (ja) | ||
| CN117632193B (zh) | 一种用于处理器芯片的程序烧录系统 | |
| Tripp | A ring traffic monitor | |
| CN112526949B (zh) | 一种工业控制系统的模块信息设置方法、采集方法及装置 | |
| JP3279404B2 (ja) | 電子装置の試験方法及び装置 | |
| CN115776178A (zh) | 电力监控自动校验方法、电力监控主机及采集管理机 | |
| CN107807731A (zh) | 一种用于低功耗蓝牙芯片的数据捕捉和状态分析的方法 | |
| KR100289706B1 (ko) | 실시간 처리 데이터 검증 기능을 갖는 디지탈 신호처리 시스템 | |
| JPH05250231A (ja) | プログラム動作収集装置 | |
| JPS58129648A (ja) | デ−タ・バツフア装置 | |
| JP2725623B2 (ja) | 端末のネットワーク負荷測定装置およびネットワーク負荷測定方法 | |
| JPH02207697A (ja) | 電子交換機システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |