JPH0644190A - マルチプロセッサ方式 - Google Patents
マルチプロセッサ方式Info
- Publication number
- JPH0644190A JPH0644190A JP23337391A JP23337391A JPH0644190A JP H0644190 A JPH0644190 A JP H0644190A JP 23337391 A JP23337391 A JP 23337391A JP 23337391 A JP23337391 A JP 23337391A JP H0644190 A JPH0644190 A JP H0644190A
- Authority
- JP
- Japan
- Prior art keywords
- message
- processor
- processors
- transmitted
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003139 buffering effect Effects 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 マルチプロセッサシステムでのプロセッサ間
通信において、メッセージエリアのビジーをなくし、か
つ一度に複数のメッセージの送信を可能にすることを目
的とする。 【構成】 メッセージの送信・受信に使用するメッセー
ジエリアをマルチバッファリングすることを特徴とす
る。
通信において、メッセージエリアのビジーをなくし、か
つ一度に複数のメッセージの送信を可能にすることを目
的とする。 【構成】 メッセージの送信・受信に使用するメッセー
ジエリアをマルチバッファリングすることを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサ情報
処理システムに利用する。特に、プロセッサ間通信手段
に関する。
処理システムに利用する。特に、プロセッサ間通信手段
に関する。
【０００２】
【従来の技術】従来例では、図５に示すように、送信側
プロセッサと受信側プロセッサのメッセージエリアの関
係は一対一にあるので、一度に一回のメッセージしか送
信できなかった。そのために、メッセージが受信側で引
き取られない限りメッセージエリアは解放されず、メッ
セージを送信することができなかった。また、メッセー
ジエリア解放待ちによる時間や送信側および受信側でメ
ッセージのロギングをとるための処理時間等のプロセッ
サ間通信処理に多少なりとも時間を費やした。
プロセッサと受信側プロセッサのメッセージエリアの関
係は一対一にあるので、一度に一回のメッセージしか送
信できなかった。そのために、メッセージが受信側で引
き取られない限りメッセージエリアは解放されず、メッ
セージを送信することができなかった。また、メッセー
ジエリア解放待ちによる時間や送信側および受信側でメ
ッセージのロギングをとるための処理時間等のプロセッ
サ間通信処理に多少なりとも時間を費やした。
【０００３】
【発明が解決しようとする課題】このように、従来例で
は一度に一つしかメッセージを送信できず、そのために
送信側プロセッサでメッセージエリアの解放待ちが少な
からず発生しており、また、システムでのプロセッサ間
通信の動作状態（コマンド、メッセージ詳細情報、シス
テムクロック等）の時間的推移を記録するために送受信
側プロセッサにメッセージのロギング処理を行う必要が
あり、多大な処理時間を費やしていた。
は一度に一つしかメッセージを送信できず、そのために
送信側プロセッサでメッセージエリアの解放待ちが少な
からず発生しており、また、システムでのプロセッサ間
通信の動作状態（コマンド、メッセージ詳細情報、シス
テムクロック等）の時間的推移を記録するために送受信
側プロセッサにメッセージのロギング処理を行う必要が
あり、多大な処理時間を費やしていた。
【０００４】本発明は、このような欠点を除去するもの
で、一度に複数のメッセージの送信を可能にする手段を
もつマルチプロセッサ方式を提供することを目的とす
る。
で、一度に複数のメッセージの送信を可能にする手段を
もつマルチプロセッサ方式を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明は、発行先へプロ
グラム間割込みを発行する割込み発行部と、他プロセッ
サからのプロセッサ間割込みを受信する割込み受信制御
部と、発行側プロセッサのひとつと受信側プロセッサの
ひとつとの間で授受されるメッセージおよびその制御情
報が格納されるメッセージエリアを管理するメッセージ
管理部とを備えた複数個のプロセッサで構成されたマル
チプロセッサ方式において、上記メッセージ管理部は、
上記メッセージエリアにプロセッサ間で授受されるメッ
セージおよびその制御情報の複数組をバッファリングし
て管理する手段を含むことを特徴とする。
グラム間割込みを発行する割込み発行部と、他プロセッ
サからのプロセッサ間割込みを受信する割込み受信制御
部と、発行側プロセッサのひとつと受信側プロセッサの
ひとつとの間で授受されるメッセージおよびその制御情
報が格納されるメッセージエリアを管理するメッセージ
管理部とを備えた複数個のプロセッサで構成されたマル
チプロセッサ方式において、上記メッセージ管理部は、
上記メッセージエリアにプロセッサ間で授受されるメッ
セージおよびその制御情報の複数組をバッファリングし
て管理する手段を含むことを特徴とする。
【０００６】
【作用】発行側プロセッサのひとつと受信側プロセッサ
のひとつとの間で授受されるメッセージおよびその制御
情報が格納されるメッセージエリアをマルチバッファリ
ングする。これにより、メッセージエリアの開放待ちを
無くして一度に複数個のメッセージを送信することがで
きる。
のひとつとの間で授受されるメッセージおよびその制御
情報が格納されるメッセージエリアをマルチバッファリ
ングする。これにより、メッセージエリアの開放待ちを
無くして一度に複数個のメッセージを送信することがで
きる。
【０００７】
【実施例】以下、本発明一実施例を図面を参照して説明
する。図１は、この実施例を示す構成図である。この実
施例は送信側で、発行先へ送信するメッセージを格納す
るメッセージ管理部１と、発行先へプロセッサ間割込み
を発行する割込み発行制御部２と、受信側で、プロセッ
サ間割込みを受信する割込み受信制御部３と、送信され
たメッセージを引き取り処理する受信側メッセージ管理
部４とから構成される。すなわち、この実施例は、図１
に示すように、発行先へプログラム間割込みを発行する
割込み発行制御部２と、他プロセッサからのプロセッサ
間割込みを受信する割込み受信制御部３と、発行側プロ
セッサのひとつと受信側プロセッサのひとつとの間で授
受されるメッセージおよびその制御情報が格納されるメ
ッセージエリアを管理する送信側メッセージ管理部１お
よび受信側メッセージ管理部４とを備えた複数個のプロ
セッサで構成され、さらに、本発明の特徴とする手段と
して、送信側メッセージ管理部１および受信側メッセー
ジ管理部４は、上記メッセージエリアにプロセッサ間で
授受されるメッセージおよびその制御情報の複数組をバ
ッファリングして管理する手段を含む。
する。図１は、この実施例を示す構成図である。この実
施例は送信側で、発行先へ送信するメッセージを格納す
るメッセージ管理部１と、発行先へプロセッサ間割込み
を発行する割込み発行制御部２と、受信側で、プロセッ
サ間割込みを受信する割込み受信制御部３と、送信され
たメッセージを引き取り処理する受信側メッセージ管理
部４とから構成される。すなわち、この実施例は、図１
に示すように、発行先へプログラム間割込みを発行する
割込み発行制御部２と、他プロセッサからのプロセッサ
間割込みを受信する割込み受信制御部３と、発行側プロ
セッサのひとつと受信側プロセッサのひとつとの間で授
受されるメッセージおよびその制御情報が格納されるメ
ッセージエリアを管理する送信側メッセージ管理部１お
よび受信側メッセージ管理部４とを備えた複数個のプロ
セッサで構成され、さらに、本発明の特徴とする手段と
して、送信側メッセージ管理部１および受信側メッセー
ジ管理部４は、上記メッセージエリアにプロセッサ間で
授受されるメッセージおよびその制御情報の複数組をバ
ッファリングして管理する手段を含む。
【０００８】図２は、この実施例のメッセージエリアの
構造を、図３は、送信側プロセッサの動作についての流
れ図を、図４は、受信側プロセッサの動作についての流
れ図を示す。次に、本実施例の操作について説明する。
構造を、図３は、送信側プロセッサの動作についての流
れ図を、図４は、受信側プロセッサの動作についての流
れ図を示す。次に、本実施例の操作について説明する。
【０００９】プロセッサ間通信を行う場合に、送信側プ
ロセッサで相手プロセッサに送信するメッセージの個数
を求め（ステップＳ２１２）、対象プロセッサのメッセ
ージエリアのポインタを得る（ステップＳ２１３）。次
に、制御情報内の制御フラグをチェックする（ステップ
Ｓ２１４）。制御フラグがオンでなければ割込み発行制
御フラグをオン（ステップＳ２１５）にし、メッセージ
の格納等の処理（ステップＳ２１６〜ステップＳ２１
７）を行い、メッセージエリアのポインタを更新する
（ステップＳ２１８）。送信メッセージの個数がゼロに
なるまで繰り返す。その後に受信側プロセッサに対して
通信要求を示すビットを通信要求テーブル（以下、Ｐ−
ＴＢＬという）にセット（ステップＳ２２０）し、プロ
セッサ間割込みを発行する（ステップＳ２２１）。制御
フラグがオンであれば、割込み発行制御フラグの状態に
よりプロセッサ間割込みの発行等が行われる。受信側プ
ロセッサでは、プロセッサ間割込み発生時に、Ｐ−ＴＢ
Ｌをリード（ステップＳ３１１）することにより通信要
求のあるプロセッサを知る。Ｐ−ＴＢＬから送信プロセ
ッサ番号を特定し（ステップＳ３１４）、対象プロセッ
サのメッセージエリアのポインタをリード（ステップＳ
３１６）する。メッセージエリアより情報を引取り、プ
ロセッサ間通信コマンドを実行する（ステップＳ３１８
〜ステップＳ３２０）。次に、メッセージエリアのポイ
ンタを更新し（ステップＳ３２１）、制御フラグがオフ
になるまでプロセッサ間通信コマンドを実行する。
ロセッサで相手プロセッサに送信するメッセージの個数
を求め（ステップＳ２１２）、対象プロセッサのメッセ
ージエリアのポインタを得る（ステップＳ２１３）。次
に、制御情報内の制御フラグをチェックする（ステップ
Ｓ２１４）。制御フラグがオンでなければ割込み発行制
御フラグをオン（ステップＳ２１５）にし、メッセージ
の格納等の処理（ステップＳ２１６〜ステップＳ２１
７）を行い、メッセージエリアのポインタを更新する
（ステップＳ２１８）。送信メッセージの個数がゼロに
なるまで繰り返す。その後に受信側プロセッサに対して
通信要求を示すビットを通信要求テーブル（以下、Ｐ−
ＴＢＬという）にセット（ステップＳ２２０）し、プロ
セッサ間割込みを発行する（ステップＳ２２１）。制御
フラグがオンであれば、割込み発行制御フラグの状態に
よりプロセッサ間割込みの発行等が行われる。受信側プ
ロセッサでは、プロセッサ間割込み発生時に、Ｐ−ＴＢ
Ｌをリード（ステップＳ３１１）することにより通信要
求のあるプロセッサを知る。Ｐ−ＴＢＬから送信プロセ
ッサ番号を特定し（ステップＳ３１４）、対象プロセッ
サのメッセージエリアのポインタをリード（ステップＳ
３１６）する。メッセージエリアより情報を引取り、プ
ロセッサ間通信コマンドを実行する（ステップＳ３１８
〜ステップＳ３２０）。次に、メッセージエリアのポイ
ンタを更新し（ステップＳ３２１）、制御フラグがオフ
になるまでプロセッサ間通信コマンドを実行する。
【００１０】
【発明の効果】本発明は、以上説明したように、メッセ
ージエリアをマルチバッファリングすることにより送信
側からのメッセージエリアの解放待ちを無くし、また、
一度に複数個のメッセージを送信できる効果がある。そ
れに加え、メッセージエリア情報が自動的にロギング情
報になるので、メッセージのロギングをする必要がな
く、プロセッサ間通信処理性能の向上が図られる効果が
ある。
ージエリアをマルチバッファリングすることにより送信
側からのメッセージエリアの解放待ちを無くし、また、
一度に複数個のメッセージを送信できる効果がある。そ
れに加え、メッセージエリア情報が自動的にロギング情
報になるので、メッセージのロギングをする必要がな
く、プロセッサ間通信処理性能の向上が図られる効果が
ある。
【図１】本発明実施例の構成を示すブロック構成図。
【図２】本発明実施例のメッセージエリアの構成を示す
図。
図。
【図３】本発明実施例の動作を示すフローチャート。
【図４】本発明実施例の動作を示すフローチャート。
【図５】従来例のメッセージエリアの構成を示す図。
１ 送信側メッセージ管理部 ２ 割込み発行制御部 ３ 割込み受信制御部 ４ 受信側メッセージ管理部
Claims (1)
- 【請求項１】 発行先へプログラム間割込みを発行する
割込み発行部と、他プロセッサからのプロセッサ間割込
みを受信する割込み受信制御部と、発行側プロセッサの
ひとつと受信側プロセッサのひとつとの間で授受される
メッセージおよびその制御情報が格納されるメッセージ
エリアを管理するメッセージ管理部とを備えた複数個の
プロセッサで構成されたマルチプロセッサ方式におい
て、 上記メッセージ管理部は、上記メッセージエリアにプロ
セッサ間で授受されるメッセージおよびその制御情報の
複数組をバッファリングして管理する手段を含むことを
特徴とするマルチプロセッサ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23337391A JPH0644190A (ja) | 1991-09-12 | 1991-09-12 | マルチプロセッサ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23337391A JPH0644190A (ja) | 1991-09-12 | 1991-09-12 | マルチプロセッサ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644190A true JPH0644190A (ja) | 1994-02-18 |
Family
ID=16954099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23337391A Pending JPH0644190A (ja) | 1991-09-12 | 1991-09-12 | マルチプロセッサ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644190A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8058553B2 (en) | 2009-12-25 | 2011-11-15 | Kabushiki Kaisha Toshiba | Electronic device |
| US9183817B2 (en) | 2013-08-27 | 2015-11-10 | Leto R&D Corporation | Reed affixing device for wind instruments |
| JP2022187887A (ja) * | 2021-06-08 | 2022-12-20 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
-
1991
- 1991-09-12 JP JP23337391A patent/JPH0644190A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8058553B2 (en) | 2009-12-25 | 2011-11-15 | Kabushiki Kaisha Toshiba | Electronic device |
| US9183817B2 (en) | 2013-08-27 | 2015-11-10 | Leto R&D Corporation | Reed affixing device for wind instruments |
| JP2022187887A (ja) * | 2021-06-08 | 2022-12-20 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6711643B2 (en) | Method and apparatus for interrupt redirection for arm processors | |
| JP2644780B2 (ja) | 処理依頼機能を持つ並列計算機 | |
| JP2005182754A (ja) | プロセス間伝達機構 | |
| JP3322754B2 (ja) | 並列計算機 | |
| JPH0772889B2 (ja) | 情報処理システム | |
| JPH0425960A (ja) | マルチプロセッサシステムにおける相互通信方法 | |
| US6339812B1 (en) | Method and apparatus for handling invalidation requests to processors not present in a computer system | |
| JPH0644190A (ja) | マルチプロセッサ方式 | |
| GB2409302A (en) | Data Communication Mechanism | |
| JP2539436B2 (ja) | プロセツサ間通信方式 | |
| JPH0668040A (ja) | プロセッサ間通信用キュー制御方式 | |
| JP3252464B2 (ja) | 仮想計算機システム | |
| JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
| JP2812274B2 (ja) | 疎結合多重計算機システムにおけるトランザクション負荷分散システム | |
| JPH01261766A (ja) | データ通信方式 | |
| KR101371506B1 (ko) | 프로세서간 데이터 처리 시스템에서 교착상태 회피 방법 | |
| JPH0346052A (ja) | プロセツサ間通信方法 | |
| JP2575828B2 (ja) | 割込み制御方式 | |
| JPH10232825A (ja) | キャッシュメモリ制御方式 | |
| JP2742241B2 (ja) | マルチアーキテクチャプロセッサシステム | |
| JPS5936862A (ja) | プロセツサ間通信方式 | |
| JPS6272050A (ja) | プロセツサ間通信制御方式 | |
| JPH01261767A (ja) | データ通信方式 | |
| JPH02184945A (ja) | 情報処理装置 | |
| JPH03163655A (ja) | データのタスク処理方法 |