JPH0668040A - プロセッサ間通信用キュー制御方式 - Google Patents
プロセッサ間通信用キュー制御方式Info
- Publication number
- JPH0668040A JPH0668040A JP4237637A JP23763792A JPH0668040A JP H0668040 A JPH0668040 A JP H0668040A JP 4237637 A JP4237637 A JP 4237637A JP 23763792 A JP23763792 A JP 23763792A JP H0668040 A JPH0668040 A JP H0668040A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- queue
- processors
- pointer
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 239000000872 buffer Substances 0.000 claims description 6
- 239000007853 buffer solution Substances 0.000 abstract description 3
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 プロセッサ間通信において、通信用キューへ
のアクセス時間の削減およびキュー制御を簡易化する。 【構成】 プロセッサ間での送信時、通信用キューのラ
イトポインタ１０２の指す場所へ送信データであるリソ
ース番号を書き込み、受信時はリードポインタ１０１の
指す場所より受信データであるリソース番号を取り出
す。
のアクセス時間の削減およびキュー制御を簡易化する。 【構成】 プロセッサ間での送信時、通信用キューのラ
イトポインタ１０２の指す場所へ送信データであるリソ
ース番号を書き込み、受信時はリードポインタ１０１の
指す場所より受信データであるリソース番号を取り出
す。
Description
【０００１】
【産業上の利用分野】本発明はプロセッサ間通信におけ
るリングバッファ方式の通信用キューの制御方式に関す
るものである。
るリングバッファ方式の通信用キューの制御方式に関す
るものである。
【０００２】
【従来の技術】従来のチェーン方式の構成の一例を図３
に示し説明する。この図３において、３１は先頭リソー
ス３０１、最終リソース３０３およびカウンタ４０１で
構成されるキュー管理テーブル、３２はこのキュー管理
テーブル３０１における先頭リソース３０１の出力を入
力とする自リソース３０１と次リソース３０２で構成さ
れるリソース、３３はこのリソース３２における次リソ
ース３０２の出力を入力とする自リソース３０２と次リ
ソース３０３で構成されるリソース、３４はこのリソー
ス３３における次リソース３０３の出力を入力とする自
リソース３０３で構成されるリソースで、このリソース
３４における自リソース３０３の出力はキュー管理テー
ブル３１の最終リソース３０３に供給されるように構成
されている。
に示し説明する。この図３において、３１は先頭リソー
ス３０１、最終リソース３０３およびカウンタ４０１で
構成されるキュー管理テーブル、３２はこのキュー管理
テーブル３０１における先頭リソース３０１の出力を入
力とする自リソース３０１と次リソース３０２で構成さ
れるリソース、３３はこのリソース３２における次リソ
ース３０２の出力を入力とする自リソース３０２と次リ
ソース３０３で構成されるリソース、３４はこのリソー
ス３３における次リソース３０３の出力を入力とする自
リソース３０３で構成されるリソースで、このリソース
３４における自リソース３０３の出力はキュー管理テー
ブル３１の最終リソース３０３に供給されるように構成
されている。
【０００３】そして、従来、プロセッサ間の通信用キュ
ーはこの図３に示すようにチェーン方式のキューとなっ
ていたが、この方式では処理に時間がかかり、また排他
制御が複雑となるという不都合があった。
ーはこの図３に示すようにチェーン方式のキューとなっ
ていたが、この方式では処理に時間がかかり、また排他
制御が複雑となるという不都合があった。
【０００４】
【発明が解決しようとする課題】上述した従来のチェー
ン方式では、プロセッサ間の通信での通信用キューへの
アクセスでキューのサーチ等で時間がかかり、またプロ
セッサ間でのキューの排他制御が複雑になるという問題
があった。本発明はかかる問題を解決するためになされ
たもので、プロセッサ間の通信においてリングバッファ
方式の通信用キューを持つことによって、通信のために
使用する処理時間を早め、プロセッサ間のキュー制御を
簡易にするプロセッサ間通信用キュー制御方式を得るこ
とを目的とする。
ン方式では、プロセッサ間の通信での通信用キューへの
アクセスでキューのサーチ等で時間がかかり、またプロ
セッサ間でのキューの排他制御が複雑になるという問題
があった。本発明はかかる問題を解決するためになされ
たもので、プロセッサ間の通信においてリングバッファ
方式の通信用キューを持つことによって、通信のために
使用する処理時間を早め、プロセッサ間のキュー制御を
簡易にするプロセッサ間通信用キュー制御方式を得るこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明のプロセッサ間通
信用キュー制御方式は、２つのプロセッサにより構成さ
れている装置において、プロセッサ間で共通のメモリに
リングバッファ方式の通信用キューを備え、プロセッサ
間通信の通信用キューの制御を行うようにしたものであ
る。
信用キュー制御方式は、２つのプロセッサにより構成さ
れている装置において、プロセッサ間で共通のメモリに
リングバッファ方式の通信用キューを備え、プロセッサ
間通信の通信用キューの制御を行うようにしたものであ
る。
【０００６】
【作用】本発明においては、プロセッサ間の通信キュー
をチェーン方式からリングバッファ方式へ代える。
をチェーン方式からリングバッファ方式へ代える。
【０００７】
【実施例】図１は本発明によるプロセッサ間通信用キュ
ー制御方式の一実施例を示す構成図である。この図１に
おいて、装置内の２つのプロセッサをプロセッサ１０、
プロセッサ２０としている。ここで、プロセッサ間の通
信用キューはプロセッサ２０からプロセッサ１０への通
信用キュー３０と、プロセッサ１０からプロセッサ２０
への通信用キュー４０とから構成されている。そして、
プロセッサ１０のキュー制御機構部５０とプロセッサ２
０のキュー制御機構部６０はプロセッサ間の通信におい
て通信用キューの制御を行う機構である。このように、
プロセッサ１０とプロセッサ２０の２つのプロセッサに
より構成される装置において、プロセッサ間で共通のメ
モリにリングバッファ方式の通信用キュー３０，４０を
備え、プロセッサ間通信の通信用キューの制御を行うよ
うに構成されている。
ー制御方式の一実施例を示す構成図である。この図１に
おいて、装置内の２つのプロセッサをプロセッサ１０、
プロセッサ２０としている。ここで、プロセッサ間の通
信用キューはプロセッサ２０からプロセッサ１０への通
信用キュー３０と、プロセッサ１０からプロセッサ２０
への通信用キュー４０とから構成されている。そして、
プロセッサ１０のキュー制御機構部５０とプロセッサ２
０のキュー制御機構部６０はプロセッサ間の通信におい
て通信用キューの制御を行う機構である。このように、
プロセッサ１０とプロセッサ２０の２つのプロセッサに
より構成される装置において、プロセッサ間で共通のメ
モリにリングバッファ方式の通信用キュー３０，４０を
備え、プロセッサ間通信の通信用キューの制御を行うよ
うに構成されている。
【０００８】図２は図１におけるプロセッサ１０，２０
間での通信用キューの構成例を示す説明図である。この
通信用キューは受信用のリードポインタ１０１と送信用
のライトポインタ１０２および通信用リソース２０１，
２０２，２０３，２０４，２０５，２０６で構成され
る。
間での通信用キューの構成例を示す説明図である。この
通信用キューは受信用のリードポインタ１０１と送信用
のライトポインタ１０２および通信用リソース２０１，
２０２，２０３，２０４，２０５，２０６で構成され
る。
【０００９】つぎに図１に示す実施例の動作を図２を参
照して説明する。まず、プロセッサ２０はプロセッサ１
０へデータを送信する際、キュー制御機構部６０の通信
用キュー３０のライトポインタ１０２が指すポインタへ
リソースの番号を書き込み、ポインタを更新させる。つ
ぎに、受信側であるプロセッサ１０では、キュー制御機
構部５０の通信用キュー３０のリードポインタ１０１が
指すポインタからリソース番号を取り出してポインタを
更新させる。
照して説明する。まず、プロセッサ２０はプロセッサ１
０へデータを送信する際、キュー制御機構部６０の通信
用キュー３０のライトポインタ１０２が指すポインタへ
リソースの番号を書き込み、ポインタを更新させる。つ
ぎに、受信側であるプロセッサ１０では、キュー制御機
構部５０の通信用キュー３０のリードポインタ１０１が
指すポインタからリソース番号を取り出してポインタを
更新させる。
【００１０】
【発明の効果】以上説明したように本発明は、プロセッ
サ間の通信用キューをチェーン方式からリングバッファ
方式へ代えるようにしたので、通信用キューのアクセス
処理時間を早め、通信用キューの制御を簡易にすること
ができる効果がある。
サ間の通信用キューをチェーン方式からリングバッファ
方式へ代えるようにしたので、通信用キューのアクセス
処理時間を早め、通信用キューの制御を簡易にすること
ができる効果がある。
【図１】本発明によるプロセッサ間通信用キュー制御方
式の一実施例を示す構成図である。
式の一実施例を示す構成図である。
【図２】図１におけるプロセッサ間での通信用キューの
構成例を示す説明図である。
構成例を示す説明図である。
【図３】従来のチェーン方式のキューの構成図である。
１０ プロセッサ ２０ プロセッサ ３０ 通信用キュー ４０ 通信用キュー ５０ キュー制御機構部 ６０ キュー制御機構部
Claims (1)
- 【請求項１】 ２つのプロセッサにより構成されている
装置において、プロセッサ間で共通のメモリにリングバ
ッファ方式の通信用キューを備え、プロセッサ間通信の
通信用キューの制御を行うようにしたことを特徴とする
プロセッサ間通信用キュー制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237637A JPH0668040A (ja) | 1992-08-14 | 1992-08-14 | プロセッサ間通信用キュー制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237637A JPH0668040A (ja) | 1992-08-14 | 1992-08-14 | プロセッサ間通信用キュー制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0668040A true JPH0668040A (ja) | 1994-03-11 |
Family
ID=17018282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237637A Pending JPH0668040A (ja) | 1992-08-14 | 1992-08-14 | プロセッサ間通信用キュー制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668040A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137773A (ja) * | 1994-11-11 | 1996-05-31 | Nippon Denki Ido Tsushin Kk | 移動通信システムのデータ送受信方式 |
| JP2002077297A (ja) * | 2000-09-04 | 2002-03-15 | Fujitsu Ltd | マルチプロセッサによる通信プロトコル処理装置 |
| US7613197B2 (en) | 2005-04-20 | 2009-11-03 | Nec Electronics Corporation | Multi-processor system and message transferring method in the same |
| JPWO2010119932A1 (ja) * | 2009-04-17 | 2012-10-22 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
| JP2016021123A (ja) * | 2014-07-14 | 2016-02-04 | 株式会社デンソー | マイクロコンピュータ |
| JP2022522363A (ja) * | 2019-03-01 | 2022-04-18 | アーム・リミテッド | リングバッファ更新の処理 |
-
1992
- 1992-08-14 JP JP4237637A patent/JPH0668040A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137773A (ja) * | 1994-11-11 | 1996-05-31 | Nippon Denki Ido Tsushin Kk | 移動通信システムのデータ送受信方式 |
| JP2002077297A (ja) * | 2000-09-04 | 2002-03-15 | Fujitsu Ltd | マルチプロセッサによる通信プロトコル処理装置 |
| US7613197B2 (en) | 2005-04-20 | 2009-11-03 | Nec Electronics Corporation | Multi-processor system and message transferring method in the same |
| JPWO2010119932A1 (ja) * | 2009-04-17 | 2012-10-22 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
| JP2016021123A (ja) * | 2014-07-14 | 2016-02-04 | 株式会社デンソー | マイクロコンピュータ |
| JP2022522363A (ja) * | 2019-03-01 | 2022-04-18 | アーム・リミテッド | リングバッファ更新の処理 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367690A (en) | Multiprocessing system using indirect addressing to access respective local semaphore registers bits for setting the bit or branching if the bit is set | |
| JPS6054052A (ja) | 処理継続方式 | |
| KR890001315A (ko) | 비동기식 디지탈 프로세서 사이의 정보를 교환하기 위한 방법 및 장치 | |
| US6212543B1 (en) | Asymmetric write-only message queuing architecture | |
| US8909823B2 (en) | Data processing device, chain and method, and corresponding recording medium for dividing a main buffer memory into used space and free space | |
| JPS63142455A (ja) | 半導体記憶装置 | |
| JPS6478361A (en) | Data processing system | |
| JPH04282938A (ja) | 通信制御装置 | |
| KR930022207A (ko) | 마스터/슬레이브 메모리 공유장치와 공유 제어방법 | |
| JPH0498344A (ja) | 遠隔地データ処理のデータ転送方式 | |
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| KR19990038489A (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
| JPS60263255A (ja) | プロセツサ同期方式 | |
| JPH05346884A (ja) | データ記憶更新方法およびその装置 | |
| JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JPH0346052A (ja) | プロセツサ間通信方法 | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPS63184152A (ja) | プロセツサ間通信制御方式 | |
| JPH0468431A (ja) | 磁気ディクス制御装置 | |
| JPH05265967A (ja) | マルチプロセッサシステムのデータ通信方法 | |
| JPH0410037A (ja) | シーケンシャルアクセスメモリ | |
| JPS6378260A (ja) | 入出力装置制御方式 | |
| JPS61273659A (ja) | デ−タ処理方式 | |
| JPH0371363A (ja) | マルチプロセッサ・コンピュータシステム | |
| JPH03204755A (ja) | データ転送装置 |