JPH0644227B2 - 三角関数演算装置 - Google Patents
三角関数演算装置Info
- Publication number
- JPH0644227B2 JPH0644227B2 JP62289911A JP28991187A JPH0644227B2 JP H0644227 B2 JPH0644227 B2 JP H0644227B2 JP 62289911 A JP62289911 A JP 62289911A JP 28991187 A JP28991187 A JP 28991187A JP H0644227 B2 JPH0644227 B2 JP H0644227B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- register
- multiplier
- sin
- cos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006870 function Effects 0.000 claims description 29
- 238000004364 calculation method Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 14
- 238000007792 addition Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010977 unit operation Methods 0.000 description 2
- 239000004072 C09CA03 - Valsartan Substances 0.000 description 1
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 1
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機における三角関数の演算装置に関する
ものである。
ものである。
三角関数sinθ，cosθは、２πあるいは３６０°を周期
とする関数であり、この関数の演算は科学技術計算を取
り扱う計算機にとって是非とも備えなければならない機
能の一つである。
とする関数であり、この関数の演算は科学技術計算を取
り扱う計算機にとって是非とも備えなければならない機
能の一つである。
sinθ，cosθの周期関数としての性質により、０＜θ＜
π／４のsinθ，cosθが演算できれば、任意のθについ
ての三角関数が得られることは周知である（一松信著：
初等関数の数値計算，教育出版）。以下、０＜θ＜π／
４においてのsinθ，cosθの算法について述べる。
π／４のsinθ，cosθが演算できれば、任意のθについ
ての三角関数が得られることは周知である（一松信著：
初等関数の数値計算，教育出版）。以下、０＜θ＜π／
４においてのsinθ，cosθの算法について述べる。
従来、この関数を演算する方式としてはテイラー級数展
開や、チェビシェフ展開などによる多項式関数近似 f(x)＝a0+a1・x+a2・x2+……+an・xn (1) によって求める方式がある。
開や、チェビシェフ展開などによる多項式関数近似 f(x)＝a0+a1・x+a2・x2+……+an・xn (1) によって求める方式がある。
しかし、いずれの方式も、多くの乗算を必要とするた
め、高速な乗算器を持たない計算機では演算時間が長く
なるという欠点があった。
め、高速な乗算器を持たない計算機では演算時間が長く
なるという欠点があった。
また、マイクロプログラム制御の計算機に適した三角関
数演算方式としてＣＯＲＤＩＣ（COrdinate Rotation D
Igital Computer）がある。
数演算方式としてＣＯＲＤＩＣ（COrdinate Rotation D
Igital Computer）がある。
以下にＣＯＲＤＩＣの算法を示す。
（０≦θ＜π／２）を初期値とする。
[2]ｋ＝０，１，２，……，ｎ−１に対して、[3]を反復
する。
する。
[3]Ｖｋ０ならばａｋ＝＋１ Ｖｋ０ならばａｋ＝−１として ｘｋ＋１＝ｘｋ−ａｋ×２−ｋ×ｙｋ (3) ｙｋ＋１＝ｙｋ＋ａｋ×２−ｋ×ｘｋ (4) ｖｋ＋１＝ｖｋ−ａｋ×γｋ (5) ただし、γｋ＝ａｒｃｔａｎ（２−ｋ） (6) [4]ｃｏｓθ＝ｘｎ，ｓｉｎθ＝ｙｎ (7) が同時に得られる。
ＣＯＲＤＩＣは、加算，減算及び右シフトによって演算
できるため、高速な乗算器を持たない計算機では有効で
ある。しかし、ｎビットのsinθ，cosθを求めるため
に、単位演算をｎ回繰り返す必要があるため、演算時間
が長くなるという欠点があった。
できるため、高速な乗算器を持たない計算機では有効で
ある。しかし、ｎビットのsinθ，cosθを求めるため
に、単位演算をｎ回繰り返す必要があるため、演算時間
が長くなるという欠点があった。
上述した従来例の、三角関数演算装置には、以下の問題
点がある。
点がある。
［問題点１］演算時間が長い。
多項式近似の方式では、乗算および加減算の回数が多
い。例えば１６ビットのsinθを求めるのに(1)式におい
て乗算５回，加算４回が必要である。
い。例えば１６ビットのsinθを求めるのに(1)式におい
て乗算５回，加算４回が必要である。
ＣＯＲＤＩＣの方式は、繰り返しの回数が多く、演算時
間を短くできない。例えば１６ビットのsinθを求める
のに、ｋビット・シフト２回と加減算３回から構成され
る単位演算を１６回繰り返す必要がある。
間を短くできない。例えば１６ビットのsinθを求める
のに、ｋビット・シフト２回と加減算３回から構成され
る単位演算を１６回繰り返す必要がある。
［問題点２］演算時間が精度に依存する。
多項式近似の方式では、演算精度を上げると多項式の次
数が増加し、演算時間が増加してしまう。また、ＣＯＲ
ＤＩＣの方式では、演算精度に比例して演算時間がかか
ってしまう。
数が増加し、演算時間が増加してしまう。また、ＣＯＲ
ＤＩＣの方式では、演算精度に比例して演算時間がかか
ってしまう。
［問題点３］ハードウェアが複雑である。
ＣＯＲＤＩＣの方式では、３つの変数についての加減算
機能と、２つの変数についての任意桁シフト機能と、定
数発生機能が必要である。これらの機能を実現するハー
ドウェアは必然的に複雑になってしまう。
機能と、２つの変数についての任意桁シフト機能と、定
数発生機能が必要である。これらの機能を実現するハー
ドウェアは必然的に複雑になってしまう。
本発明による三角関数演算装置は、 計算機における三角関数sinθ，cosθを演算する演算装
置であり、 初期値θを上位桁Ｈと下位桁Ｌ（θ＝Ｈ＋Ｌ）に分割す
る分割器と、 前記分割器から上位桁Ｈを入力し、予め計算された三角
関数sinＨ及びcosＨの値を出力するメモリと、 前記分割器の下位桁Ｌと前記メモリの出力について乗算
を行なう乗算器と、 前記メモリの値に前記乗算器の出力値を加算または減算
できる加減算器とから構成される。
置であり、 初期値θを上位桁Ｈと下位桁Ｌ（θ＝Ｈ＋Ｌ）に分割す
る分割器と、 前記分割器から上位桁Ｈを入力し、予め計算された三角
関数sinＨ及びcosＨの値を出力するメモリと、 前記分割器の下位桁Ｌと前記メモリの出力について乗算
を行なう乗算器と、 前記メモリの値に前記乗算器の出力値を加算または減算
できる加減算器とから構成される。
［本発明の演算原理］ 以下、数式を用いて、本発明の三角関数演算原理を説明
する。
する。
２ｎ桁の２進数で表現されたθから、Ｎ桁のsinθ，cos
θを求めることを考える。
θを求めることを考える。
先ず、θをｎ桁ずつ上位桁Ｈと下位桁Ｌに分割する。
θ＝Σ｛ａｋ×２−ｋ｝＝Ｈ＋Ｌ (2) ただし、ａｋ＝｛１，０｝ Ｈ＝Σ｛ａｋ×２−ｋ｝ (3) Ｌ＝Σ｛ａｋ×２−ｋ｝ (4) ここで、sinθ，cosθは加法定理より(5)，(6)式で表わ
せる。
せる。
ｓｉｎθ＝ｓｉｎＨ・ｃｏｓＬ＋ｃｏｓＨ・ｓｉｎＬ
(5) ｃｏｓθ＝ｃｏｓＨ・ｃｏｓＬ−ｓｉｎＨ・ｓｉｎＬ
(6) Ｌ＜２−ｎなので、sinＬ，cosＬはテイラー級数展開の
第一項まで近似できる。
(5) ｃｏｓθ＝ｃｏｓＨ・ｃｏｓＬ−ｓｉｎＨ・ｓｉｎＬ
(6) Ｌ＜２−ｎなので、sinＬ，cosＬはテイラー級数展開の
第一項まで近似できる。
ｓｉｎＬ＝Ｌ−Ｌ３／３！＋Ｌ５／５！−Ｌ７／７！＋
…… ≒Ｌ (7) ｃｏｓＬ＝１−Ｌ２／２！＋Ｌ４／４！−Ｌ６／６！＋
…… ≒１ (8) (5),(6),(7),(8)式より、 ｓｉｎθ＝ｓｉｎＨ＋（ｃｏｓＨ）×Ｌ (9) ｃｏｓθ＝ｃｏｓＨ−（ｓｉｎＨ）×Ｌ (10) (9),(10)式において、Ｈを入力としsinＨ，cosＨを出力
とするテーブルＲＯＭを用意すると、乗算１回と加算１
回でsinθまたはcosθが得られる。
…… ≒Ｌ (7) ｃｏｓＬ＝１−Ｌ２／２！＋Ｌ４／４！−Ｌ６／６！＋
…… ≒１ (8) (5),(6),(7),(8)式より、 ｓｉｎθ＝ｓｉｎＨ＋（ｃｏｓＨ）×Ｌ (9) ｃｏｓθ＝ｃｏｓＨ−（ｓｉｎＨ）×Ｌ (10) (9),(10)式において、Ｈを入力としsinＨ，cosＨを出力
とするテーブルＲＯＭを用意すると、乗算１回と加算１
回でsinθまたはcosθが得られる。
sinθ，cosθに２ｎビットの精度を得るためには、２ｎ
ビット×２ｎ語のテーブルが２組、テーブル出力の上位
ｎビットとＬの下位ｎビットを乗算する乗算手段、乗算
結果の上位ｎビットとテーブル出力２ｎビットを加算す
る加算手段が必要である。
ビット×２ｎ語のテーブルが２組、テーブル出力の上位
ｎビットとＬの下位ｎビットを乗算する乗算手段、乗算
結果の上位ｎビットとテーブル出力２ｎビットを加算す
る加算手段が必要である。
〔実施例１〕 次に図面を用いて、本発明の第１の実施例を説明する。
第１図は本発明に従って三角関数sinθまたはcosθを演
算する装置である。
算する装置である。
第１図において、レジスタ１０１は変数θを入力する２
ｎビットのレジスタ、信号１０２はレジスタ１０１の上
位ｎ桁Ｈを出力する信号、信号１０３はレジスタ１０１
の下位ｎ桁Ｌを出力する信号、ＲＯＭ１０４はsinＨ，c
osＨの値を記憶する２ｎビット×２ｎ＋１語のＲＯＭ、
信号１０５はＲＯＭ１０４の出力がsinＨかcosＨかを指
定する１ビットの制御信号、レジスタ１０６はＲＯＭ１
０４の値を保持する２ｎビットのレジスタ、信号１０７
はレジスタ１０６の上位ｎ桁を出力する信号、乗算機１
０８は信号１０３と信号１０６の積を演算するｎ×ｎビ
ットの乗算器、レジスタ１０９は乗算器１０８の出力２
ｎビットのうち上位ｎビットを保持するレジスタ、信号
１１０はレジスタ１０９の値を下位ｎビットとして出力
し上位ｎビットはゼロを出力する２ｎビットの信号、加
算器１１１はレジスタ１０６の値に信号１１０の値を加
算または減算する２ｎビットの加減算器、信号１１２は
加減算器１１１での演算が加算か減算かを指定する制御
信号、レジスタ１１３は加算器１１１の出力を保持する
２ｎビットのレジスタである。
ｎビットのレジスタ、信号１０２はレジスタ１０１の上
位ｎ桁Ｈを出力する信号、信号１０３はレジスタ１０１
の下位ｎ桁Ｌを出力する信号、ＲＯＭ１０４はsinＨ，c
osＨの値を記憶する２ｎビット×２ｎ＋１語のＲＯＭ、
信号１０５はＲＯＭ１０４の出力がsinＨかcosＨかを指
定する１ビットの制御信号、レジスタ１０６はＲＯＭ１
０４の値を保持する２ｎビットのレジスタ、信号１０７
はレジスタ１０６の上位ｎ桁を出力する信号、乗算機１
０８は信号１０３と信号１０６の積を演算するｎ×ｎビ
ットの乗算器、レジスタ１０９は乗算器１０８の出力２
ｎビットのうち上位ｎビットを保持するレジスタ、信号
１１０はレジスタ１０９の値を下位ｎビットとして出力
し上位ｎビットはゼロを出力する２ｎビットの信号、加
算器１１１はレジスタ１０６の値に信号１１０の値を加
算または減算する２ｎビットの加減算器、信号１１２は
加減算器１１１での演算が加算か減算かを指定する制御
信号、レジスタ１１３は加算器１１１の出力を保持する
２ｎビットのレジスタである。
レジスタ１０１，１０６，１１３では、少数点がＭＳＢ
の下位にした固定小数点数を扱う。レジスタ１０１上の
θは、０≦θ＜π／４を満たすものとする。
の下位にした固定小数点数を扱う。レジスタ１０１上の
θは、０≦θ＜π／４を満たすものとする。
第２図は、第１図の減算装置によってsinθを演算する
手順を示すフローチャートである。
手順を示すフローチャートである。
第２図において、第１ステップ２０１では、レジスタ１
０１に設定されたθの値の上位桁Ｈ（１０１）をアドレ
スとしてＲＯＭ１０４からcosＨの値を取り出し、レジ
スタ１０６に保持する。第２ステップ２０２では、乗算
器１０８によってcosＨの上位桁（１０７）とθの下位
桁Ｌ（１０３）を乗算し、積の上位桁をレジスタ１０９
に保持する。同時に、レジスタ１０１に設定されたθを
値の上位桁（１０１）をアドレスとしてＲＯＭ１０４か
らsinＨの値を取り出し、レジスタ１０６に保持する。
第３ステップ２０３では、レジスタ１０６からのsinＨ
の値とレジスタ１０９の値を加算し、レジスタ１１３に
保持する。このように、レジスタ１０１上のθからレジ
スタ１１３上のsinθが３ステップで得られる。
０１に設定されたθの値の上位桁Ｈ（１０１）をアドレ
スとしてＲＯＭ１０４からcosＨの値を取り出し、レジ
スタ１０６に保持する。第２ステップ２０２では、乗算
器１０８によってcosＨの上位桁（１０７）とθの下位
桁Ｌ（１０３）を乗算し、積の上位桁をレジスタ１０９
に保持する。同時に、レジスタ１０１に設定されたθを
値の上位桁（１０１）をアドレスとしてＲＯＭ１０４か
らsinＨの値を取り出し、レジスタ１０６に保持する。
第３ステップ２０３では、レジスタ１０６からのsinＨ
の値とレジスタ１０９の値を加算し、レジスタ１１３に
保持する。このように、レジスタ１０１上のθからレジ
スタ１１３上のsinθが３ステップで得られる。
第３図は、第１図の演算装置によってcosθを演算する
手順を示すフローチャートである。
手順を示すフローチャートである。
第３図において、第１ズテップ３０１では、レジスタ１
０１に設定されたθの値の上位桁Ｈ（１０１）をアドレ
スとしてＲＯＭ１０４からsinＨの値を取り出し、レジ
スタ１０６に保持する。第２ステップ３０２では、乗算
器１０８によってsinＨの上位桁（１０７）とθの下位
桁Ｌ（１０３）を乗算し、積の上位桁をレジスタ１０９
に保持する。同時に、レジスタ１０１に設定されたθの
値の上位桁Ｈ（１０１）をアドレスとしてＲＯＭ１０４
からcosＨの値を取り出し、レジスタ１０６に保持す
る。第３ステップ３０３では、レジスタ１０６からのsi
nＨの値からレジスタ１０９の値を減算し、レジスタ１
１３に保持する。このように、レジスタ１０１上のθか
らレジスタ１１３上のsinθが３ステップで得られる。
０１に設定されたθの値の上位桁Ｈ（１０１）をアドレ
スとしてＲＯＭ１０４からsinＨの値を取り出し、レジ
スタ１０６に保持する。第２ステップ３０２では、乗算
器１０８によってsinＨの上位桁（１０７）とθの下位
桁Ｌ（１０３）を乗算し、積の上位桁をレジスタ１０９
に保持する。同時に、レジスタ１０１に設定されたθの
値の上位桁Ｈ（１０１）をアドレスとしてＲＯＭ１０４
からcosＨの値を取り出し、レジスタ１０６に保持す
る。第３ステップ３０３では、レジスタ１０６からのsi
nＨの値からレジスタ１０９の値を減算し、レジスタ１
１３に保持する。このように、レジスタ１０１上のθか
らレジスタ１１３上のsinθが３ステップで得られる。
〔実施例２〕 次に図面を用いて、本発明の第２の実施例を説明する。
第４図は本発明に従って三角関数sinθまたはcosθを同
時に演算する装置である。
時に演算する装置である。
第４図において、レジスタ４０１は変数θを入力する２
ｎビットのレジスタ、信号４０２はレジスタ４０１の上
位ｎ桁Ｈを出力する信号、信号４０３はレジスタ４０１
の下位ｎ桁Ｌを出力する信号、ＲＯＭ４０４はsinＨの
値を記憶する２ｎビット×２ｎ語のＲＯＭ、信号４０５
はcosＨの値を記憶する２ｎビット×２ｎのＲＯＭ、乗
算器４０６は信号４０３とＲＯＭ４０５の上位ｎビット
の積を演算するｎ×ｎビットの乗算器、乗算器４０７は
信号４０３とＲＯＭ４０４の上位ｎビットの積を演算す
るｎ×ｎビットの乗算器、加算器４０８は乗算器４０６
の出力２ｎビットのうち上位ｎビットとＲＯＭ４０４の
値を加算する２ｎビットの加算器、減算器４０９は乗算
器４０７の出力２ｎビットのうち上位ビットとＲＯＭ４
０５の値から減算する２ｎビットの減算器である。
ｎビットのレジスタ、信号４０２はレジスタ４０１の上
位ｎ桁Ｈを出力する信号、信号４０３はレジスタ４０１
の下位ｎ桁Ｌを出力する信号、ＲＯＭ４０４はsinＨの
値を記憶する２ｎビット×２ｎ語のＲＯＭ、信号４０５
はcosＨの値を記憶する２ｎビット×２ｎのＲＯＭ、乗
算器４０６は信号４０３とＲＯＭ４０５の上位ｎビット
の積を演算するｎ×ｎビットの乗算器、乗算器４０７は
信号４０３とＲＯＭ４０４の上位ｎビットの積を演算す
るｎ×ｎビットの乗算器、加算器４０８は乗算器４０６
の出力２ｎビットのうち上位ｎビットとＲＯＭ４０４の
値を加算する２ｎビットの加算器、減算器４０９は乗算
器４０７の出力２ｎビットのうち上位ビットとＲＯＭ４
０５の値から減算する２ｎビットの減算器である。
ＲＯＭ４０４，４０５は同一のアドレス信号４０２でア
クセスされるので、４ｎビット×２ｎ語のＲＯＭとして
も構成できる。また、乗算器４０６，４０７は共通の乗
数４０３を持つため、Ｂｏｏｔｈのアルゴリズムで乗算
器を構成する場合には、倍数のデコーダを共有すること
もできる。
クセスされるので、４ｎビット×２ｎ語のＲＯＭとして
も構成できる。また、乗算器４０６，４０７は共通の乗
数４０３を持つため、Ｂｏｏｔｈのアルゴリズムで乗算
器を構成する場合には、倍数のデコーダを共有すること
もできる。
次に、第４図の三角関数演算装置の動作について説明す
る。レジスタ４０１，ＲＯＭ４０４，４０５，加算器４
０８，減算器４０９では、少数点がＭＳＢの下位にした
固定小数点を扱うものとする。
る。レジスタ４０１，ＲＯＭ４０４，４０５，加算器４
０８，減算器４０９では、少数点がＭＳＢの下位にした
固定小数点を扱うものとする。
先ず、レジスタ４０１上に、０≦θ＜π／４を満たすθ
を値を与える。信号４０２，４０３には上位下位に分割
されたθの値のＨ，Ｌが出力される。ＲＯＭ４０４，４
０５からはsinＨ，cosＨの値が出力される。乗算器４０
６，４０７ではそれぞれ、Ｌ×cosＨ，Ｌ×sinＨの演算
が行なわれる。加算器４０８では（sinＨ）＋（Ｌ×cos
Ｈ）が演算され、sinθの値として出力される。同時に
減算器４０９では（cosＨ）−（Ｌ×sinＨ）が演算さ
れ、cosθの値として出力される。
を値を与える。信号４０２，４０３には上位下位に分割
されたθの値のＨ，Ｌが出力される。ＲＯＭ４０４，４
０５からはsinＨ，cosＨの値が出力される。乗算器４０
６，４０７ではそれぞれ、Ｌ×cosＨ，Ｌ×sinＨの演算
が行なわれる。加算器４０８では（sinＨ）＋（Ｌ×cos
Ｈ）が演算され、sinθの値として出力される。同時に
減算器４０９では（cosＨ）−（Ｌ×sinＨ）が演算さ
れ、cosθの値として出力される。
以上述べたように、実施例２ではsinθとcosθを同時
に、しかも１ステップで演算することができる。
に、しかも１ステップで演算することができる。
〔発明の効果〕 以上説明したように、本発明による三角関数演算装置
は、次の２つの効果を有する。
は、次の２つの効果を有する。
［効果１］演算時間が短かい。
実施例１の三角関数演算装置では、３ステップで演算を
行なう。１ステップの処理時間は、テーブルＲＯＭの読
み出し時間，乗算時間，加減算時間の内、最長のものに
なる。
行なう。１ステップの処理時間は、テーブルＲＯＭの読
み出し時間，乗算時間，加減算時間の内、最長のものに
なる。
実施例２の三角関数演算装置では、１ステップで演算を
行なう。１ステップの処理時間は、テーブルＲＯＭの読
み出し時間，乗算時間，加減算時間の和になる。
行なう。１ステップの処理時間は、テーブルＲＯＭの読
み出し時間，乗算時間，加減算時間の和になる。
［効果２］演算時間が精度に依らず一定である。
本発明では、演算精度にかかわらず、演算ステップ数は
一定である。演算精度を上げるには、演算装置の語長を
広げ、テーブルＲＯＭの語数を増やせばよい。よって、
演算精度を上げるために演算時間が増加することはな
い。
一定である。演算精度を上げるには、演算装置の語長を
広げ、テーブルＲＯＭの語数を増やせばよい。よって、
演算精度を上げるために演算時間が増加することはな
い。
［効果３］ 演算ハードウェアは、テーブルＲＯＭ，乗算器、加減算
器だけである。多項式近似の方式の演算装置とはハード
ウェアの単純さは同等だが、ＣＯＲＤＩＣの方式の演算
装置と比べて大幅に簡単なハードウェア構成である。
器だけである。多項式近似の方式の演算装置とはハード
ウェアの単純さは同等だが、ＣＯＲＤＩＣの方式の演算
装置と比べて大幅に簡単なハードウェア構成である。
第１図は、本発明の実施例１のハードウェア構成を示す
図、 第２図は、本発明の実施例１でsinθを演算する処理を
示す図、 第３図は、本発明の実施例１でcosθを演算する処理を
示す図、 第４図は、本発明の実施例２のハードウェア構成を示す
図、 である。 １０１……レジスタ、１０４……ＲＯＭ、１０６……レ
ジスタ、１０８……乗算器、１０９……レジスタ、１１
１……加減算器、１１３……レジスタ、４０１……レジ
スタ、４０４，４０５……ＲＯＭ、４０６，４０７……
乗算器、４０８……加算器、４０９……加減算器。
図、 第２図は、本発明の実施例１でsinθを演算する処理を
示す図、 第３図は、本発明の実施例１でcosθを演算する処理を
示す図、 第４図は、本発明の実施例２のハードウェア構成を示す
図、 である。 １０１……レジスタ、１０４……ＲＯＭ、１０６……レ
ジスタ、１０８……乗算器、１０９……レジスタ、１１
１……加減算器、１１３……レジスタ、４０１……レジ
スタ、４０４，４０５……ＲＯＭ、４０６，４０７……
乗算器、４０８……加算器、４０９……加減算器。
Claims (1)
- 【請求項１】計算機における三角関数sinθ，cosθを演
算する演算装置であり、 初期値θを２進２ｎビットで表現し、その上位桁Ｈ（ｎ
ビット）と下位桁Ｌ（ｎビット）（θ＝Ｈ＋Ｌ）に分割
する分割器と、 前記分割器から上位桁Ｈを入力し、予め計算された三角
関数sinＨ及びcosＨの値を出力するメモリと、 前記分割器の下位桁Ｌと前記メモリの出力について乗算
を行なう乗算器と、 前記メモリの値に前記乗算器の出力値を加算または減算
できる加減算器とから構成され、 前記乗算器に前記メモリのcosＨ値と前記下位桁Ｌを入
力し、前記加減算器によって前記乗算器出力値を前記メ
モリのsinＨ値に加算することでsinθを求め、 前記乗算器に前記メモリのsinＨ値と前記下位桁Ｌを入
力し、前記加減算器によって前記乗算器出力値を前記メ
モリのcosＨ値から減算することでcosθを求めることを
特徴とする、 三角関数演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62289911A JPH0644227B2 (ja) | 1987-11-16 | 1987-11-16 | 三角関数演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62289911A JPH0644227B2 (ja) | 1987-11-16 | 1987-11-16 | 三角関数演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01130225A JPH01130225A (ja) | 1989-05-23 |
| JPH0644227B2 true JPH0644227B2 (ja) | 1994-06-08 |
Family
ID=17749362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62289911A Expired - Lifetime JPH0644227B2 (ja) | 1987-11-16 | 1987-11-16 | 三角関数演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644227B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6391323A (ja) * | 1986-10-03 | 1988-04-22 | Kureha Chem Ind Co Ltd | 抗尿路結石症剤 |
| JP2003099244A (ja) * | 2001-09-26 | 2003-04-04 | Sony Corp | 演算装置および演算方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583038A (ja) * | 1981-06-30 | 1983-01-08 | Fujitsu Ltd | テ−ブル参照式三角関数演算方式 |
| JPS61248131A (ja) * | 1985-04-25 | 1986-11-05 | Seiko Epson Corp | 三角関数計算機 |
| JPS6228872A (ja) * | 1985-07-31 | 1987-02-06 | Fujitsu Ltd | 三角関数発生処理装置 |
-
1987
- 1987-11-16 JP JP62289911A patent/JPH0644227B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01130225A (ja) | 1989-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107305484B (zh) | 一种非线性函数运算装置及方法 | |
| US5796645A (en) | Multiply accumulate computation unit | |
| CN115658008B (zh) | 一种资源复用型超越函数运算实现方法 | |
| JPH05216627A (ja) | 乗算器および乗算方法 | |
| JPH0776916B2 (ja) | 疑似除算方式を用いた三角関数演算装置 | |
| JP2504102B2 (ja) | 逆三角関数演算装置 | |
| JP2822399B2 (ja) | 対数関数演算装置 | |
| JPH0644227B2 (ja) | 三角関数演算装置 | |
| JPH04140827A (ja) | 浮動小数点表示データの演算方法 | |
| JPH10187416A (ja) | 浮動小数点演算装置 | |
| Pujari et al. | Design and fpga implementation of pre-computation based radix-4 hyperbolic CORDIC for direct digital synthesis | |
| KR19990085924A (ko) | 삼각함수 생성장치 및 방법 | |
| US6055553A (en) | Apparatus for computing exponential and trigonometric functions | |
| Santosh et al. | Complex Binary Number System-based Co-Processor Design for Signal Processing Applications | |
| JPH06105421B2 (ja) | 逆三角関数演算装置 | |
| JP2645422B2 (ja) | 浮動小数点演算処理装置 | |
| Bajaj et al. | Efficient Hardware Implementation of High-Speed Recursive Vedic Squaring Architecture on FPGA | |
| JP2508286B2 (ja) | 平方根演算装置 | |
| JP2972326B2 (ja) | 平方根計算装置 | |
| SU881741A1 (ru) | Цифровой логарифмический преобразователь | |
| JP2546916B2 (ja) | 三角関数演算装置 | |
| Tiwari et al. | Design and Implementation of Vedic BCD Multiplier on Artix 7 FPGA Board | |
| JP2705162B2 (ja) | 演算処理装置 | |
| JP2870018B2 (ja) | 積和演算回路 | |
| Natarajan | Arithmetic Operations and Circuits |