JPH0644567A - Optical memory device and its recording and reproducing control method - Google Patents
Optical memory device and its recording and reproducing control methodInfo
- Publication number
- JPH0644567A JPH0644567A JP4197024A JP19702492A JPH0644567A JP H0644567 A JPH0644567 A JP H0644567A JP 4197024 A JP4197024 A JP 4197024A JP 19702492 A JP19702492 A JP 19702492A JP H0644567 A JPH0644567 A JP H0644567A
- Authority
- JP
- Japan
- Prior art keywords
- recording
- pulse width
- pit
- shortest
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000003287 optical effect Effects 0.000 title claims description 25
- 238000003079 width control Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000001514 detection method Methods 0.000 claims description 24
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 27
- 239000000872 buffer Substances 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Optical Head (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は光メモリ装置の記録再生
手段の制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of controlling recording / reproducing means of an optical memory device.
【0002】[0002]
【従来の技術】従来の光メモリ装置は特開平2−627
26に示す如く、記録パルスの立ち上がりを遅らせ、立
ち下がりを早める記録パルス幅補正回路を用いて記録を
行う。その補正量の調整は再生パルス幅を検出して行
う。2. Description of the Related Art A conventional optical memory device is disclosed in JP-A-2-627.
As shown by 26, recording is performed using a recording pulse width correction circuit that delays the rising edge of the recording pulse and accelerates the falling edge. The correction amount is adjusted by detecting the reproduction pulse width.
【0003】[0003]
【発明が解決しようとする課題】しかし、上述の従来技
術では記録パルス幅の制御を全パルスを一律に行うのみ
である。光学系の特性のバラツキ等により、再生系の補
正状態が最適から外れ、その結果最短ピットや最短ギャ
ップを再生した時のパルス幅が理想値からずれてしま
い、再生系のマージンがなくなる。特に、高密度化した
時にこの影響が顕著になり、正しくデータの再生が行え
なくなるという課題を有する。However, in the above-mentioned prior art, the control of the recording pulse width is performed uniformly for all pulses. Due to variations in the characteristics of the optical system, the correction state of the reproduction system deviates from the optimum state, and as a result, the pulse width when reproducing the shortest pit or shortest gap deviates from the ideal value, and the margin of the reproduction system disappears. In particular, when the density is increased, this effect becomes remarkable, and there is a problem that data cannot be reproduced correctly.
【0004】そこで、本発明はこのような課題を解決す
るもので、常に最適な記録再生状態を保つことのできる
光メモリ装置を提供することを目的とする。Therefore, the present invention solves such a problem, and an object of the present invention is to provide an optical memory device capable of always maintaining an optimum recording / reproducing state.
【0005】[0005]
【課題を解決するための手段】本発明の光メモリ装置及
びその記録パルス制御方法は、 (1)半導体レーザ等を光源として用いてピットの両エ
ッジ部分に情報を持たせるピットエッジ方式により記録
を行い、2階微分方式でデータの再生を行う光メモリ装
置において、 a)再生したデータからピット部またはピット間のギャ
ップ部のパルス幅を検出する、パルス幅検出手段と、 b)前記パルス幅検出手段からの出力により、最短ピッ
ト及び最短ギャップの記録パルス幅を制御する記録パル
ス幅制御手段1と、 c)前記パルス幅検出手段からの出力により、記録パル
ス列全体のパルス幅を制御する、記録パルス幅制御手段
2と、 d)前記パルス幅検出手段からの出力により、記録時の
光源のパワーを制御する記録パワー制御手段とからなる
ことを特徴とする。An optical memory device and a recording pulse control method therefor according to the present invention include: (1) Recording is performed by a pit edge method in which information is provided at both edge portions of a pit by using a semiconductor laser or the like as a light source. In an optical memory device for reproducing data by the second-order differential method, a) pulse width detecting means for detecting a pulse width of a pit portion or a gap portion between the pits from the reproduced data, and b) from the pulse width detecting means. Recording pulse width control means 1 for controlling the recording pulse width of the shortest pit and the shortest gap by the output of c), and c) recording pulse width control for controlling the pulse width of the entire recording pulse train by the output from the pulse width detecting means. Means 2 and d) recording power control means for controlling the power of the light source at the time of recording by the output from the pulse width detecting means. And wherein the door.
【0006】(2)記録媒体上の特定領域に少なくとも
最短ピット及び最短ギャップとならないデータパターン
を記録再生し、ピット若しくはギャップのパルス幅を測
定してこの値が最適値となるように記録パワーの制御
と、記録パルス列全体を一律に削減または増加させる制
御を行い、次いで記録媒体上の特定領域に最短ピット若
しくは最短ギャップの孤立パターンを記録再生し、その
パルス幅を測定してこの値が最適値となるように、記録
データ列中の最短ピットと最短ギャップのパルス幅を制
御する方法であることを特徴とする。(2) A data pattern which does not become at least the shortest pit and the shortest gap is recorded / reproduced in a specific area on the recording medium, the pulse width of the pit or the gap is measured, and the recording power is adjusted so that this value becomes an optimum value. Control and control to uniformly reduce or increase the entire recording pulse train, then record / reproduce an isolated pattern of the shortest pit or shortest gap in a specific area on the recording medium, and measure the pulse width to find the optimum value. Therefore, the pulse width of the shortest pit and the shortest gap in the recorded data sequence is controlled so that
【0007】(3)半導体レーザ等を光源として用い、
媒体上に形成されたピットの両エッジ部分に情報をもた
せるピットエッジ記録方式で情報の記録再生を行う光メ
モリ装置において、 a)再生したデータからピット部またはピット間のギャ
ップ部のパルス幅を検出するパルス幅検出手段と、 b)前記パルス幅検出手段からの出力により記録パルス
幅と光源の出力の制御を行う記録制御手段と、 c)前記パルス幅検出手段からの出力により再生系のイ
コライザ回路の定数の制御を行う再生制御手段と、 d)再生パルス幅検出用のピットを記録するためのパル
スを発生するパルス発生手段とからなることを特徴とす
る。(3) Using a semiconductor laser or the like as a light source,
In an optical memory device for recording / reproducing information by a pit edge recording method in which information is provided on both edge portions of pits formed on a medium, a) detecting the pulse width of a pit portion or a gap portion between pits from reproduced data Pulse width detection means; b) recording control means for controlling the recording pulse width and the output of the light source by the output from the pulse width detection means; and c) the reproduction system equalizer circuit by the output from the pulse width detection means. It is characterized by comprising reproduction control means for controlling a constant and d) pulse generation means for generating a pulse for recording a pit for reproduction pulse width detection.
【0008】(4)再生制御手段中のイコライザを動作
させない状態で、記録媒体上の定められた領域に変調デ
ータパターン中で最短ピット及び最短ギャップでないデ
ータパターンを記録し、形成されたピットを再生しパル
ス幅を測定して、この値が最適となるように記録手段の
制御を行なった後に、記録媒体上の定められた領域に孤
立する最短パターンを記録し、形成されたピットを再生
しパルス幅を測定して、この値が最適となるように再生
手段中のイコライザ回路の定数を制御する事を特徴とす
る。(4) While the equalizer in the reproduction control means is not operating, the shortest pit and the data pattern that is not the shortest gap among the modulated data patterns are recorded in a predetermined area on the recording medium, and the formed pit is reproduced. After measuring the pulse width and controlling the recording means to optimize this value, the shortest isolated pattern is recorded in a specified area on the recording medium, and the formed pits are reproduced to produce a pulse. The width is measured, and the constant of the equalizer circuit in the reproducing means is controlled so that this value becomes optimum.
【0009】[0009]
(実施例1)図1に本発明の光メモリ装置の請求項1の
ブロック図を示す。端子9からは再生データ10が、端
子7からは記録パルス8がそれぞれ入力される。2の記
録パルス幅制御手段1は、記録パルス中の最短ピットと
最短ギャップのパルス幅の制御を行う。3の記録パルス
幅制御手段2は記録パルス全体ののパルス幅を一律に増
減させる制御を行う。記録パワー制御手段4は記録時の
パワーの制御を行う。半導体レーザ駆動回路5は記録パ
ルス幅制御手段2と記録パワー制御手段の出力により、
半導体レーザ6を駆動する。パルス幅検出手段1は再生
データ10のピット部またはピット間部のパルス幅の検
出を行い、パルス幅信号11を2の記録パルス幅制御手
段1と、3の記録パルス幅制御手段2と、記録パワー制
御手段4に出力する。(Embodiment 1) FIG. 1 shows a block diagram of claim 1 of an optical memory device of the present invention. Reproduction data 10 is input from the terminal 9 and recording pulse 8 is input from the terminal 7. The recording pulse width control means 1 of 2 controls the pulse width of the shortest pit and the shortest gap in the recording pulse. The recording pulse width control means 2 of 3 performs control to uniformly increase or decrease the pulse width of the entire recording pulse. The recording power control means 4 controls the power during recording. The semiconductor laser drive circuit 5 outputs the recording pulse width control means 2 and the recording power control means,
The semiconductor laser 6 is driven. The pulse width detection means 1 detects the pulse width of the pit portion or the inter-pit portion of the reproduction data 10, and the pulse width signal 11 is recorded by the recording pulse width control means 1 of 2, the recording pulse width control means 2 of 3, and the recording. Output to the power control means 4.
【0010】図2に記録パルス幅制御手段1と記録パル
ス幅制御手段2の一実施例の回路図を示す。図中点線で
囲った部分2が記録パルス幅制御手段1で、3が記録パ
ルス幅制御手段2である。端子12からは記録パルス1
3が入力される。最短ピット検出回路14により、記録
パルス13の中から最短ピットを検出して、パルス幅制
御回路15で最短ピットのパルス幅の制御を行う。一
方、最短ギャップを最短ギャップ検出回路17により検
出して、ギャップ幅制御回路18で最短ギャップのギャ
ップ幅制御を行う。次いで、パルス合成回路16によっ
て、パルスの合成を行うことにより、最短ピットと最短
ギャップの幅の制御された記録パルス19が得られる。FIG. 2 shows a circuit diagram of one embodiment of the recording pulse width control means 1 and the recording pulse width control means 2. A portion 2 surrounded by a dotted line in the drawing is a recording pulse width control means 1 and a portion 3 is a recording pulse width control means 2. Recording pulse 1 from terminal 12
3 is input. The shortest pit detection circuit 14 detects the shortest pit from the recording pulse 13, and the pulse width control circuit 15 controls the pulse width of the shortest pit. On the other hand, the shortest gap is detected by the shortest gap detection circuit 17, and the gap width control circuit 18 controls the gap width of the shortest gap. Then, the pulse synthesizing circuit 16 synthesizes the pulses to obtain the recording pulse 19 in which the widths of the shortest pit and the shortest gap are controlled.
【0011】次に記録パルス幅制御手段2について説明
する。22はディレイ素子で、記録パルス19を遅延さ
せた信号24を作るものである。遅延時間は端子20か
ら入力される制御信号21により定められる。記録パル
ス19と遅延された信号24を、アンドゲート23によ
り論理積をとることにより、端子26からディレイ素子
22の遅延時間分だけパルス幅の短くなった記録パルス
25を出力する。この実施例では記録パルス幅制御手段
2は、記録パルスを短くする回路となっているが、逆に
一律に長くする場合にはアンドゲートの代わりにオアゲ
ートにすれば良い。また、状況によってはパルス幅を変
化させない場合ももちろんある。図3に図2の中の記録
パルス幅制御回路2の各部の信号波形を示す。Next, the recording pulse width control means 2 will be described. Reference numeral 22 denotes a delay element, which produces a signal 24 obtained by delaying the recording pulse 19. The delay time is determined by the control signal 21 input from the terminal 20. By ANDing the recording pulse 19 and the delayed signal 24 by the AND gate 23, the recording pulse 25 whose pulse width is shortened by the delay time of the delay element 22 is output from the terminal 26. In this embodiment, the recording pulse width control means 2 is a circuit for shortening the recording pulse, but in the case of uniformly lengthening it, an OR gate may be used instead of the AND gate. Of course, the pulse width may not be changed depending on the situation. FIG. 3 shows the signal waveform of each part of the recording pulse width control circuit 2 in FIG.
【0012】図4は図2の中の最短ピット検出回路14
の一実施例の具体的な回路図である。また、図5は図4
の各部の信号波形図である。以下これらの図により回路
の動作の説明を行う。回路はシフトレジスタと論理演算
素子とからなる。端子27には記録パルス28が、端子
29にはライトクロック30がそれぞれ入力される。3
1〜36の各シフトレジスタからは、記録パルス28を
順次シフトした信号37,38,39,40,41,4
2が出力される。ここで、1段シフトした信号をS1、
2段シフトした信号をS2、3段シフトした信号をS
3、4段シフトした信号をS4、5段シフトした信号を
S5、6段シフトした信号をS6とする。この例では変
調方式として1−7変調を想定している。1−7変調さ
れたデータを両エッジ記録すると、最短ピットデータパ
ターンとしては”101”となるので、記録パルスはラ
イトクロック2個分”H”が続く。論理素子43により
シフトレジスタ出力パターンS1〜S6が、”LHHL
LL”の時に信号44が出力される。この信号は最短ピ
ットで前エッジが孤立している場合である。また、論理
素子45によりパターンが”LLLHHL”の時に信号
46が出力される。この信号は最短ピットで後エッジが
孤立している場合である。図5に示す入力パターン28
は両エッジとも孤立している場合である。信号44、4
6ともパルス幅が入力の半分の1クロック分で、タイミ
ングも異なるので、シフトレジスタ47,48,49,
50,51,52,53とアンドゲート54,55で最
短ピットパルスとして整形している。端子56からは前
エッジが孤立している最短ピットパルス57が、端子5
8からは後エッジが孤立している最短ピットパルス59
が出力される。FIG. 4 shows the shortest pit detection circuit 14 in FIG.
It is a concrete circuit diagram of one example. In addition, FIG.
3 is a signal waveform diagram of each part of FIG. The operation of the circuit will be described below with reference to these figures. The circuit consists of a shift register and a logical operation element. A recording pulse 28 is input to the terminal 27, and a write clock 30 is input to the terminal 29. Three
From each of the shift registers 1 to 36, signals 37, 38, 39, 40, 41, 4 obtained by sequentially shifting the recording pulse 28 are provided.
2 is output. Here, the signal shifted by one stage is S1,
The signal shifted by 2 steps is S2, and the signal shifted by 3 steps is S
A signal shifted by 3, 4 stages is S4, a signal shifted by 5 stages is S5, and a signal shifted by 6 stages is S6. In this example, 1-7 modulation is assumed as the modulation method. When the 1-7 modulated data is recorded on both edges, the shortest pit data pattern becomes "101", so the recording pulse is "H" for two write clocks. The shift register output patterns S1 to S6 are changed to "LHHL" by the logic element 43.
The signal 44 is output at the time of LL ". This signal is the case where the leading edge is isolated at the shortest pit. Further, the signal 46 is output by the logic element 45 when the pattern is" LLLHHL ". Is the case where the trailing edge is isolated at the shortest pit.
Is the case where both edges are isolated. Signals 44, 4
6 has a pulse width of one half of the input, that is, one clock, and the timing is also different, the shift registers 47, 48, 49,
The shortest pit pulse is shaped by 50, 51, 52, 53 and AND gates 54, 55. The shortest pit pulse 57 whose front edge is isolated from the terminal 56 is
Shortest pit pulse 59 whose rear edge is isolated from 8
Is output.
【0013】次にパルス幅制御回路について説明する。
図6にパルス幅制御回路の一実施例の具体的な回路例を
示す。また、図7に図6の各部の信号波形を示す。端子
61からは孤立最短ピット信号62が入力される。最短
ピット幅をTp、ディレイ素子63のディレイ時間をt
1、ディレイ素子66のディレイ時間をt2とする。た
だし、これらの値の間には 0≦t1<t2≦Tp、t
1+t2=Tp の関係がある。Next, the pulse width control circuit will be described.
FIG. 6 shows a specific circuit example of an embodiment of the pulse width control circuit. Further, FIG. 7 shows the signal waveforms of the respective parts of FIG. The isolated shortest pit signal 62 is input from the terminal 61. The shortest pit width is Tp, and the delay time of the delay element 63 is t
1 and the delay time of the delay element 66 is t2. However, between these values, 0 ≦ t1 <t2 ≦ Tp, t
There is a relation of 1 + t2 = Tp.
【0014】アンドゲート65で信号62と、62をt
1だけ遅延させた信号64のアンドをとることにより、
端子71からは立ち上がりエッジがTpよりt1だけ短
くなったパルス信号70が出力される。一方、ゲート6
8により信号62と、62をt2だけ遅延させた信号6
7を反転した信号のアンドをとることにより、端子74
からは立ち下がりエッジがTpよりt1だけ短くなった
パルス信号75が出力される。また、アンドゲート69
でパルス信号70と75のアンドをとることにより、T
pに対して立ち上がりと立ち下がりの両エッジがt1づ
つ短くなったパルス信号72が、端子73から出力され
る。これらの3つの信号を回路で選択する。The AND gate 65 outputs signals 62 and 62 to t
By taking the AND of the signal 64 delayed by 1,
From the terminal 71, the pulse signal 70 whose rising edge is shorter than Tp by t1 is output. Meanwhile, gate 6
The signal 6 by 8 and the signal 6 obtained by delaying 62 by t2
By taking the AND of the inverted signal of 7
Outputs a pulse signal 75 whose falling edge is shorter than Tp by t1. Also, AND gate 69
By taking the AND of the pulse signals 70 and 75 at
A pulse signal 72 in which both rising and falling edges are shortened by t1 with respect to p is output from a terminal 73. The circuit selects these three signals.
【0015】図2において、最短ギャップ検出回路17
は図4の最短ピット検出回路と同じような回路で実現で
きる。また、ギャップ幅制御回路18も、図6のパルス
幅制御回路と同じ様な回路で実現できる。In FIG. 2, the shortest gap detection circuit 17
Can be realized by a circuit similar to the shortest pit detection circuit of FIG. The gap width control circuit 18 can also be realized by a circuit similar to the pulse width control circuit of FIG.
【0016】図8に本発明の記録パワー制御手段と半導
体レーザ駆動手段の一実施例の回路図を示す。図中点線
で囲った部分4が記録パワー制御手段、5が半導体レー
ザ駆動手段である。まず4の記録パワー制御手段につい
て説明する。端子76からはパルス幅検出信号77が入
力される。CPU78はパルス幅検出信号77に基づ
き、D/Aコンバータ79に記録時のパルス電流を決め
るためのデータを与える。D/Aコンバータ79により
アナログの制御信号に信号80に変換される。オペアン
プ81とトランジスタ82および抵抗で定電流回路が構
成されている。電流値はアナログ信号80で決定される
ので、D/Aコンバータ79に与えるデータを変えるこ
とにより記録パワーの制御を行う事ができる。FIG. 8 shows a circuit diagram of an embodiment of the recording power control means and the semiconductor laser driving means of the present invention. A portion 4 surrounded by a dotted line in the drawing is a recording power control means, and 5 is a semiconductor laser driving means. First, the fourth recording power control means will be described. A pulse width detection signal 77 is input from the terminal 76. Based on the pulse width detection signal 77, the CPU 78 gives the D / A converter 79 data for determining the pulse current at the time of recording. The D / A converter 79 converts the signal 80 into an analog control signal. A constant current circuit is composed of the operational amplifier 81, the transistor 82, and the resistor. Since the current value is determined by the analog signal 80, the recording power can be controlled by changing the data given to the D / A converter 79.
【0017】次に5の半導体レーザ駆動手段について説
明をする。端子85からは記録パルス86が入力され
る。ここで、記録パルスは前述の記録パルス幅制御手段
1、2によりパルス幅が制御されたパルスである。ディ
ジタル素子87は入力が”H”の時には非反転出力88
が”H”、反転出力89が”L”になり、入力が”L”
の時には非反転出力が”L”、反転出力が”H”になる
ように動作する。トランジスタ90,92でパルス電流
83のスイッチングを行う。記録パルスが”H”の時に
はトランジスタ92がオン、トランジスタ90がオフと
なり、パルス電流は半導体レーザ6に流れ込む。この時
半導体レーザの光出力は記録時の高出力レベルになる。
逆に記録パルスが”L”の時には、トランジスタ92が
オフ、トランジスタ90がオンとなり、パルス電流は抵
抗91に流れ込む。Next, the semiconductor laser driving means 5 will be described. A recording pulse 86 is input from the terminal 85. Here, the recording pulse is a pulse whose pulse width is controlled by the recording pulse width control means 1 and 2 described above. The digital element 87 has a non-inverted output 88 when the input is "H".
Becomes "H", the inverted output 89 becomes "L", and the input becomes "L".
At the time of, it operates so that the non-inverted output becomes "L" and the inverted output becomes "H". Switching of the pulse current 83 is performed by the transistors 90 and 92. When the recording pulse is "H", the transistor 92 is turned on, the transistor 90 is turned off, and the pulse current flows into the semiconductor laser 6. At this time, the optical output of the semiconductor laser becomes a high output level during recording.
On the contrary, when the recording pulse is "L", the transistor 92 is turned off and the transistor 90 is turned on, and the pulse current flows into the resistor 91.
【0018】(実施例2)図9に本発明の請求項2に記
載の光メモリ装置の記録パルスの制御方法のフローチャ
ートを示す。以下フローチャートに沿って制御方法の説
明を行う。制御が開始されると、101で記録パワーと
記録パルス幅の初期値の設定を行う。102でパターン
1の記録を行う。ここで記録するパターンは最短ピット
若しくは最短ギャップとならないパターンである。例え
ば変調方式として両エッジ記録で1−7変調を考えてみ
る。1−7変調は1と1の間に0が1〜7個とることが
できる。従ってデータパターンが”101”となると、
最短ピット若しくは最短ギャップになるので、これ以外
のパターン、例えば”10001”を選べばよい。この
時の理想再生パルス幅をT01とする。(Embodiment 2) FIG. 9 shows a flow chart of a recording pulse control method of an optical memory device according to a second aspect of the present invention. The control method will be described below with reference to the flowchart. When the control is started, the initial values of the recording power and the recording pulse width are set at 101. At 102, pattern 1 is recorded. The pattern recorded here is a pattern that does not become the shortest pit or the shortest gap. For example, consider 1-7 modulation with double-edge recording as a modulation method. In 1-7 modulation, 1 to 7 0s can be set between 1 and 1. Therefore, if the data pattern is "101",
Since it becomes the shortest pit or the shortest gap, a pattern other than this, for example, "10001" may be selected. The ideal reproduction pulse width at this time is T01.
【0019】ここで記録を行う領域について説明する。
図10はISOで規格化されている光磁気ディスクのフ
ォーマットである。1セクタ当り1024バイトのもの
である。図10(a)中の115のODF Flag and Gaps
と呼ばれる領域を拡大したものを図10(b)に示す。
116と117のGapには通常何も記録しない。11
8のALPC領域は光源の半導体レーザの出力補正の為
にユーザーが自由に使用できる領域である。これらの通
常の記録再生に用いない領域を使いパターンの記録再生
を行うことができる。また、未使用のユーザーデータ領
域を用いることも考えられる。Here, a recording area will be described.
FIG. 10 shows a magneto-optical disk format standardized by ISO. One sector has 1024 bytes. 115 ODF Flag and Gaps in FIG.
FIG. 10B shows a magnified area called "."
Gap of 116 and 117 usually does not record anything. 11
The ALPC area 8 is an area which can be freely used by the user to correct the output of the semiconductor laser of the light source. The recording / reproducing of the pattern can be performed by using the areas not used for the normal recording / reproducing. It is also possible to use an unused user data area.
【0020】図9に戻り制御の説明を続ける。103で
先ほど記録したパターン1を再生し、パルス幅T1の検
出を行う。104で理想パルス幅T01と再生パルス幅
T1とのずれ量dT=T01−T1を計算する。105
でずれ量dTが許容範囲内か否か判断する。Noすなわ
ち許容範囲を越えていると判断されたときには、106
の判断に移る。Returning to FIG. 9, the explanation of the control will be continued. At 103, the pattern 1 recorded previously is reproduced and the pulse width T1 is detected. At 104, a deviation amount dT = T01-T1 between the ideal pulse width T01 and the reproduction pulse width T1 is calculated. 105
Then, it is determined whether the deviation amount dT is within the allowable range. No, that is, if it is determined that the allowable range is exceeded, 106
Move on to the judgment.
【0021】106では、ずれ量dTがTe1より大き
いかどうかの判断を行う。この判断は記録パルスの制御
としてパワーのみの制御でよいか、パワーとパルス幅の
両方を制御するかの選択に使われる。記録パルス幅の制
御は前述のようにディレイ素子のディレイ時間を切り換
えて行うが、細かく制御するのは難しいため、大きく調
整するのはパルス幅で、細かい調整はパワーで行うのが
効果的である。ずれ量dTがTe1より大きいときに
は、107のパルス幅の調整と、108の記録パワーの
調整を行う。dTがTe1以下の時には109の記録パ
ワーの調整を行う。調整終了後再び102に戻ってパタ
ーン1の記録を行い、再生パルス幅検出を行い、ずれ量
が許容範囲内になるようにする。In step 106, it is judged whether or not the deviation amount dT is larger than Te1. This judgment is used to select whether to control only the power as the control of the recording pulse or to control both the power and the pulse width. The recording pulse width is controlled by switching the delay time of the delay element as described above, but it is difficult to perform fine control, so it is effective to make large adjustments with the pulse width and fine adjustments with power. . When the deviation amount dT is larger than Te1, the pulse width of 107 and the recording power of 108 are adjusted. When dT is Te1 or less, the recording power of 109 is adjusted. After completion of the adjustment, the process returns to 102 again to record the pattern 1, the reproduction pulse width is detected, and the deviation amount is set within the allowable range.
【0022】図11に記録パワーと再生パルス幅の関係
を示す。最適パワー付近のときには、実線119に示す
ように記録パワーと再生パルス幅との間にはリニアな関
係がある。Tcが理想再生パルス幅、120に示す領域
が許容範囲である。最初に記録パワーPaで記録して再
生パルス幅Taを得る。まず記録パワー調整を行い、次
にPbで記録して再生パルス幅Tcを得たとすると、こ
れらの2個の量から直線119を表す式が求められ、最
適パワーであるPcを算出することができる。再び図9
に戻り、105でdTが許容範囲内と判断されたときに
は110のパターン2記録に移る。記録する領域は前述
したパターン1の場合と同様である。パターン2は最短
ピット若しくは最短ギャップになるパターンである。例
えば1−7変調の場合、”101”となる。111で再
生パルス幅T2の検出を行い、112で理想再生パルス
幅T02とT2とのずれ量dT=T02−T2を計算す
る。113でずれ量dTが許容範囲内かどうか判断す
る。Noすなわち許容範囲を越えていると判断された時
には、114の最短ピット、ギャップの記録パルス幅調
整を行う。そして再び110のパターン2記録に戻り、
dTが許容範囲内になるまで110から114までを繰
り返す。113でYesすなわち許容範囲内の時には制
御を終了する。FIG. 11 shows the relationship between the recording power and the reproduction pulse width. When the power is near the optimum power, as shown by the solid line 119, there is a linear relationship between the recording power and the reproduction pulse width. Tc is the ideal reproduction pulse width, and the area indicated by 120 is the allowable range. First, recording is performed with the recording power Pa to obtain the reproduction pulse width Ta. First, if the recording power is adjusted and then the reproduction pulse width Tc is obtained by recording with Pb, the equation representing the straight line 119 is obtained from these two quantities, and the optimum power Pc can be calculated. . Figure 9 again
Returning to step 105, when dT is judged to be within the allowable range at 105, the pattern 2 recording at 110 is started. The area to be recorded is the same as in the case of the pattern 1 described above. Pattern 2 is a pattern having the shortest pit or the shortest gap. For example, in the case of 1-7 modulation, it becomes "101". The reproduction pulse width T2 is detected at 111, and the deviation amount dT = T02-T2 between the ideal reproduction pulse widths T02 and T2 is calculated at 112. At 113, it is determined whether the deviation amount dT is within the allowable range. If No, that is, if it is determined that the allowable range is exceeded, the recording pulse width of 114 shortest pits and gaps is adjusted. And then back to 110 pattern 2 recording again,
Repeat steps 110 to 114 until dT is within the allowable range. When the result in 113 is Yes, that is, within the allowable range, the control ends.
【0023】図12に記録パルス幅制御量と再生パルス
幅変化量の関係を示す。121の直線が最短ピット及び
最短ギャップ以外の長いパターンの場合である。記録パ
ルス幅制御量と、再生パルス幅変化量は一致している。
122は最短ピット及び最短ギャップの場合で、長いパ
ターンに比べ記録パルス幅制御量に対する再生パルス幅
変化量が減少している。実験では比例定数約0.5であ
った。このことは122に示す最短ピット及び最短ギャ
ップのパルス幅設定の精度は、他のパターンに比べ2分
の1で良いことを表している。従って最短ピット及び最
短ギャップの制御は、パルス幅で行っても十分精度が得
られる。FIG. 12 shows the relationship between the recording pulse width control amount and the reproduction pulse width change amount. This is the case where the straight line 121 is a long pattern other than the shortest pit and the shortest gap. The recording pulse width control amount and the reproduction pulse width change amount match.
Reference numeral 122 denotes the shortest pit and the shortest gap, in which the reproduction pulse width change amount with respect to the recording pulse width control amount is smaller than that of the long pattern. In the experiment, the proportional constant was about 0.5. This means that the precision of setting the pulse width of the shortest pit and the shortest gap shown at 122 is half that of other patterns. Therefore, the shortest pit and the shortest gap can be controlled with sufficient accuracy even if the pulse width is used.
【0024】(実施例3)図13に本発明の請求項3記
載の光メモリ装置のブロック図を示す。まず、パルス発
生手段204で作られた最短ピット及び最短ギャップと
ならないパターンの記録パルス208で、記録制御手段
203を通して記録が行われる。記録制御手段203で
は、予め決められた光出力で半導体レーザを制御する。
記録したピットを再生し、端子205から記録媒体に記
録されたピットの再生信号204が入力される。再生制
御手段201で再生系の信号処理制御が行われた後、パ
ルス幅検出手段202でピットの再生パルス幅を検出す
る。記録制御手段203は、パルス幅検出手段202の
出力207が最適値になるように、記録条件の制御を行
う。記録制御手段203による記録系の制御が終了する
と、次に、パルス発生手段204で作られた最短ピット
パターンの記録パルスにより記録を行い、201の再生
制御手段は、パルス幅検出手段202で検出されたパル
ス幅が最適値となるように再生条件の制御を行い、再生
状態を最適状態に制御する。(Embodiment 3) FIG. 13 shows a block diagram of an optical memory device according to a third aspect of the present invention. First, recording is performed by the recording control unit 203 with the recording pulse 208 of the pattern that does not form the shortest pit and the shortest gap created by the pulse generation unit 204. The recording control unit 203 controls the semiconductor laser with a predetermined light output.
The recorded pit is reproduced, and the reproduction signal 204 of the pit recorded on the recording medium is input from the terminal 205. After the reproduction control means 201 controls the reproduction system signal processing, the pulse width detection means 202 detects the reproduction pulse width of the pit. The recording control means 203 controls the recording conditions so that the output 207 of the pulse width detection means 202 becomes an optimum value. When the control of the recording system by the recording control means 203 is completed, recording is performed by the recording pulse of the shortest pit pattern created by the pulse generation means 204, and the reproduction control means 201 is detected by the pulse width detection means 202. The reproduction condition is controlled so that the pulse width becomes the optimum value, and the reproduction condition is controlled to the optimum condition.
【0025】図14にパルス幅検出手段の実施例の回路
図を、図15に図14の各部の信号波形を示す。端子2
09から再生パルス210が入力される。この信号は図
3に示すように、ピット211の部分で”H”になる信
号で、信号の立ち上がりエッジがピットの前エッジに、
信号の立ち下がりエッジがピットの後エッジに対応して
いる。インバータ212で再生パルス210を反転させ
た信号213を作っている。214、215はオープン
コレクタタイプのバッファである。再生パルス210
が”L”の時には、バッファ214の出力はGNDにな
り、バッファ215の出力はオープン状態となる。逆
に、再生パルス210が”H”の時にはバッファ214
の出力はオープン状態に、バッファ215の出力はGN
Dになる。FIG. 14 shows a circuit diagram of an embodiment of the pulse width detecting means, and FIG. 15 shows signal waveforms of respective parts of FIG. Terminal 2
The reproduction pulse 210 is input from 09. As shown in FIG. 3, this signal is a signal that becomes "H" at the pit 211, and the rising edge of the signal is the front edge of the pit.
The falling edge of the signal corresponds to the trailing edge of the pit. The inverter 212 produces a signal 213 by inverting the reproduction pulse 210. Reference numerals 214 and 215 are open collector type buffers. Reproduction pulse 210
Is "L", the output of the buffer 214 is GND and the output of the buffer 215 is open. On the contrary, when the reproduction pulse 210 is "H", the buffer 214
Output is open and the output of buffer 215 is GN.
It becomes D.
【0026】トランジスタ216とその周辺の抵抗とで
定電流回路を構成している。この定電流回路で作られた
定電流をトランジスタ217、218でスイッチングす
る。再生パルス210が”L”の時にはトランジスタ2
17がオンして、トランジスタ218がオフして、定電
流はトランジスタ217のコレクタに接続されている抵
抗に流れ込む。逆に再生パルス210が”H”になる
と、トランジスタ217がオフして、トランジスタ21
8がオンして、定電流はトランジスタ218のコレクタ
に接続されているコンデンサ219に流れ込み電圧が発
生する。The transistor 216 and the resistors around it form a constant current circuit. The constant current generated by this constant current circuit is switched by the transistors 217 and 218. Transistor 2 when playback pulse 210 is "L"
17 turns on and transistor 218 turns off, causing a constant current to flow into the resistor connected to the collector of transistor 217. On the contrary, when the reproduction pulse 210 becomes "H", the transistor 217 turns off and the transistor 21
8 is turned on, and a constant current flows into the capacitor 219 connected to the collector of the transistor 218 to generate a voltage.
【0027】ディレイ素子220で信号213を時間T
1だけ遅延させた信号221を作る。ナンドゲート22
2により信号213と221からリセット信号223が
作られる。リセット信号223が”L”の時、バッファ
224の出力はGNDになり、リセットされる。リセッ
ト信号223が”H”の時には、バッファ225の出力
はオープン状態になり、前述した定電流がコンデンサ2
19に流れ込んでいる時には信号226はランプ状に上
昇し、定電流が流れ込まないときには一定値を保持す
る。また、227のオペアンプは、信号226をA/D
コンバータ229に入力させるバッファである。オペア
ンプ227は高入力インピーダンスタイプの例えばFE
T入力のものを用いる。信号226と228は同電圧に
なる。The delay element 220 outputs the signal 213 to the time T.
A signal 221 delayed by 1 is created. Nand gate 22
2 produces a reset signal 223 from signals 213 and 221. When the reset signal 223 is "L", the output of the buffer 224 becomes GND and is reset. When the reset signal 223 is "H", the output of the buffer 225 is in an open state, and the constant current described above causes the capacitor 2
The signal 226 rises like a ramp when flowing into 19, and maintains a constant value when a constant current does not flow. In addition, the operational amplifier 227 outputs the signal 226 to the A / D
This is a buffer to be input to the converter 229. The operational amplifier 227 is of a high input impedance type, such as FE.
Use the one with T input. The signals 226 and 228 have the same voltage.
【0028】一方、ディレイ素子230で再生パルス2
10を時間T2だけ遅延させた信号を作り、この信号の
立ち下がりエッジでワンショットマルチバイブレータ2
31は幅T3のパルス232を生成する。A/Dコンバ
ータ229は信号228を、A/D変換したディジタル
データ233を端子234に出力する。ディジタルデー
タ233はパルス232でラッチされる。On the other hand, the reproduction pulse 2 is reproduced by the delay element 230.
10 is delayed by time T2, and the one-shot multivibrator 2 is generated at the falling edge of this signal.
31 produces a pulse 232 of width T3. The A / D converter 229 outputs the digital data 233 obtained by A / D converting the signal 228 to the terminal 234. The digital data 233 is latched with the pulse 232.
【0029】次に、再生制御手段の1実施例について説
明する。図16に本発明の再生制御手段のイコライザ部
分の回路図を示す。イコライザの調整方法について説明
する。ここで、イコライザは一般的に次式で表される。Next, one embodiment of the reproduction control means will be described. FIG. 16 shows a circuit diagram of the equalizer portion of the reproduction control means of the present invention. A method of adjusting the equalizer will be described. Here, the equalizer is generally expressed by the following equation.
【0030】 Vout(t)=Vin(t)−k{Vin(t+τ)+Vin(t−τ)} ただし、0≦k≦1、τはディレイラインの遅延時間 端子235から再生信号236が入力される。ここで、
端子235につながる前段のアンプの出力インピーダン
スは十分に小さいものとする。抵抗237,238,2
39,240,241の間には次のような関係がある。Vout (t) = Vin (t) −k {Vin (t + τ) + Vin (t−τ)} where 0 ≦ k ≦ 1 and τ is the delay line delay time terminal 235 and the reproduction signal 236 is input. It here,
It is assumed that the output impedance of the preceding amplifier connected to the terminal 235 is sufficiently small. Resistors 237, 238, 2
The following relationships exist between 39, 240, and 241.
【0031】R2=R3=R4 R1=7*R2 R0=R1+R2+R3+R4 さらに、242のディレイラインの特性インピーダンス
は、R0と(R1+R2+R3+R4)の並列抵抗と同
じになるように設定されている。243は差動増幅器で
ある。入力インピーダンスはディレイラインの特性イン
ピーダンスに比べて十分大きいので、ディレイラインを
通った信号は、+入力端子で全反射して、再びディレイ
ラインを通る。+−入力端子の信号の差動を行なった信
号244を端子245に出力する。+入力端子には、2
46の信号のディレイライン242を通った信号247
が入力される。−入力端子には249のアナログマルチ
プレクサの出力(OUT)信号248が入力される。R2 = R3 = R4 R1 = 7 * R2 R0 = R1 + R2 + R3 + R4 Further, the characteristic impedance of the delay line 242 is set to be the same as the parallel resistance of R0 and (R1 + R2 + R3 + R4). 243 is a differential amplifier. Since the input impedance is sufficiently larger than the characteristic impedance of the delay line, the signal that has passed through the delay line is totally reflected at the + input terminal and then passes through the delay line again. The signal 244, which is the differential signal of the + -input terminals, is output to the terminal 245. 2 to the + input terminal
The signal 247 that has passed through the delay line 242 of the signal of 46
Is entered. The output (OUT) signal 248 of the analog multiplexer 249 is input to the input terminal.
【0032】ここで、249のアナログマルチプレクサ
はI1,I2,I3,I4の4入力から1出力を選択し
て出力する。端子250から入力されるセレクト信号2
51により選択する信号が決められる。図に示すよう
に、R1〜R4で分圧された信号がI1〜I4に入力さ
れている。さらに、各抵抗には上述した関係があるの
で、246の信号をV0とすると、各入力信号は次のよ
うになる。また、各入力選択された時の、イコライザの
特性を決める定数kは以下のようになる。Here, the analog multiplexer 249 selects and outputs one output from the four inputs I1, I2, I3 and I4. Select signal 2 input from terminal 250
The signal to be selected is determined by 51. As shown in the figure, the signals divided by R1 to R4 are input to I1 to I4. Further, since the resistors have the above-described relationship, when the signal of 246 is V0, the input signals are as follows. The constant k that determines the characteristics of the equalizer when each input is selected is as follows.
【0033】I1=0.3V0 ,k=0.3 I2=0.2V0 ,k=0.2 I3=0.1V0 ,k=0.1 I4=0 ,k=0 図17にイコライザのkの値と再生パルス幅の関係を示
す。なお、この図は最短ピットを再生した場合のもので
ある。252の直線で示すT02が再生パルス幅の理想値
である。直線253に示すようにkの値を大きくしてい
くに従い、イコライザの効果が顕著になり、再生パルス
幅は短くなっていく。また図示はしてないが、ディレイ
ラインのTの異なるものを切り替えることで、Z−CA
Vフォーマットのようなディスク内外周で転送レートの
異なるフォーマットにも対応できる。I1 = 0.3V0, k = 0.3 I2 = 0.2V0, k = 0.2 I3 = 0.1V0, k = 0.1 I4 = 0, k = 0 FIG. The relationship between the value and the reproduction pulse width is shown. This figure shows the case where the shortest pit is reproduced. T02 indicated by the straight line 252 is the ideal value of the reproduction pulse width. As the value of k is increased as indicated by the straight line 253, the effect of the equalizer becomes remarkable and the reproduction pulse width becomes shorter. Although not shown in the figure, the Z-CA
It is also possible to support formats such as the V format, which have different transfer rates inside and outside the disc.
【0034】図18に本発明のパルス発生手段の1実施
例を示す。また、図19には図18の各部の信号波形を
示す。254のセクタマーク検出回路は、端子255か
ら入力されるプリピット再生信号からセクタマークを検
出し、256のセクタマーク信号を出力する。257の
ライトクロック発生回路は、記録時に必要なライトクロ
ック258を発生させる。259のカウンタは記録パル
スを発生させるタイミングを作りだすもので、254の
セクタマーク信号でリセットされ、ある値になると26
0の出力を”H”にする。261,262,263,2
64,265,266はD−フリップフロップである。
これらもセクタマークでリセットされる。FIG. 18 shows an embodiment of the pulse generating means of the present invention. Further, FIG. 19 shows signal waveforms of respective parts of FIG. The sector mark detection circuit 254 detects a sector mark from the prepit reproduction signal input from the terminal 255 and outputs a sector mark signal 256. The write clock generation circuit 257 generates a write clock 258 required for recording. The counter 259 creates the timing of generating the recording pulse, and is reset by the sector mark signal 254 and reaches a certain value.
The output of 0 is made "H". 261,262,263,2
Reference numerals 64, 265 and 266 are D-flip-flops.
These are also reset by the sector mark.
【0035】端子267からは268のパターン選択信
号が入力される。パターン選択信号268が”H”の時
は、最短ピットパターンが選択される。この時、論理素
子272により、D−フリップフロップ261の出力2
69が”H”で、D−フリップフロップ264の出力2
71が”L”の間”H”となる最短ピットパルス270
が得られ、端子277から記録パルス276が出力され
る。この実施例では変調方式として2−7変調を想定し
ているので、最短ピットパルスはライトクロック3個分
となる。図19はこの場合の各部の信号波形である。268 pattern selection signals are input from the terminal 267. When the pattern selection signal 268 is "H", the shortest pit pattern is selected. At this time, the output 2 of the D-flip-flop 261 is output by the logic element 272.
69 is "H", output 2 of D-flip-flop 264
Shortest pit pulse 270 that becomes "H" while 71 is "L"
Then, the recording pulse 276 is output from the terminal 277. Since 2-7 modulation is assumed as the modulation method in this embodiment, the shortest pit pulse is three write clocks. FIG. 19 shows the signal waveform of each part in this case.
【0036】一方、パターン選択信号268が”L”の
時には、最短ピット以外のパターンが選択される。本実
施例ではライトクロック5個分のパルスを作っている。
論理素子273により、D−フリップフロップ261の
出力269が”H”で、D−フリップフロップ266の
出力278が”L”の間”H”となるパルス274が得
られ、記録パルス276が端子267から出力される。On the other hand, when the pattern selection signal 268 is "L", a pattern other than the shortest pit is selected. In this embodiment, pulses for five write clocks are created.
The logic element 273 obtains a pulse 274 in which the output 269 of the D-flip-flop 261 is “H” and the output 278 of the D-flip-flop 266 is “H” while it is “L”, and the recording pulse 276 is the recording pulse 276. Is output from.
【0037】(実施例4)図20と図21に本発明の光
メモリ装置の記録再生制御方法のフローチャートを示
す。以下これらのフローチャートに沿って制御方法の説
明を行う。制御が開始されると、279で記録パワーと
パルス幅の初期値の設定を行う。次に280でパターン
1を記録する。ここで、記録するパターンは記録された
ピットが最短ピット若しくは最短ギャップとならないパ
ターンである。例えばデータの変調方式として2−7変
調を用いた場合には、最短ピットは変調データが”10
01”となった場合であるので、これ以外のパターンを
選べばよい。上記のパターンを記録する領域については
実施例1の所で説明した通りである。(Embodiment 4) FIGS. 20 and 21 are flowcharts of a recording / reproducing control method for an optical memory device according to the present invention. The control method will be described below with reference to these flowcharts. When the control is started, the recording power and the initial value of the pulse width are set at 279. Next, at 280, pattern 1 is recorded. Here, the pattern to be recorded is a pattern in which the recorded pit does not become the shortest pit or the shortest gap. For example, when the 2-7 modulation is used as the data modulation method, the modulation data of the shortest pit is "10".
Since this is the case of "01", a pattern other than this may be selected. The area for recording the above pattern is as described in the first embodiment.
【0038】次に、記録したピットを再生し、281で
パルス幅Tの測定を行う。282で測定したパルス幅T
と理想値T1とのズレ量dT1=T−T1を計算する。
283でズレ量dT1が許容範囲e0より小さいかどう
か判断する。Noすなわち許容範囲を越えていると判断
されたときには、284の判断に移る。284ではズレ
dT1量がe1より大きいかどうかの判断を行う。これ
は記録手段の制御として記録パワーの制御のみで良い
か、記録パルス幅の制御と記録パワーの制御の両方を行
う必要が有るかどうかの判断をするものである。Yes
の場合には286の記録パルス幅制御を行ない、次いで
285の記録パワーの制御を行う。Noの場合には28
5の記録パワー制御を行う。そして再び280に戻り、
ズレ量dT1がe0よりも小さくなるまでループをまわ
る。ズレ量dT1がe0よりも小さくなると、記録系の
制御を終了する。Next, the recorded pit is reproduced and the pulse width T is measured at 281. Pulse width T measured at 282
The deviation amount dT1 = T−T1 from the ideal value T1 is calculated.
At 283, it is determined whether the deviation amount dT1 is smaller than the allowable range e0. When No, that is, when it is determined that the allowable range is exceeded, the process proceeds to the determination of 284. At 284, it is determined whether the deviation dT1 amount is larger than e1. This is to judge whether only the recording power is required to control the recording means, or whether it is necessary to control both the recording pulse width and the recording power. Yes
In this case, the recording pulse width control of 286 is performed, and then the recording power control of 285 is performed. 28 for No
5 recording power control is performed. And then back to 280,
The loop is repeated until the deviation amount dT1 becomes smaller than e0. When the deviation amount dT1 becomes smaller than e0, the control of the recording system ends.
【0039】図22に記録パワーと再生パルス幅の関係
を示す。292のラインが、理想値T1である。±e0
が許容範囲で、e0<e1である。293の直線がパル
ス幅t1で記録した場合、294の直線がパルス幅t2
で記録した場合、295の直線がパルス幅t3で記録し
た場合の、記録パワーと再生パルス幅の関係である。こ
こで、t1<t2<t3となっている。FIG. 22 shows the relationship between the recording power and the reproduction pulse width. The line 292 is the ideal value T1. ± e0
Is an allowable range, and e0 <e1. When the line 293 is recorded with the pulse width t1, the line 294 is the pulse width t2
The relationship between the recording power and the reproduction pulse width when the straight line 295 is recorded with the pulse width t3. Here, t1 <t2 <t3.
【0040】初期設定で、記録パルス幅t1で記録した
とき、aの状態であったとする。ズレ量はe1よりも大
きいので、記録パルス幅と記録パワーの制御を行う。記
録パルス幅をt1からt2に増加させると、bの状態に
なり、さらに記録パワーを増加させることによってcの
状態になる。この時のズレ量は±e0よりも小さくな
る。294の直線の傾きは予め定数として決められてい
るが、装置やディスクによって異なる場合がある。この
ような場合でも、記録パワーを2回変えて再生パルス幅
を測定すれば直線の傾きがわかるので、最大3回記録パ
ワーを変えれば、再生パルス幅TはT01±e0の範囲
内におさめることが可能である。In the initial setting, it is assumed that the state of "a" is obtained when recording is performed with the recording pulse width t1. Since the deviation amount is larger than e1, the recording pulse width and the recording power are controlled. When the recording pulse width is increased from t1 to t2, the state becomes b, and by further increasing the recording power, the state becomes c. The amount of deviation at this time is smaller than ± e0. The slope of the straight line 294 is predetermined as a constant, but may vary depending on the device and the disc. Even in such a case, if the recording power is changed twice and the reproduction pulse width is measured, the slope of the straight line can be found. Therefore, if the recording power is changed up to three times, the reproduction pulse width T should be kept within the range of T01 ± e0. Is possible.
【0041】記録手段の制御が終了すると、図21の再
生手段の制御に移る。ここで、図20と図21でAと書
いた端子どうしがつながっている。まず287でパター
ン2を記録する。記録する領域は、前述のパターン1の
場合と同様である。ここで、パターン2は変調データの
中で、最短ピットとなるものである。パターン1の場合
と同様に変調方式として2−7変調を考えると、最短ピ
ットとなるのは、”1001”の場合である。また、1
−7変調の場合には”101”というパターンである。
次に288で再生パルス幅Tの測定を行う。289で、
Tと理想値T2との差dT2=T−T2の計算をする。When the control of the recording means is completed, the control of the reproducing means of FIG. 21 is started. Here, the terminals labeled A in FIGS. 20 and 21 are connected. First, at 287, the pattern 2 is recorded. The area to be recorded is the same as in the case of the pattern 1 described above. Here, the pattern 2 is the shortest pit in the modulated data. Considering 2-7 modulation as the modulation method similar to the case of pattern 1, the shortest pit is the case of "1001". Also, 1
In the case of -7 modulation, the pattern is "101".
Next, at 288, the reproduction pulse width T is measured. At 289,
The difference dT2 = T−T2 between T and the ideal value T2 is calculated.
【0042】290でズレ量dT2が許容範囲e2より
小さいかどうか判断する。No即ち許容範囲を越えてい
る場合には、291のイコライザの調整を行なう。dT
2が正の場合、すなわち再生パルス幅が理想値よりも広
い場合であるが、これはイコライザのkが小さすぎるの
で、kの値を大きくする。逆にdT2が負の場合は、再
生パルス幅が理想値よりも狭いということである。これ
は、イコライザのkの値が大きすぎ過補償になっている
ので、kの値を小さくする。このようにしてイコライザ
のkを変えた後、再び288の再生パルス幅測定を行
い、ズレ量dT2がe2より小さくなると、290でY
esとなり制御が終了する。例えば図17に示すよう
に、最初にk=0.1でaの状態であったとすると、k
=0.2に変更すれば再生パルス幅のズレ量は±e2に
おさまる。At 290, it is determined whether the deviation amount dT2 is smaller than the allowable range e2. If No, that is, the allowable range is exceeded, the equalizer 291 is adjusted. dT
When 2 is positive, that is, when the reproduction pulse width is wider than the ideal value, this is because the k of the equalizer is too small, so the value of k is increased. On the contrary, when dT2 is negative, the reproduction pulse width is narrower than the ideal value. This is because the value of k of the equalizer is too large and is overcompensated, so the value of k is reduced. After changing the equalizer k in this way, the reproduction pulse width of 288 is measured again, and when the deviation amount dT2 becomes smaller than e2, Y is set at 290.
The control becomes es. For example, as shown in FIG. 17, if k = 0.1 and the state of a is initially set, k
If the value is changed to 0.2, the deviation amount of the reproduction pulse width is set to ± e2.
【0043】[0043]
【発明の効果】以上述べたように本発明によれば、最短
ピットとギャップを再生した時のパルス幅が最適値から
ずれないので、安定したデータの読み書きが行えるとい
う効果を有する。さらに、ディスクのフォーマットとし
て記録領域を半径方向にいくつかに分割し、内周から外
周の領域に行くに従って1周当たりの容量を増加させて
いくZCAVフォーマットを用いた場合でも、本発明を
用いれば各領域において最適な記録再生が行えるように
記録パワーとパルス幅の制御を行える。As described above, according to the present invention, the pulse width when reproducing the shortest pit and the gap does not deviate from the optimum value, so that there is an effect that stable data reading and writing can be performed. Further, according to the present invention, even when the ZCAV format in which the recording area is divided in the radial direction into several parts in the radial direction and the capacity per one turn increases from the inner circumference to the outer circumference, the present invention is used. The recording power and pulse width can be controlled so that optimum recording and reproduction can be performed in each area.
【0044】また、周囲環境の変化や経時変化等の影響
を受けないという効果を有する。さらに、記録再生系の
制御を、実際にディスクにピットを記録再生して自動的
に行ない、組立て時の調整が不要になるため、装置組立
て調整時の工数削減にもなるという効果も有する。Further, there is an effect that it is not affected by changes in the surrounding environment or changes with time. Furthermore, the control of the recording / reproducing system is automatically performed by actually recording / reproducing pits on / from the disc, and the adjustment at the time of assembling becomes unnecessary, so that the man-hours at the time of assembling and adjusting the apparatus can be reduced.
【図1】 本発明の請求項1記載の光メモリ装置のブロ
ック図。FIG. 1 is a block diagram of an optical memory device according to claim 1 of the present invention.
【図2】 本発明の光メモリ装置の記録パルス幅制御手
段1と記録パルス幅制御手段2の一実施例の回路ブロッ
ク図。FIG. 2 is a circuit block diagram of an embodiment of the recording pulse width control means 1 and the recording pulse width control means 2 of the optical memory device of the present invention.
【図3】 図2の中の記録パルス幅制御回路2の各部の
信号波形図。3 is a signal waveform diagram of each part of the recording pulse width control circuit 2 in FIG.
【図4】 本発明における最短ピット検出回路の一実施
例の回路図。FIG. 4 is a circuit diagram of an embodiment of a shortest pit detection circuit according to the present invention.
【図5】 図4の各部の信号波形図。5 is a signal waveform diagram of each part of FIG.
【図6】 本発明におけるパルス幅制御回路の一実施例
の回路図。FIG. 6 is a circuit diagram of an embodiment of a pulse width control circuit according to the present invention.
【図7】 図6の各部の信号波形図。FIG. 7 is a signal waveform diagram of each part in FIG.
【図8】 本発明の光メモリ装置の記録パワー制御手段
と半導体レーザ駆動手段の一実施例の回路図。FIG. 8 is a circuit diagram of an embodiment of recording power control means and semiconductor laser driving means of the optical memory device of the present invention.
【図9】 本発明の請求項2記載の記録パルス制御方法
の一実施例のフローチャート。FIG. 9 is a flowchart of an embodiment of a recording pulse control method according to claim 2 of the present invention.
【図10】 光磁気ディスクのフォーマット図。FIG. 10 is a format diagram of a magneto-optical disk.
【図11】 記録パワーと再生パルス幅の関係図。FIG. 11 is a diagram showing the relationship between recording power and reproduction pulse width.
【図12】 記録パルス幅制御量と再生パルス幅変化量
の関係図。FIG. 12 is a relationship diagram of a recording pulse width control amount and a reproduction pulse width change amount.
【図13】 本発明の請求項3記載の光メモリ装置のブ
ロック図。FIG. 13 is a block diagram of an optical memory device according to claim 3 of the present invention.
【図14】 パルス幅検出手段の実施例の回路図。FIG. 14 is a circuit diagram of an embodiment of pulse width detection means.
【図15】 図14の各部信号波形図。FIG. 15 is a signal waveform diagram of each part of FIG.
【図16】 再生制御手段の実施例の回路図。FIG. 16 is a circuit diagram of an embodiment of reproduction control means.
【図17】 イコライザのkと値と再生パルス幅の関係
図。FIG. 17 is a diagram showing the relationship between the equalizer k and value and the reproduction pulse width.
【図18】 パルス発生手段の実施例の回路図。FIG. 18 is a circuit diagram of an embodiment of pulse generation means.
【図19】 図18の各部信号波形図。FIG. 19 is a signal waveform diagram of each part of FIG. 18.
【図20】 本発明の請求項4記載の光メモリ装置の記
録再生制御方法を示したフローチャート。FIG. 20 is a flowchart showing a recording / reproducing control method of the optical memory device according to claim 4 of the present invention.
【図21】 本発明の請求項4記載の光メモリ装置の記
録再生制御方法を示したフローチャート。FIG. 21 is a flowchart showing a recording / reproducing control method of the optical memory device according to claim 4 of the present invention.
【図22】 記録パワーと再生パルス幅の関係図。FIG. 22 is a relationship diagram between recording power and reproduction pulse width.
1 再生制御手段 2 パルス幅検出手段 3 記録制御手段 4 パルス発生手段 5 半導体レーザ駆動手段 6 半導体レーザ 201 再生制御手段 202 パルス幅検出手段 203 記録制御手段 204 パルス発生手段 DESCRIPTION OF SYMBOLS 1 reproduction control means 2 pulse width detection means 3 recording control means 4 pulse generation means 5 semiconductor laser drive means 6 semiconductor laser 201 reproduction control means 202 pulse width detection means 203 recording control means 204 pulse generation means
Claims (4)
トの両エッジ部分に情報を持たせるピットエッジ方式に
より記録を行い、2階微分方式でデータの再生を行う光
メモリ装置において、 a)再生したデータからピット部またはピット間のギャ
ップ部のパルス幅を検出する、パルス幅検出手段と、 b)前記パルス幅検出手段からの出力により、最短ピッ
ト及び最短ギャップの記録パルス幅を制御する記録パル
ス幅制御手段1と、 c)前記パルス幅検出手段からの出力により、記録パル
ス列全体のパルス幅を制御する、記録パルス幅制御手段
2と、 d)前記パルス幅検出手段からの出力により、記録時の
光源のパワーを制御する記録パワー制御手段とからなる
ことを特徴とする光メモリ装置。1. An optical memory device for performing recording by a pit edge method in which information is provided on both edge portions of a pit by using a semiconductor laser or the like as a light source, and reproducing data by a second differential method, wherein: a) reproduced data Pulse width detection means for detecting the pulse width of the pit portion or the gap portion between the pits, and b) recording pulse width control for controlling the recording pulse width of the shortest pit and the shortest gap by the output from the pulse width detection means. Means 1, c) recording pulse width control means 2 for controlling the pulse width of the entire recording pulse train by the output from the pulse width detecting means, and d) light source at the time of recording by the output from the pulse width detecting means. And a recording power control means for controlling the power of the optical memory device.
ピット及び最短ギャップとならないデータパターンを記
録再生し、ピット若しくはギャップのパルス幅を測定し
てこの値が最適値となるように記録パワーの制御と、記
録パルス列全体を一律に削減または増加させる制御を行
い、次いで記録媒体上の特定領域に最短ピット若しくは
最短ギャップの孤立パターンを記録再生し、そのパルス
幅を測定してこの値が最適値となるように、記録データ
列中の最短ピットと最短ギャップのパルス幅を制御する
事を特徴とする、請求項1記載の光メモリ装置の記録再
生制御方法。2. A recording power is controlled so that a data pattern which does not become at least the shortest pit and the shortest gap is recorded and reproduced in a specific area on a recording medium, and a pulse width of the pit or the gap is measured so that this value becomes an optimum value. Then, control is performed to uniformly reduce or increase the entire recording pulse train, and then the shortest pit or shortest gap isolated pattern is recorded / reproduced in a specific area on the recording medium, and the pulse width is measured and this value is determined to be the optimum value. 2. The recording / reproducing control method for an optical memory device according to claim 1, wherein the pulse widths of the shortest pit and the shortest gap in the recording data string are controlled so that
上に形成されたピットの両エッジ部分に情報をもたせる
ピットエッジ記録方式で情報の記録再生を行う光メモリ
装置において、 a)再生したデータからピット部またはピット間のギャ
ップ部のパルス幅を検出するパルス幅検出手段と、 b)前記パルス幅検出手段からの出力により記録パルス
幅と光源の出力の制御を行う記録制御手段と、 c)前記パルス幅検出手段からの出力により再生系のイ
コライザ回路の定数の制御を行う再生制御手段と、 d)再生パルス幅検出用のピットを記録するためのパル
スを発生するパルス発生手段とからなることを特徴とす
る光メモリ装置。3. An optical memory device for recording / reproducing information by a pit edge recording method in which a semiconductor laser or the like is used as a light source, and information is provided on both edge portions of pits formed on a medium. Width detecting means for detecting the pulse width of the gap portion between the parts or pits, b) recording control means for controlling the recording pulse width and the output of the light source by the output from the pulse width detecting means, and c) the pulse. It is characterized by comprising reproduction control means for controlling the constant of the equalizer circuit of the reproduction system by the output from the width detection means, and d) pulse generation means for generating a pulse for recording a pit for reproduction pulse width detection. And optical memory device.
ない状態で、記録媒体上の定められた領域に変調データ
パターン中で最短ピット及び最短ギャップでないデータ
パターンを記録し、形成されたピットを再生しパルス幅
を測定して、この値が最適となるように記録手段の制御
を行なった後に、記録媒体上の定められた領域に孤立す
る最短パターンを記録し、形成されたピットを再生しパ
ルス幅を測定して、この値が最適となるように再生手段
中のイコライザ回路の定数を制御する事を特徴とする、
請求項3記載の光メモリ装置の記録再生制御方法。4. The shortest pit in the modulated data pattern and the data pattern that is not the shortest gap are recorded in a predetermined area on the recording medium while the equalizer in the reproduction control means is not operated, and the formed pit is reproduced. After measuring the pulse width and controlling the recording means to optimize this value, the shortest pattern that is isolated in a specified area on the recording medium is recorded, and the formed pit is reproduced to obtain the pulse width. Is measured, and the constant of the equalizer circuit in the reproducing means is controlled so that this value becomes optimum,
A recording / reproducing control method for an optical memory device according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197024A JPH0644567A (en) | 1992-07-23 | 1992-07-23 | Optical memory device and its recording and reproducing control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4197024A JPH0644567A (en) | 1992-07-23 | 1992-07-23 | Optical memory device and its recording and reproducing control method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644567A true JPH0644567A (en) | 1994-02-18 |
Family
ID=16367490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4197024A Pending JPH0644567A (en) | 1992-07-23 | 1992-07-23 | Optical memory device and its recording and reproducing control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644567A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112009A1 (en) * | 2003-06-13 | 2004-12-23 | Ricoh Company, Ltd. | Information recording method and information recording device |
| CN100367371C (en) * | 2003-06-13 | 2008-02-06 | 株式会社理光 | Information recording method and information recording apparatus |
-
1992
- 1992-07-23 JP JP4197024A patent/JPH0644567A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112009A1 (en) * | 2003-06-13 | 2004-12-23 | Ricoh Company, Ltd. | Information recording method and information recording device |
| US7301870B2 (en) | 2003-06-13 | 2007-11-27 | Ricoh Company, Ltd. | Information recording method and an information recording apparatus |
| CN100367371C (en) * | 2003-06-13 | 2008-02-06 | 株式会社理光 | Information recording method and information recording apparatus |
| CN100377222C (en) * | 2003-06-13 | 2008-03-26 | 株式会社理光 | Information recording method and information recording device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1329900C (en) | Laser diode driver and method of driving the laser diode driver in an optical recording and reproducing apparatus | |
| US6535470B1 (en) | Method and apparatus for writing data in a disk drive | |
| JP4431370B2 (en) | Recording signal generation method and recording / reproducing apparatus for optical recording medium | |
| JP4216204B2 (en) | Optical recording condition setting method, optical recording / reproducing apparatus, control program, and recording medium | |
| JP4156503B2 (en) | Optical recording pulse condition setting method, optical modulation recording / reproducing apparatus, control program, and recording medium | |
| JP2688500B2 (en) | Optical disk drive | |
| JP3165216B2 (en) | Mark edge recording method and apparatus | |
| JPS6232547B2 (en) | ||
| US7167432B2 (en) | Read and write sample and hold signal generation | |
| JP2556725Y2 (en) | Symmetry device | |
| JPH0676209A (en) | Magneto-optical recorder and magneto-optical recording method | |
| JP3737023B2 (en) | Pulse width control circuit | |
| JP2540881B2 (en) | Magnetic recording device | |
| JP2600568B2 (en) | Optical recording device | |
| JPH03238602A (en) | Electromagnet driving circuit for generating magnetic field impressed on magneto-optical disk driving device and driving method for the same | |
| JP3941226B2 (en) | Adjustment method of information reproducing apparatus | |
| JPH04209318A (en) | Optical information recording and reproducing device | |
| JP3142024B2 (en) | Recording pulse generation circuit | |
| JPH07307033A (en) | Semiconductor laser driving circuit for optical recorder | |
| JP2603500B2 (en) | Magnetic recording device | |
| JP2760329B2 (en) | Signal reproducing circuit and magnetic disk device using the same | |
| JPS61188743A (en) | Disk recording information copying device | |
| JPH03119571A (en) | Signal recording method and signal reproducing device | |
| JPH04105211A (en) | Characteristic measuring instrument for magnetic head device | |
| JPH0765508A (en) | External clock generator and data regenerator |