JPH0644567A - 光メモリ装置及びその記録再生制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 光メモリ装置でピットエッジ記録方式を用い
て高密度記録を行うときに、常に最適な記録状態を保て
るようにする。 【構成】 記録したピットを再生し、パルス幅検出手段
でパルス幅検出をして最適記録状態となるよう、記録パ
ルス幅制御手段２で最短ピット及び最短ギャップのパル
ス幅を、記録パルス幅制御手段１でそれ以外のパルス幅
を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光メモリ装置の記録再生
手段の制御方法に関する。

【０００２】

【従来の技術】従来の光メモリ装置は特開平２−６２７
２６に示す如く、記録パルスの立ち上がりを遅らせ、立
ち下がりを早める記録パルス幅補正回路を用いて記録を
行う。その補正量の調整は再生パルス幅を検出して行
う。

【０００３】

【発明が解決しようとする課題】しかし、上述の従来技
術では記録パルス幅の制御を全パルスを一律に行うのみ
である。光学系の特性のバラツキ等により、再生系の補
正状態が最適から外れ、その結果最短ピットや最短ギャ
ップを再生した時のパルス幅が理想値からずれてしま
い、再生系のマージンがなくなる。特に、高密度化した
時にこの影響が顕著になり、正しくデータの再生が行え
なくなるという課題を有する。

【０００４】そこで、本発明はこのような課題を解決す
るもので、常に最適な記録再生状態を保つことのできる
光メモリ装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明の光メモリ装置及
びその記録パルス制御方法は、 （１）半導体レーザ等を光源として用いてピットの両エ
ッジ部分に情報を持たせるピットエッジ方式により記録
を行い、２階微分方式でデータの再生を行う光メモリ装
置において、 ａ）再生したデータからピット部またはピット間のギャ
ップ部のパルス幅を検出する、パルス幅検出手段と、 ｂ）前記パルス幅検出手段からの出力により、最短ピッ
ト及び最短ギャップの記録パルス幅を制御する記録パル
ス幅制御手段１と、 ｃ）前記パルス幅検出手段からの出力により、記録パル
ス列全体のパルス幅を制御する、記録パルス幅制御手段
２と、 ｄ）前記パルス幅検出手段からの出力により、記録時の
光源のパワーを制御する記録パワー制御手段とからなる
ことを特徴とする。

【０００６】（２）記録媒体上の特定領域に少なくとも
最短ピット及び最短ギャップとならないデータパターン
を記録再生し、ピット若しくはギャップのパルス幅を測
定してこの値が最適値となるように記録パワーの制御
と、記録パルス列全体を一律に削減または増加させる制
御を行い、次いで記録媒体上の特定領域に最短ピット若
しくは最短ギャップの孤立パターンを記録再生し、その
パルス幅を測定してこの値が最適値となるように、記録
データ列中の最短ピットと最短ギャップのパルス幅を制
御する方法であることを特徴とする。

【０００７】（３）半導体レーザ等を光源として用い、
媒体上に形成されたピットの両エッジ部分に情報をもた
せるピットエッジ記録方式で情報の記録再生を行う光メ
モリ装置において、 ａ）再生したデータからピット部またはピット間のギャ
ップ部のパルス幅を検出するパルス幅検出手段と、 ｂ）前記パルス幅検出手段からの出力により記録パルス
幅と光源の出力の制御を行う記録制御手段と、 ｃ）前記パルス幅検出手段からの出力により再生系のイ
コライザ回路の定数の制御を行う再生制御手段と、 ｄ）再生パルス幅検出用のピットを記録するためのパル
スを発生するパルス発生手段とからなることを特徴とす
る。

【０００８】（４）再生制御手段中のイコライザを動作
させない状態で、記録媒体上の定められた領域に変調デ
ータパターン中で最短ピット及び最短ギャップでないデ
ータパターンを記録し、形成されたピットを再生しパル
ス幅を測定して、この値が最適となるように記録手段の
制御を行なった後に、記録媒体上の定められた領域に孤
立する最短パターンを記録し、形成されたピットを再生
しパルス幅を測定して、この値が最適となるように再生
手段中のイコライザ回路の定数を制御する事を特徴とす
る。

【０００９】

【実施例】

（実施例１）図１に本発明の光メモリ装置の請求項１の
ブロック図を示す。端子９からは再生データ１０が、端
子７からは記録パルス８がそれぞれ入力される。２の記
録パルス幅制御手段１は、記録パルス中の最短ピットと
最短ギャップのパルス幅の制御を行う。３の記録パルス
幅制御手段２は記録パルス全体ののパルス幅を一律に増
減させる制御を行う。記録パワー制御手段４は記録時の
パワーの制御を行う。半導体レーザ駆動回路５は記録パ
ルス幅制御手段２と記録パワー制御手段の出力により、
半導体レーザ６を駆動する。パルス幅検出手段１は再生
データ１０のピット部またはピット間部のパルス幅の検
出を行い、パルス幅信号１１を２の記録パルス幅制御手
段１と、３の記録パルス幅制御手段２と、記録パワー制
御手段４に出力する。

【００１０】図２に記録パルス幅制御手段１と記録パル
ス幅制御手段２の一実施例の回路図を示す。図中点線で
囲った部分２が記録パルス幅制御手段１で、３が記録パ
ルス幅制御手段２である。端子１２からは記録パルス１
３が入力される。最短ピット検出回路１４により、記録
パルス１３の中から最短ピットを検出して、パルス幅制
御回路１５で最短ピットのパルス幅の制御を行う。一
方、最短ギャップを最短ギャップ検出回路１７により検
出して、ギャップ幅制御回路１８で最短ギャップのギャ
ップ幅制御を行う。次いで、パルス合成回路１６によっ
て、パルスの合成を行うことにより、最短ピットと最短
ギャップの幅の制御された記録パルス１９が得られる。

【００１１】次に記録パルス幅制御手段２について説明
する。２２はディレイ素子で、記録パルス１９を遅延さ
せた信号２４を作るものである。遅延時間は端子２０か
ら入力される制御信号２１により定められる。記録パル
ス１９と遅延された信号２４を、アンドゲート２３によ
り論理積をとることにより、端子２６からディレイ素子
２２の遅延時間分だけパルス幅の短くなった記録パルス
２５を出力する。この実施例では記録パルス幅制御手段
２は、記録パルスを短くする回路となっているが、逆に
一律に長くする場合にはアンドゲートの代わりにオアゲ
ートにすれば良い。また、状況によってはパルス幅を変
化させない場合ももちろんある。図３に図２の中の記録
パルス幅制御回路２の各部の信号波形を示す。

【００１２】図４は図２の中の最短ピット検出回路１４
の一実施例の具体的な回路図である。また、図５は図４
の各部の信号波形図である。以下これらの図により回路
の動作の説明を行う。回路はシフトレジスタと論理演算
素子とからなる。端子２７には記録パルス２８が、端子
２９にはライトクロック３０がそれぞれ入力される。３
１〜３６の各シフトレジスタからは、記録パルス２８を
順次シフトした信号３７，３８，３９，４０，４１，４
２が出力される。ここで、１段シフトした信号をＳ１、
２段シフトした信号をＳ２、３段シフトした信号をＳ
３、４段シフトした信号をＳ４、５段シフトした信号を
Ｓ５、６段シフトした信号をＳ６とする。この例では変
調方式として１−７変調を想定している。１−７変調さ
れたデータを両エッジ記録すると、最短ピットデータパ
ターンとしては”１０１”となるので、記録パルスはラ
イトクロック２個分”Ｈ”が続く。論理素子４３により
シフトレジスタ出力パターンＳ１〜Ｓ６が、”ＬＨＨＬ
ＬＬ”の時に信号４４が出力される。この信号は最短ピ
ットで前エッジが孤立している場合である。また、論理
素子４５によりパターンが”ＬＬＬＨＨＬ”の時に信号
４６が出力される。この信号は最短ピットで後エッジが
孤立している場合である。図５に示す入力パターン２８
は両エッジとも孤立している場合である。信号４４、４
６ともパルス幅が入力の半分の１クロック分で、タイミ
ングも異なるので、シフトレジスタ４７，４８，４９，
５０，５１，５２，５３とアンドゲート５４，５５で最
短ピットパルスとして整形している。端子５６からは前
エッジが孤立している最短ピットパルス５７が、端子５
８からは後エッジが孤立している最短ピットパルス５９
が出力される。

【００１３】次にパルス幅制御回路について説明する。
図６にパルス幅制御回路の一実施例の具体的な回路例を
示す。また、図７に図６の各部の信号波形を示す。端子
６１からは孤立最短ピット信号６２が入力される。最短
ピット幅をＴｐ、ディレイ素子６３のディレイ時間をｔ
１、ディレイ素子６６のディレイ時間をｔ２とする。た
だし、これらの値の間には ０≦ｔ１＜ｔ２≦Ｔｐ、ｔ
１＋ｔ２＝Ｔｐ の関係がある。

【００１４】アンドゲート６５で信号６２と、６２をｔ
１だけ遅延させた信号６４のアンドをとることにより、
端子７１からは立ち上がりエッジがＴｐよりｔ１だけ短
くなったパルス信号７０が出力される。一方、ゲート６
８により信号６２と、６２をｔ２だけ遅延させた信号６
７を反転した信号のアンドをとることにより、端子７４
からは立ち下がりエッジがＴｐよりｔ１だけ短くなった
パルス信号７５が出力される。また、アンドゲート６９
でパルス信号７０と７５のアンドをとることにより、Ｔ
ｐに対して立ち上がりと立ち下がりの両エッジがｔ１づ
つ短くなったパルス信号７２が、端子７３から出力され
る。これらの３つの信号を回路で選択する。

【００１５】図２において、最短ギャップ検出回路１７
は図４の最短ピット検出回路と同じような回路で実現で
きる。また、ギャップ幅制御回路１８も、図６のパルス
幅制御回路と同じ様な回路で実現できる。

【００１６】図８に本発明の記録パワー制御手段と半導
体レーザ駆動手段の一実施例の回路図を示す。図中点線
で囲った部分４が記録パワー制御手段、５が半導体レー
ザ駆動手段である。まず４の記録パワー制御手段につい
て説明する。端子７６からはパルス幅検出信号７７が入
力される。ＣＰＵ７８はパルス幅検出信号７７に基づ
き、Ｄ／Ａコンバータ７９に記録時のパルス電流を決め
るためのデータを与える。Ｄ／Ａコンバータ７９により
アナログの制御信号に信号８０に変換される。オペアン
プ８１とトランジスタ８２および抵抗で定電流回路が構
成されている。電流値はアナログ信号８０で決定される
ので、Ｄ／Ａコンバータ７９に与えるデータを変えるこ
とにより記録パワーの制御を行う事ができる。

【００１７】次に５の半導体レーザ駆動手段について説
明をする。端子８５からは記録パルス８６が入力され
る。ここで、記録パルスは前述の記録パルス幅制御手段
１、２によりパルス幅が制御されたパルスである。ディ
ジタル素子８７は入力が”Ｈ”の時には非反転出力８８
が”Ｈ”、反転出力８９が”Ｌ”になり、入力が”Ｌ”
の時には非反転出力が”Ｌ”、反転出力が”Ｈ”になる
ように動作する。トランジスタ９０，９２でパルス電流
８３のスイッチングを行う。記録パルスが”Ｈ”の時に
はトランジスタ９２がオン、トランジスタ９０がオフと
なり、パルス電流は半導体レーザ６に流れ込む。この時
半導体レーザの光出力は記録時の高出力レベルになる。
逆に記録パルスが”Ｌ”の時には、トランジスタ９２が
オフ、トランジスタ９０がオンとなり、パルス電流は抵
抗９１に流れ込む。

【００１８】（実施例２）図９に本発明の請求項２に記
載の光メモリ装置の記録パルスの制御方法のフローチャ
ートを示す。以下フローチャートに沿って制御方法の説
明を行う。制御が開始されると、１０１で記録パワーと
記録パルス幅の初期値の設定を行う。１０２でパターン
１の記録を行う。ここで記録するパターンは最短ピット
若しくは最短ギャップとならないパターンである。例え
ば変調方式として両エッジ記録で１−７変調を考えてみ
る。１−７変調は１と１の間に０が１〜７個とることが
できる。従ってデータパターンが”１０１”となると、
最短ピット若しくは最短ギャップになるので、これ以外
のパターン、例えば”１０００１”を選べばよい。この
時の理想再生パルス幅をＴ０１とする。

【００１９】ここで記録を行う領域について説明する。
図１０はＩＳＯで規格化されている光磁気ディスクのフ
ォーマットである。１セクタ当り１０２４バイトのもの
である。図１０（ａ）中の１１５のODF Flag and Gaps
と呼ばれる領域を拡大したものを図１０（ｂ）に示す。
１１６と１１７のＧａｐには通常何も記録しない。１１
８のＡＬＰＣ領域は光源の半導体レーザの出力補正の為
にユーザーが自由に使用できる領域である。これらの通
常の記録再生に用いない領域を使いパターンの記録再生
を行うことができる。また、未使用のユーザーデータ領
域を用いることも考えられる。

【００２０】図９に戻り制御の説明を続ける。１０３で
先ほど記録したパターン１を再生し、パルス幅Ｔ１の検
出を行う。１０４で理想パルス幅Ｔ０１と再生パルス幅
Ｔ１とのずれ量ｄＴ＝Ｔ０１−Ｔ１を計算する。１０５
でずれ量ｄＴが許容範囲内か否か判断する。Ｎｏすなわ
ち許容範囲を越えていると判断されたときには、１０６
の判断に移る。

【００２１】１０６では、ずれ量ｄＴがＴｅ１より大き
いかどうかの判断を行う。この判断は記録パルスの制御
としてパワーのみの制御でよいか、パワーとパルス幅の
両方を制御するかの選択に使われる。記録パルス幅の制
御は前述のようにディレイ素子のディレイ時間を切り換
えて行うが、細かく制御するのは難しいため、大きく調
整するのはパルス幅で、細かい調整はパワーで行うのが
効果的である。ずれ量ｄＴがＴｅ１より大きいときに
は、１０７のパルス幅の調整と、１０８の記録パワーの
調整を行う。ｄＴがＴｅ１以下の時には１０９の記録パ
ワーの調整を行う。調整終了後再び１０２に戻ってパタ
ーン１の記録を行い、再生パルス幅検出を行い、ずれ量
が許容範囲内になるようにする。

【００２２】図１１に記録パワーと再生パルス幅の関係
を示す。最適パワー付近のときには、実線１１９に示す
ように記録パワーと再生パルス幅との間にはリニアな関
係がある。Ｔｃが理想再生パルス幅、１２０に示す領域
が許容範囲である。最初に記録パワーＰａで記録して再
生パルス幅Ｔａを得る。まず記録パワー調整を行い、次
にＰｂで記録して再生パルス幅Ｔｃを得たとすると、こ
れらの２個の量から直線１１９を表す式が求められ、最
適パワーであるＰｃを算出することができる。再び図９
に戻り、１０５でｄＴが許容範囲内と判断されたときに
は１１０のパターン２記録に移る。記録する領域は前述
したパターン１の場合と同様である。パターン２は最短
ピット若しくは最短ギャップになるパターンである。例
えば１−７変調の場合、”１０１”となる。１１１で再
生パルス幅Ｔ２の検出を行い、１１２で理想再生パルス
幅Ｔ０２とＴ２とのずれ量ｄＴ＝Ｔ０２−Ｔ２を計算す
る。１１３でずれ量ｄＴが許容範囲内かどうか判断す
る。Ｎｏすなわち許容範囲を越えていると判断された時
には、１１４の最短ピット、ギャップの記録パルス幅調
整を行う。そして再び１１０のパターン２記録に戻り、
ｄＴが許容範囲内になるまで１１０から１１４までを繰
り返す。１１３でＹｅｓすなわち許容範囲内の時には制
御を終了する。

【００２３】図１２に記録パルス幅制御量と再生パルス
幅変化量の関係を示す。１２１の直線が最短ピット及び
最短ギャップ以外の長いパターンの場合である。記録パ
ルス幅制御量と、再生パルス幅変化量は一致している。
１２２は最短ピット及び最短ギャップの場合で、長いパ
ターンに比べ記録パルス幅制御量に対する再生パルス幅
変化量が減少している。実験では比例定数約０．５であ
った。このことは１２２に示す最短ピット及び最短ギャ
ップのパルス幅設定の精度は、他のパターンに比べ２分
の１で良いことを表している。従って最短ピット及び最
短ギャップの制御は、パルス幅で行っても十分精度が得
られる。

【００２４】（実施例３）図１３に本発明の請求項３記
載の光メモリ装置のブロック図を示す。まず、パルス発
生手段２０４で作られた最短ピット及び最短ギャップと
ならないパターンの記録パルス２０８で、記録制御手段
２０３を通して記録が行われる。記録制御手段２０３で
は、予め決められた光出力で半導体レーザを制御する。
記録したピットを再生し、端子２０５から記録媒体に記
録されたピットの再生信号２０４が入力される。再生制
御手段２０１で再生系の信号処理制御が行われた後、パ
ルス幅検出手段２０２でピットの再生パルス幅を検出す
る。記録制御手段２０３は、パルス幅検出手段２０２の
出力２０７が最適値になるように、記録条件の制御を行
う。記録制御手段２０３による記録系の制御が終了する
と、次に、パルス発生手段２０４で作られた最短ピット
パターンの記録パルスにより記録を行い、２０１の再生
制御手段は、パルス幅検出手段２０２で検出されたパル
ス幅が最適値となるように再生条件の制御を行い、再生
状態を最適状態に制御する。

【００２５】図１４にパルス幅検出手段の実施例の回路
図を、図１５に図１４の各部の信号波形を示す。端子２
０９から再生パルス２１０が入力される。この信号は図
３に示すように、ピット２１１の部分で”Ｈ”になる信
号で、信号の立ち上がりエッジがピットの前エッジに、
信号の立ち下がりエッジがピットの後エッジに対応して
いる。インバータ２１２で再生パルス２１０を反転させ
た信号２１３を作っている。２１４、２１５はオープン
コレクタタイプのバッファである。再生パルス２１０
が”Ｌ”の時には、バッファ２１４の出力はＧＮＤにな
り、バッファ２１５の出力はオープン状態となる。逆
に、再生パルス２１０が”Ｈ”の時にはバッファ２１４
の出力はオープン状態に、バッファ２１５の出力はＧＮ
Ｄになる。

【００２６】トランジスタ２１６とその周辺の抵抗とで
定電流回路を構成している。この定電流回路で作られた
定電流をトランジスタ２１７、２１８でスイッチングす
る。再生パルス２１０が”Ｌ”の時にはトランジスタ２
１７がオンして、トランジスタ２１８がオフして、定電
流はトランジスタ２１７のコレクタに接続されている抵
抗に流れ込む。逆に再生パルス２１０が”Ｈ”になる
と、トランジスタ２１７がオフして、トランジスタ２１
８がオンして、定電流はトランジスタ２１８のコレクタ
に接続されているコンデンサ２１９に流れ込み電圧が発
生する。

【００２７】ディレイ素子２２０で信号２１３を時間Ｔ
１だけ遅延させた信号２２１を作る。ナンドゲート２２
２により信号２１３と２２１からリセット信号２２３が
作られる。リセット信号２２３が”Ｌ”の時、バッファ
２２４の出力はＧＮＤになり、リセットされる。リセッ
ト信号２２３が”Ｈ”の時には、バッファ２２５の出力
はオープン状態になり、前述した定電流がコンデンサ２
１９に流れ込んでいる時には信号２２６はランプ状に上
昇し、定電流が流れ込まないときには一定値を保持す
る。また、２２７のオペアンプは、信号２２６をＡ／Ｄ
コンバータ２２９に入力させるバッファである。オペア
ンプ２２７は高入力インピーダンスタイプの例えばＦＥ
Ｔ入力のものを用いる。信号２２６と２２８は同電圧に
なる。

【００２８】一方、ディレイ素子２３０で再生パルス２
１０を時間Ｔ２だけ遅延させた信号を作り、この信号の
立ち下がりエッジでワンショットマルチバイブレータ２
３１は幅Ｔ３のパルス２３２を生成する。Ａ／Ｄコンバ
ータ２２９は信号２２８を、Ａ／Ｄ変換したディジタル
データ２３３を端子２３４に出力する。ディジタルデー
タ２３３はパルス２３２でラッチされる。

【００２９】次に、再生制御手段の１実施例について説
明する。図１６に本発明の再生制御手段のイコライザ部
分の回路図を示す。イコライザの調整方法について説明
する。ここで、イコライザは一般的に次式で表される。

【００３０】 Ｖｏｕｔ（ｔ）＝Ｖｉｎ（ｔ）−ｋ｛Ｖｉｎ（ｔ＋τ）＋Ｖｉｎ（ｔ−τ）｝ ただし、０≦ｋ≦１、τはディレイラインの遅延時間 端子２３５から再生信号２３６が入力される。ここで、
端子２３５につながる前段のアンプの出力インピーダン
スは十分に小さいものとする。抵抗２３７，２３８，２
３９，２４０，２４１の間には次のような関係がある。

【００３１】Ｒ２＝Ｒ３＝Ｒ４ Ｒ１＝７＊Ｒ２ Ｒ０＝Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４ さらに、２４２のディレイラインの特性インピーダンス
は、Ｒ０と（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）の並列抵抗と同
じになるように設定されている。２４３は差動増幅器で
ある。入力インピーダンスはディレイラインの特性イン
ピーダンスに比べて十分大きいので、ディレイラインを
通った信号は、＋入力端子で全反射して、再びディレイ
ラインを通る。＋−入力端子の信号の差動を行なった信
号２４４を端子２４５に出力する。＋入力端子には、２
４６の信号のディレイライン２４２を通った信号２４７
が入力される。−入力端子には２４９のアナログマルチ
プレクサの出力（ＯＵＴ）信号２４８が入力される。

【００３２】ここで、２４９のアナログマルチプレクサ
はＩ１，Ｉ２，Ｉ３，Ｉ４の４入力から１出力を選択し
て出力する。端子２５０から入力されるセレクト信号２
５１により選択する信号が決められる。図に示すよう
に、Ｒ１〜Ｒ４で分圧された信号がＩ１〜Ｉ４に入力さ
れている。さらに、各抵抗には上述した関係があるの
で、２４６の信号をＶ0とすると、各入力信号は次のよ
うになる。また、各入力選択された時の、イコライザの
特性を決める定数ｋは以下のようになる。

【００３３】Ｉ１＝０．３Ｖ0 ，ｋ＝０．３ Ｉ２＝０．２Ｖ0 ，ｋ＝０．２ Ｉ３＝０．１Ｖ0 ，ｋ＝０．１ Ｉ４＝０ ，ｋ＝０ 図１７にイコライザのｋの値と再生パルス幅の関係を示
す。なお、この図は最短ピットを再生した場合のもので
ある。２５２の直線で示すＴ02が再生パルス幅の理想値
である。直線２５３に示すようにｋの値を大きくしてい
くに従い、イコライザの効果が顕著になり、再生パルス
幅は短くなっていく。また図示はしてないが、ディレイ
ラインのＴの異なるものを切り替えることで、Ｚ−ＣＡ
Ｖフォーマットのようなディスク内外周で転送レートの
異なるフォーマットにも対応できる。

【００３４】図１８に本発明のパルス発生手段の１実施
例を示す。また、図１９には図１８の各部の信号波形を
示す。２５４のセクタマーク検出回路は、端子２５５か
ら入力されるプリピット再生信号からセクタマークを検
出し、２５６のセクタマーク信号を出力する。２５７の
ライトクロック発生回路は、記録時に必要なライトクロ
ック２５８を発生させる。２５９のカウンタは記録パル
スを発生させるタイミングを作りだすもので、２５４の
セクタマーク信号でリセットされ、ある値になると２６
０の出力を”Ｈ”にする。２６１，２６２，２６３，２
６４，２６５，２６６はＤ−フリップフロップである。
これらもセクタマークでリセットされる。

【００３５】端子２６７からは２６８のパターン選択信
号が入力される。パターン選択信号２６８が”Ｈ”の時
は、最短ピットパターンが選択される。この時、論理素
子２７２により、Ｄ−フリップフロップ２６１の出力２
６９が”Ｈ”で、Ｄ−フリップフロップ２６４の出力２
７１が”Ｌ”の間”Ｈ”となる最短ピットパルス２７０
が得られ、端子２７７から記録パルス２７６が出力され
る。この実施例では変調方式として２−７変調を想定し
ているので、最短ピットパルスはライトクロック３個分
となる。図１９はこの場合の各部の信号波形である。

【００３６】一方、パターン選択信号２６８が”Ｌ”の
時には、最短ピット以外のパターンが選択される。本実
施例ではライトクロック５個分のパルスを作っている。
論理素子２７３により、Ｄ−フリップフロップ２６１の
出力２６９が”Ｈ”で、Ｄ−フリップフロップ２６６の
出力２７８が”Ｌ”の間”Ｈ”となるパルス２７４が得
られ、記録パルス２７６が端子２６７から出力される。

【００３７】（実施例４）図２０と図２１に本発明の光
メモリ装置の記録再生制御方法のフローチャートを示
す。以下これらのフローチャートに沿って制御方法の説
明を行う。制御が開始されると、２７９で記録パワーと
パルス幅の初期値の設定を行う。次に２８０でパターン
１を記録する。ここで、記録するパターンは記録された
ピットが最短ピット若しくは最短ギャップとならないパ
ターンである。例えばデータの変調方式として２−７変
調を用いた場合には、最短ピットは変調データが”１０
０１”となった場合であるので、これ以外のパターンを
選べばよい。上記のパターンを記録する領域については
実施例１の所で説明した通りである。

【００３８】次に、記録したピットを再生し、２８１で
パルス幅Ｔの測定を行う。２８２で測定したパルス幅Ｔ
と理想値Ｔ１とのズレ量ｄＴ１＝Ｔ−Ｔ１を計算する。
２８３でズレ量ｄＴ１が許容範囲ｅ０より小さいかどう
か判断する。Ｎｏすなわち許容範囲を越えていると判断
されたときには、２８４の判断に移る。２８４ではズレ
ｄＴ１量がｅ１より大きいかどうかの判断を行う。これ
は記録手段の制御として記録パワーの制御のみで良い
か、記録パルス幅の制御と記録パワーの制御の両方を行
う必要が有るかどうかの判断をするものである。Ｙｅｓ
の場合には２８６の記録パルス幅制御を行ない、次いで
２８５の記録パワーの制御を行う。Ｎｏの場合には２８
５の記録パワー制御を行う。そして再び２８０に戻り、
ズレ量ｄＴ１がｅ０よりも小さくなるまでループをまわ
る。ズレ量ｄＴ１がｅ０よりも小さくなると、記録系の
制御を終了する。

【００３９】図２２に記録パワーと再生パルス幅の関係
を示す。２９２のラインが、理想値Ｔ１である。±ｅ０
が許容範囲で、ｅ０＜ｅ１である。２９３の直線がパル
ス幅ｔ１で記録した場合、２９４の直線がパルス幅ｔ２
で記録した場合、２９５の直線がパルス幅ｔ３で記録し
た場合の、記録パワーと再生パルス幅の関係である。こ
こで、ｔ１＜ｔ２＜ｔ３となっている。

【００４０】初期設定で、記録パルス幅ｔ１で記録した
とき、ａの状態であったとする。ズレ量はｅ１よりも大
きいので、記録パルス幅と記録パワーの制御を行う。記
録パルス幅をｔ１からｔ２に増加させると、ｂの状態に
なり、さらに記録パワーを増加させることによってｃの
状態になる。この時のズレ量は±ｅ０よりも小さくな
る。２９４の直線の傾きは予め定数として決められてい
るが、装置やディスクによって異なる場合がある。この
ような場合でも、記録パワーを２回変えて再生パルス幅
を測定すれば直線の傾きがわかるので、最大３回記録パ
ワーを変えれば、再生パルス幅ＴはＴ０１±ｅ０の範囲
内におさめることが可能である。

【００４１】記録手段の制御が終了すると、図２１の再
生手段の制御に移る。ここで、図２０と図２１でＡと書
いた端子どうしがつながっている。まず２８７でパター
ン２を記録する。記録する領域は、前述のパターン１の
場合と同様である。ここで、パターン２は変調データの
中で、最短ピットとなるものである。パターン１の場合
と同様に変調方式として２−７変調を考えると、最短ピ
ットとなるのは、”１００１”の場合である。また、１
−７変調の場合には”１０１”というパターンである。
次に２８８で再生パルス幅Ｔの測定を行う。２８９で、
Ｔと理想値Ｔ２との差ｄＴ２＝Ｔ−Ｔ２の計算をする。

【００４２】２９０でズレ量ｄＴ２が許容範囲ｅ２より
小さいかどうか判断する。Ｎｏ即ち許容範囲を越えてい
る場合には、２９１のイコライザの調整を行なう。ｄＴ
２が正の場合、すなわち再生パルス幅が理想値よりも広
い場合であるが、これはイコライザのｋが小さすぎるの
で、ｋの値を大きくする。逆にｄＴ２が負の場合は、再
生パルス幅が理想値よりも狭いということである。これ
は、イコライザのｋの値が大きすぎ過補償になっている
ので、ｋの値を小さくする。このようにしてイコライザ
のｋを変えた後、再び２８８の再生パルス幅測定を行
い、ズレ量ｄＴ２がｅ２より小さくなると、２９０でＹ
ｅｓとなり制御が終了する。例えば図１７に示すよう
に、最初にｋ＝０．１でａの状態であったとすると、ｋ
＝０．２に変更すれば再生パルス幅のズレ量は±ｅ２に
おさまる。

【００４３】

【発明の効果】以上述べたように本発明によれば、最短
ピットとギャップを再生した時のパルス幅が最適値から
ずれないので、安定したデータの読み書きが行えるとい
う効果を有する。さらに、ディスクのフォーマットとし
て記録領域を半径方向にいくつかに分割し、内周から外
周の領域に行くに従って１周当たりの容量を増加させて
いくＺＣＡＶフォーマットを用いた場合でも、本発明を
用いれば各領域において最適な記録再生が行えるように
記録パワーとパルス幅の制御を行える。

【００４４】また、周囲環境の変化や経時変化等の影響
を受けないという効果を有する。さらに、記録再生系の
制御を、実際にディスクにピットを記録再生して自動的
に行ない、組立て時の調整が不要になるため、装置組立
て調整時の工数削減にもなるという効果も有する。

【図面の簡単な説明】

【図１】 本発明の請求項１記載の光メモリ装置のブロ
ック図。

【図２】 本発明の光メモリ装置の記録パルス幅制御手
段１と記録パルス幅制御手段２の一実施例の回路ブロッ
ク図。

【図３】 図２の中の記録パルス幅制御回路２の各部の
信号波形図。

【図４】 本発明における最短ピット検出回路の一実施
例の回路図。

【図５】 図４の各部の信号波形図。

【図６】 本発明におけるパルス幅制御回路の一実施例
の回路図。

【図７】 図６の各部の信号波形図。

【図８】 本発明の光メモリ装置の記録パワー制御手段
と半導体レーザ駆動手段の一実施例の回路図。

【図９】 本発明の請求項２記載の記録パルス制御方法
の一実施例のフローチャート。

【図１０】 光磁気ディスクのフォーマット図。

【図１１】 記録パワーと再生パルス幅の関係図。

【図１２】 記録パルス幅制御量と再生パルス幅変化量
の関係図。

【図１３】 本発明の請求項３記載の光メモリ装置のブ
ロック図。

【図１４】 パルス幅検出手段の実施例の回路図。

【図１５】 図１４の各部信号波形図。

【図１６】 再生制御手段の実施例の回路図。

【図１７】 イコライザのｋと値と再生パルス幅の関係
図。

【図１８】 パルス発生手段の実施例の回路図。

【図１９】 図１８の各部信号波形図。

【図２０】 本発明の請求項４記載の光メモリ装置の記
録再生制御方法を示したフローチャート。

【図２１】 本発明の請求項４記載の光メモリ装置の記
録再生制御方法を示したフローチャート。

【図２２】 記録パワーと再生パルス幅の関係図。

【符号の説明】

１ 再生制御手段 ２ パルス幅検出手段 ３ 記録制御手段 ４ パルス発生手段 ５ 半導体レーザ駆動手段 ６ 半導体レーザ ２０１ 再生制御手段 ２０２ パルス幅検出手段 ２０３ 記録制御手段 ２０４ パルス発生手段

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体レーザ等を光源として用いてピッ
   トの両エッジ部分に情報を持たせるピットエッジ方式に
   より記録を行い、２階微分方式でデータの再生を行う光
   メモリ装置において、 ａ）再生したデータからピット部またはピット間のギャ
   ップ部のパルス幅を検出する、パルス幅検出手段と、 ｂ）前記パルス幅検出手段からの出力により、最短ピッ
   ト及び最短ギャップの記録パルス幅を制御する記録パル
   ス幅制御手段１と、 ｃ）前記パルス幅検出手段からの出力により、記録パル
   ス列全体のパルス幅を制御する、記録パルス幅制御手段
   ２と、 ｄ）前記パルス幅検出手段からの出力により、記録時の
   光源のパワーを制御する記録パワー制御手段とからなる
   ことを特徴とする光メモリ装置。
2. 【請求項２】 記録媒体上の特定領域に少なくとも最短
   ピット及び最短ギャップとならないデータパターンを記
   録再生し、ピット若しくはギャップのパルス幅を測定し
   てこの値が最適値となるように記録パワーの制御と、記
   録パルス列全体を一律に削減または増加させる制御を行
   い、次いで記録媒体上の特定領域に最短ピット若しくは
   最短ギャップの孤立パターンを記録再生し、そのパルス
   幅を測定してこの値が最適値となるように、記録データ
   列中の最短ピットと最短ギャップのパルス幅を制御する
   事を特徴とする、請求項１記載の光メモリ装置の記録再
   生制御方法。
3. 【請求項３】 半導体レーザ等を光源として用い、媒体
   上に形成されたピットの両エッジ部分に情報をもたせる
   ピットエッジ記録方式で情報の記録再生を行う光メモリ
   装置において、 ａ）再生したデータからピット部またはピット間のギャ
   ップ部のパルス幅を検出するパルス幅検出手段と、 ｂ）前記パルス幅検出手段からの出力により記録パルス
   幅と光源の出力の制御を行う記録制御手段と、 ｃ）前記パルス幅検出手段からの出力により再生系のイ
   コライザ回路の定数の制御を行う再生制御手段と、 ｄ）再生パルス幅検出用のピットを記録するためのパル
   スを発生するパルス発生手段とからなることを特徴とす
   る光メモリ装置。
4. 【請求項４】 再生制御手段中のイコライザを動作させ
   ない状態で、記録媒体上の定められた領域に変調データ
   パターン中で最短ピット及び最短ギャップでないデータ
   パターンを記録し、形成されたピットを再生しパルス幅
   を測定して、この値が最適となるように記録手段の制御
   を行なった後に、記録媒体上の定められた領域に孤立す
   る最短パターンを記録し、形成されたピットを再生しパ
   ルス幅を測定して、この値が最適となるように再生手段
   中のイコライザ回路の定数を制御する事を特徴とする、
   請求項３記載の光メモリ装置の記録再生制御方法。