JPH0644769B2 - データ受信回路 - Google Patents
データ受信回路Info
- Publication number
- JPH0644769B2 JPH0644769B2 JP14495487A JP14495487A JPH0644769B2 JP H0644769 B2 JPH0644769 B2 JP H0644769B2 JP 14495487 A JP14495487 A JP 14495487A JP 14495487 A JP14495487 A JP 14495487A JP H0644769 B2 JPH0644769 B2 JP H0644769B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- monostable multivibrator
- data receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、例えばホームバスシステム，ＬＡＮ等におい
てＡＭＩ信号を用いた平衡形のデータ伝送方式のデータ
受信回路に関するものである。
てＡＭＩ信号を用いた平衡形のデータ伝送方式のデータ
受信回路に関するものである。
「従来の技術」 従来この種のデータ受信回路の基本的なブロック図を示
す第３図について説明すると、１，１′は伝送路との接
続端子、２，２′は直流阻止コンデンサ、３，３′は比
較回路、４は論理回路、５は受信信号出力端子である。
第４図はこれの動作を説明するための信号波形図で、
Ａ，Ａ′は比較回路３，３′の入力波形、Ｂ，Ｂ′はそ
の出力波形、Ｃは受信信号出力波形であり、第３図のブ
ロック図中のその位置に同一の符号を付与した。さて、
伝送路から接続端子１，１′を経て例えばＡ，Ａ′のＡ
ＭＩ信号（ＡＭＩ：alternate mark inversion（５０％
duty））が比較回路３及び３′に加えられると、比較
回路３，３′は、基準電圧値（例えば＋電位の一定レベ
ル値）と比較し、それより高いレベル値の信号が入力さ
れたとき出力を送出する。すなわち、比較回路３は入力
波形Ａにおける信号ａ１に対応して出力信号ｂ１を、比
較回路３′は入力波形Ａ′における出力信号ａ１′に対
応して出力信号ｂ１′をそれぞれ送出する。（波形Ｂ及
びＢ′参照）この出力波形Ｂ，Ｂ′が論理回路４に加え
られる。論理回路４はいずれか一方に信号（ｂ１又はｂ
１′）があるとき論理値が“０”（本例では負論理で示
している）となる波形Ｃを送出する。
す第３図について説明すると、１，１′は伝送路との接
続端子、２，２′は直流阻止コンデンサ、３，３′は比
較回路、４は論理回路、５は受信信号出力端子である。
第４図はこれの動作を説明するための信号波形図で、
Ａ，Ａ′は比較回路３，３′の入力波形、Ｂ，Ｂ′はそ
の出力波形、Ｃは受信信号出力波形であり、第３図のブ
ロック図中のその位置に同一の符号を付与した。さて、
伝送路から接続端子１，１′を経て例えばＡ，Ａ′のＡ
ＭＩ信号（ＡＭＩ：alternate mark inversion（５０％
duty））が比較回路３及び３′に加えられると、比較
回路３，３′は、基準電圧値（例えば＋電位の一定レベ
ル値）と比較し、それより高いレベル値の信号が入力さ
れたとき出力を送出する。すなわち、比較回路３は入力
波形Ａにおける信号ａ１に対応して出力信号ｂ１を、比
較回路３′は入力波形Ａ′における出力信号ａ１′に対
応して出力信号ｂ１′をそれぞれ送出する。（波形Ｂ及
びＢ′参照）この出力波形Ｂ，Ｂ′が論理回路４に加え
られる。論理回路４はいずれか一方に信号（ｂ１又はｂ
１′）があるとき論理値が“０”（本例では負論理で示
している）となる波形Ｃを送出する。
しかしながら、この種の伝送路に多数の装置が接続さ
れ、その結果、伝送信号の低周波成分が減衰されると、
第４図の入力波形Ａ，Ａ′における「正常な受信状態」
での信号ａ１及びａ１′は「正常でない受信状態」で示
される信号ａ２及びａ２′のように変形する。従って比
較回路３，３′の出力信号もｂ２，ｂ２′，ｂ３，
ｂ３′に示すように所定の時間幅及びタイミングで得ら
れなくなり受信信号出力波形Ｃも正常に出力されなくな
り誤動作の原因となつていた。
れ、その結果、伝送信号の低周波成分が減衰されると、
第４図の入力波形Ａ，Ａ′における「正常な受信状態」
での信号ａ１及びａ１′は「正常でない受信状態」で示
される信号ａ２及びａ２′のように変形する。従って比
較回路３，３′の出力信号もｂ２，ｂ２′，ｂ３，
ｂ３′に示すように所定の時間幅及びタイミングで得ら
れなくなり受信信号出力波形Ｃも正常に出力されなくな
り誤動作の原因となつていた。
「発明が解決しようとする問題点」 本発明は伝送路に多数の装置が接続されて、上述した入
力信号の低周波成分が減衰されるような状態となっても
正常な受信信号出力が得られるデータ受信回路を提供し
ようとするものである。
力信号の低周波成分が減衰されるような状態となっても
正常な受信信号出力が得られるデータ受信回路を提供し
ようとするものである。
「問題点を解決するための手段」 そのため本発明は、ＡＭＩ信号を用いた平衡形のデータ
伝送方式のデータ受信回路において、入力側の双方に上
記ＡＭＩ信号を微分する微分回路と、該微分回路の出力
信号レベルを基準値と比較する比較回路と、該比較回路
の出力信号によって駆動される単安定マルチバイブレー
タ回路をそれぞれ設け、一方の単安定マルチバイブレー
タ回路の出力信号が得られらたときその１ビット期間は
他方の単安定マルチバイブレータ回路の出力が送出され
ないように構成したしたものである。
伝送方式のデータ受信回路において、入力側の双方に上
記ＡＭＩ信号を微分する微分回路と、該微分回路の出力
信号レベルを基準値と比較する比較回路と、該比較回路
の出力信号によって駆動される単安定マルチバイブレー
タ回路をそれぞれ設け、一方の単安定マルチバイブレー
タ回路の出力信号が得られらたときその１ビット期間は
他方の単安定マルチバイブレータ回路の出力が送出され
ないように構成したしたものである。
「実施例」 第１図は本発明を実施したデータ受信回路のブロック図
である。２１，２１′は伝送路との接続端子、２２，２
２′は微分回路、２３，２３′は比較回路、２４，２
４′はアンド回路、２５，２５は単安定マルチバイブレ
ータ回路、２６は論理回路、２７は受信信号出力端子で
ある。次にこれの動作を現わす第２図の波形図について
説明する。Ｄ，Ｄ′は微分回路２２，２２′の入力波形
（ＡＭＩ信号）、Ｅ，Ｅ′はその出力波形、Ｆ，Ｆ′は
比較回路２３，２３′の出力波形、Ｇ，Ｇ′は単安定マ
ルチバイブレータ回路２５，２５′の出力波形、Ｊは受
信信号出力波形である。なお、前述と同様にブロック図
中のその位置に同一の符号を付与した。
である。２１，２１′は伝送路との接続端子、２２，２
２′は微分回路、２３，２３′は比較回路、２４，２
４′はアンド回路、２５，２５は単安定マルチバイブレ
ータ回路、２６は論理回路、２７は受信信号出力端子で
ある。次にこれの動作を現わす第２図の波形図について
説明する。Ｄ，Ｄ′は微分回路２２，２２′の入力波形
（ＡＭＩ信号）、Ｅ，Ｅ′はその出力波形、Ｆ，Ｆ′は
比較回路２３，２３′の出力波形、Ｇ，Ｇ′は単安定マ
ルチバイブレータ回路２５，２５′の出力波形、Ｊは受
信信号出力波形である。なお、前述と同様にブロック図
中のその位置に同一の符号を付与した。
さて、前述の説明と同様に伝送路から接続端子２１，２
１′を経てＤ，Ｄ′の波形が微分回路２２，２２′に加
えられると、これが微分されて、Ｅ，Ｅ′に示す波形と
して出力され、比較回路２３，２３′に加えられる。比
較回路２３，２３′は従来のものと同様に構成されてい
る。従って、波形Ｅ，Ｅ′における信号ｅ１，ｅ２及び
ｅ１′，ｅ２′に対応してそれぞれ出力信号ｆ１，ｆ２
及びｆ１′，ｆ２′が比較回路２３，２３′から送出さ
れる。そして、ｆ１，ｆ２はアンド回路２４に、信号ｆ
１′，ｆ２′はアンド回路２４′にそれぞれその一方の
入力信号として加えられ、それらの他方の入力信号とし
ては、単安定マルチバイブレータ回路２５，２５′の出
力がそれぞれ加えられる。単安定マルチバイブレータ回
路２５，２５′は平常その出力が高電位（“Ｈ”）〈第
２図では（＋）〉となつているので、上記ｆ
１（“Ｈ”）が比較回路２３から出力されたときアンド
回路２４は単安定マルチバイブレータ回路２５を駆動す
る出力信号を送出し、該単安定マルチバイブレータ回路
２５はその出力を後述する一定時間（ｔ０）を低電位
（“Ｌ”）〈第２図では（０）〉とする。（波形Ｇ参
照） 従って、信号ｅ１′に対応した比較回路２３′からの出
力信号ｆ１′がアンド回路２４′に加えられても単安定
マルチバイブレータ回路２５′は駆動されない。（波形
Ｇ′参照） 論理回路２６は、波形Ｊからもわかるようにその入力信
号のいずれか一方が“Ｌ”となつたときに出力を“Ｈ”
とし、その時間が例えば１ビット期間の１／２となるよ
うに構成されている。また上述した一定時間（ｔ０）を
１ビット期間よりもわずかに短い時間に設定すれば、信
号ｆ２′がアンド回路２４′に加えられたときには単安
定マルチバイブレータ回路２５′は駆動されてその出力
を“Ｌ”（一定時間ｔ０）とし、このときはその１ビッ
ト期間について単安定マルチバイブレータ回路２５から
出力が送出されないように成され、論理回路２６の出力
としては前述と同様に所定の受信信号が得られる。
１′を経てＤ，Ｄ′の波形が微分回路２２，２２′に加
えられると、これが微分されて、Ｅ，Ｅ′に示す波形と
して出力され、比較回路２３，２３′に加えられる。比
較回路２３，２３′は従来のものと同様に構成されてい
る。従って、波形Ｅ，Ｅ′における信号ｅ１，ｅ２及び
ｅ１′，ｅ２′に対応してそれぞれ出力信号ｆ１，ｆ２
及びｆ１′，ｆ２′が比較回路２３，２３′から送出さ
れる。そして、ｆ１，ｆ２はアンド回路２４に、信号ｆ
１′，ｆ２′はアンド回路２４′にそれぞれその一方の
入力信号として加えられ、それらの他方の入力信号とし
ては、単安定マルチバイブレータ回路２５，２５′の出
力がそれぞれ加えられる。単安定マルチバイブレータ回
路２５，２５′は平常その出力が高電位（“Ｈ”）〈第
２図では（＋）〉となつているので、上記ｆ
１（“Ｈ”）が比較回路２３から出力されたときアンド
回路２４は単安定マルチバイブレータ回路２５を駆動す
る出力信号を送出し、該単安定マルチバイブレータ回路
２５はその出力を後述する一定時間（ｔ０）を低電位
（“Ｌ”）〈第２図では（０）〉とする。（波形Ｇ参
照） 従って、信号ｅ１′に対応した比較回路２３′からの出
力信号ｆ１′がアンド回路２４′に加えられても単安定
マルチバイブレータ回路２５′は駆動されない。（波形
Ｇ′参照） 論理回路２６は、波形Ｊからもわかるようにその入力信
号のいずれか一方が“Ｌ”となつたときに出力を“Ｈ”
とし、その時間が例えば１ビット期間の１／２となるよ
うに構成されている。また上述した一定時間（ｔ０）を
１ビット期間よりもわずかに短い時間に設定すれば、信
号ｆ２′がアンド回路２４′に加えられたときには単安
定マルチバイブレータ回路２５′は駆動されてその出力
を“Ｌ”（一定時間ｔ０）とし、このときはその１ビッ
ト期間について単安定マルチバイブレータ回路２５から
出力が送出されないように成され、論理回路２６の出力
としては前述と同様に所定の受信信号が得られる。
以上の説明からも判るように１ビット期間中の最初に検
出すべき入力信号が比較回路２３（又は２３′）から出
力されたときに、その後の信号（例えばｆ１′）が出力
されても受信信号出力に影響を与えないので、第４図で
示した波形Ａ，Ａ′の「正常でない受信状態」のような
低周波成分が減衰した信号波形が到来したとしても、本
発明によるデータ受信回路によれば伝送された信号（符
号）を正しく識別することができる。すなわち、伝送路
に多数の装置を接続しても誤動作がないシステムを構成
できる。また伝送路とのインピーダンス不整合によるリ
ンギングの影響を受けないという効果もある。
出すべき入力信号が比較回路２３（又は２３′）から出
力されたときに、その後の信号（例えばｆ１′）が出力
されても受信信号出力に影響を与えないので、第４図で
示した波形Ａ，Ａ′の「正常でない受信状態」のような
低周波成分が減衰した信号波形が到来したとしても、本
発明によるデータ受信回路によれば伝送された信号（符
号）を正しく識別することができる。すなわち、伝送路
に多数の装置を接続しても誤動作がないシステムを構成
できる。また伝送路とのインピーダンス不整合によるリ
ンギングの影響を受けないという効果もある。
なお、本発明は上述の実施例に限られることなく、入力
信号の同相成分を除去するための差動増幅器を例えば比
較回路２３，２３′の前段に設けたり、単安定マルチバ
イブレータ回路の出力信号をマイクロコンピュータで読
み取って識別するようにしてもよい。
信号の同相成分を除去するための差動増幅器を例えば比
較回路２３，２３′の前段に設けたり、単安定マルチバ
イブレータ回路の出力信号をマイクロコンピュータで読
み取って識別するようにしてもよい。
「発明の効果」 以上説明したように本発明のデータ受信回路によれば、
ホームバスシステム，ＬＡＮ等に採用されるＡＭＩ信号
を用いた平衡形のデータ伝送方式において、伝送路に多
数の装置が接続されて伝送路の直流インピーダンスが小
さくなって伝送信号の低周波成分が減衰された場合にお
いても正しい受信信号識別ができる。
ホームバスシステム，ＬＡＮ等に採用されるＡＭＩ信号
を用いた平衡形のデータ伝送方式において、伝送路に多
数の装置が接続されて伝送路の直流インピーダンスが小
さくなって伝送信号の低周波成分が減衰された場合にお
いても正しい受信信号識別ができる。
【図面の簡単な説明】 第１図は本発明を実施したデータ受信回路のブロック
図、第２図はその動作を説明する信号波形図、第３図は
従来のデータ受信回路のブロック図、第４図はその動作
を説明する信号波形図である。 ２２，２２′……微分回路、３，３′，２３，２３′…
…比較回路、２４，２４′……アンド回路、２５，２
５′……単安定マルチバイブレータ回路、４，２６……
論理回路
図、第２図はその動作を説明する信号波形図、第３図は
従来のデータ受信回路のブロック図、第４図はその動作
を説明する信号波形図である。 ２２，２２′……微分回路、３，３′，２３，２３′…
…比較回路、２４，２４′……アンド回路、２５，２
５′……単安定マルチバイブレータ回路、４，２６……
論理回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古木 靖二 東京都品川区中延６丁目10番13号 株式会 社大興電機製作所内 審判の合議体 審判長 菅野 嘉昭 審判官 広岡 浩平 審判官 清水 康志
Claims (1)
- 【請求項１】ＡＭＩ信号を用いた平衡形のデータ伝送方
式のデータ受信回路において、上記ＡＭＩ信号から立ち
上りエッジと立ち下りエッジを抽出する微分回路と、該
微分回路の出力信号が有効であるか否かをそれぞれ基準
値と比較することによって判定する比較回路と、該比較
回路の出力信号をそれぞれ一方の入力信号とするアンド
回路と、該アンド回路の出力でそれぞれ駆動され、入力
ＡＭＩ信号幅より長く、１ビット期間よりわずかに短い
時間の動作信号を出力する単安定マルチバイブレータ回
路とを入力側の双方に設け、該単安定マルチバイブレー
タ回路の出力をそれぞれ他方の上記アンド回路の他方の
入力信号とし、上記双方の単安定マルチバイブレータ回
路の出力によって送信信号の論理を識別する識別手段を
設けたことを特徴とするデータ受信回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495487A JPH0644769B2 (ja) | 1987-06-10 | 1987-06-10 | データ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14495487A JPH0644769B2 (ja) | 1987-06-10 | 1987-06-10 | データ受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63309052A JPS63309052A (ja) | 1988-12-16 |
| JPH0644769B2 true JPH0644769B2 (ja) | 1994-06-08 |
Family
ID=15374056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14495487A Expired - Lifetime JPH0644769B2 (ja) | 1987-06-10 | 1987-06-10 | データ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644769B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342913A (ja) * | 1989-07-10 | 1991-02-25 | Fujitsu Ltd | 符号変換方法 |
-
1987
- 1987-06-10 JP JP14495487A patent/JPH0644769B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63309052A (ja) | 1988-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0843414B1 (en) | Receiver | |
| JP2002204272A (ja) | 信号伝送装置および信号伝送システム | |
| US4562582A (en) | Burst signal receiving apparatus | |
| US4392226A (en) | Multiple source clock encoded communications error detection circuit | |
| US5077552A (en) | Interface for coupling audio and video equipment to computer | |
| JPH01136430A (ja) | 通信装置 | |
| US4348657A (en) | Method for transmitting binary signals over a foreign wiring network | |
| JPS63309052A (ja) | デ−タ受信回路 | |
| CN1183480C (zh) | 用于操作保护地接收ook调制信号的电路装置 | |
| JPS59132224A (ja) | デイジタル回路 | |
| JP2559495Y2 (ja) | タイミング抽出回路 | |
| JP2963848B2 (ja) | Ｐｗｍ信号によるデータ通信方法およびその装置 | |
| JPH0638516Y2 (ja) | ダイヤル信号波形整形回路 | |
| JPH0124386B2 (ja) | ||
| JPH0340987B2 (ja) | ||
| JPS60203043A (ja) | 線路駆動回路 | |
| JPH0234540B2 (ja) | Seigyoshingodensohoshiki | |
| JPS59160359A (ja) | ２値信号伝送装置 | |
| JP3038997B2 (ja) | ビット同期通信方式及び装置 | |
| JPS62285553A (ja) | デ−タ伝送装置 | |
| JPS62139446A (ja) | デ−タ伝送方式 | |
| JPS63215225A (ja) | 受信装置 | |
| JPH0683268B2 (ja) | データ識別回路 | |
| JPS5961326A (ja) | 信号断検出回路 | |
| EP0517492A1 (en) | Data bus systems |