JPH0645279A - 半導体装置及びサリサイド構造の形成方法 - Google Patents
半導体装置及びサリサイド構造の形成方法Info
- Publication number
- JPH0645279A JPH0645279A JP10374392A JP10374392A JPH0645279A JP H0645279 A JPH0645279 A JP H0645279A JP 10374392 A JP10374392 A JP 10374392A JP 10374392 A JP10374392 A JP 10374392A JP H0645279 A JPH0645279 A JP H0645279A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- diffusion
- semiconductor device
- oxygen
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 サリサイド技術を用いて形成する半導体装置
であって、拡散領域のドーパントの外方への拡散による
コンタクト低下等の問題のない半導体装置を提供するこ
とを目的とし、また、拡散領域のドーパントの外方への
拡散の生じないサリサイド構造の形成方法を提供するこ
とを目的とする。 【構成】 Ｓｉ半導体基板１の不純物導入拡散層２上
の全面に、該不純物のＳｉ領域外への拡散を防止する酸
素導入された高融点金属化合物層４（ＴｉＯＮ層等）を
形成した半導体装置。Ｓｉ基板等のＳｉ系材料上にＴ
ｉ等の高融点金属31を形成し、窒素系雰囲気下で処理し
てサリサイド化し、その後シリサイド層32上に酸素導入
し、アニールするサリサイド構造の形成方法。
であって、拡散領域のドーパントの外方への拡散による
コンタクト低下等の問題のない半導体装置を提供するこ
とを目的とし、また、拡散領域のドーパントの外方への
拡散の生じないサリサイド構造の形成方法を提供するこ
とを目的とする。 【構成】 Ｓｉ半導体基板１の不純物導入拡散層２上
の全面に、該不純物のＳｉ領域外への拡散を防止する酸
素導入された高融点金属化合物層４（ＴｉＯＮ層等）を
形成した半導体装置。Ｓｉ基板等のＳｉ系材料上にＴ
ｉ等の高融点金属31を形成し、窒素系雰囲気下で処理し
てサリサイド化し、その後シリサイド層32上に酸素導入
し、アニールするサリサイド構造の形成方法。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、及びこの
半導体装置の製造に利用することができるサリサイド構
造の形成方法に関する。
半導体装置の製造に利用することができるサリサイド構
造の形成方法に関する。
【０００２】
【従来の技術】半導体装置の分野では微細化・集積化の
進行が著しく、シリコン半導体装置の分野においても、
例えばシリコンＬＳＩの高集積化がますます進んでい
る。これに伴い、配線抵抗やコンタクト抵抗を低減させ
る方法の一つとして、ゲート電極及び不純物拡散領域で
あるソース／ドレイン（Ｓ／Ｄ）領域上に高融点金属を
堆積させ、自己整合的に高融点金属シリサイドを形成す
るいわゆるサリサイド（SALICIDE:Self-Aligned Silici
de) 技術が注目されている。
進行が著しく、シリコン半導体装置の分野においても、
例えばシリコンＬＳＩの高集積化がますます進んでい
る。これに伴い、配線抵抗やコンタクト抵抗を低減させ
る方法の一つとして、ゲート電極及び不純物拡散領域で
あるソース／ドレイン（Ｓ／Ｄ）領域上に高融点金属を
堆積させ、自己整合的に高融点金属シリサイドを形成す
るいわゆるサリサイド（SALICIDE:Self-Aligned Silici
de) 技術が注目されている。
【０００３】中でもチタンシリサイド（ＴｉＳｉｘ）
は、高融点金属シリサイド中、最も低い抵抗率（１５μ
Ω−ｃｍ）を有するため、チタンシリサイドを利用した
チタンサリサイド技術が注目されている。
は、高融点金属シリサイド中、最も低い抵抗率（１５μ
Ω−ｃｍ）を有するため、チタンシリサイドを利用した
チタンサリサイド技術が注目されている。
【０００４】サリサイド技術、例えば上記したチタンサ
リサイド技術では、Ｓ／Ｄ拡散層の注入不純物（ドーパ
ント）の活性化をはかるため、一般に例えば９００℃以
上の高温アニールが必要である。
リサイド技術では、Ｓ／Ｄ拡散層の注入不純物（ドーパ
ント）の活性化をはかるため、一般に例えば９００℃以
上の高温アニールが必要である。
【０００５】しかしこの活性化アニールにより、拡散層
中のドーパントがチタンシリサイドにより吸い上げら
れ、シリサイドの結晶粒界を通って、ドーパントがシリ
サイド表面より外向拡散してしまうという現象が生じ
る。これは、図５に模式的に示すように、シリコン半導
体基板１上の不純物導入拡散領域２上にチタンシリサイ
ドＴｉＳｉｘ等の高融点金属シリサイド３が形成される
と、このチタンシリサイドの粒界３ａと粒界３ｂとの間
からＡｓ，Ｐ等の導入不純物が浸み出すような形で外に
拡散してしまうためと考えられる。この結果、チタンシ
リサイド／拡散層海面のドーパント濃度の低下がもたら
される。図６に、アニール前のチタンシリサイド層／拡
散層界面付近でのドーパント分布Ａ（図６のａ参照）
と、アニール後の同様なドーパント分布Ｂ（図６のｂ参
照）を示す通りである。このため、コンタクト抵抗が増
加する欠点がある。
中のドーパントがチタンシリサイドにより吸い上げら
れ、シリサイドの結晶粒界を通って、ドーパントがシリ
サイド表面より外向拡散してしまうという現象が生じ
る。これは、図５に模式的に示すように、シリコン半導
体基板１上の不純物導入拡散領域２上にチタンシリサイ
ドＴｉＳｉｘ等の高融点金属シリサイド３が形成される
と、このチタンシリサイドの粒界３ａと粒界３ｂとの間
からＡｓ，Ｐ等の導入不純物が浸み出すような形で外に
拡散してしまうためと考えられる。この結果、チタンシ
リサイド／拡散層海面のドーパント濃度の低下がもたら
される。図６に、アニール前のチタンシリサイド層／拡
散層界面付近でのドーパント分布Ａ（図６のａ参照）
と、アニール後の同様なドーパント分布Ｂ（図６のｂ参
照）を示す通りである。このため、コンタクト抵抗が増
加する欠点がある。
【０００６】このチタンシリサイドの結晶粒界を通って
のドーパントの外向拡散を防止するため、チタンシリサ
イド表面を酸化膜（ＳｉＯ2 膜）にてキャッピングし
て、ドーパントの外向拡散を防止する方法が提案されて
いる（プレスジャーナル社：Semiconductor World,１９
９１年１２月号２０３頁参照）。
のドーパントの外向拡散を防止するため、チタンシリサ
イド表面を酸化膜（ＳｉＯ2 膜）にてキャッピングし
て、ドーパントの外向拡散を防止する方法が提案されて
いる（プレスジャーナル社：Semiconductor World,１９
９１年１２月号２０３頁参照）。
【０００７】しかしこの方法では、図７に示すように、
酸化膜キャップを除去する際、酸化膜キャップ残渣42が
エッチング残りとして酸化膜サイドウォール41と不純物
導入拡散領域２であるＳ／Ｄ領域との界面にフィラメン
ト状に残る欠点がある。
酸化膜キャップを除去する際、酸化膜キャップ残渣42が
エッチング残りとして酸化膜サイドウォール41と不純物
導入拡散領域２であるＳ／Ｄ領域との界面にフィラメン
ト状に残る欠点がある。
【０００８】このため拡散領域２のドーパントの外向拡
散を防止することがチタンサリサイドプロセス上重要な
課題である。
散を防止することがチタンサリサイドプロセス上重要な
課題である。
【０００９】
【発明の目的】本発明は上記問題点に鑑みて創案された
ものであり、サリサイド技術を用いて形成する半導体装
置であって、拡散領域のドーパントの外方への拡散によ
りコンタクト性が低下する等の問題のない半導体装置を
提供することを目的とし、また、拡散領域のドーパント
の外方への拡散の生じないサリサイド構造の形成方法を
提供することを目的とする。
ものであり、サリサイド技術を用いて形成する半導体装
置であって、拡散領域のドーパントの外方への拡散によ
りコンタクト性が低下する等の問題のない半導体装置を
提供することを目的とし、また、拡散領域のドーパント
の外方への拡散の生じないサリサイド構造の形成方法を
提供することを目的とする。
【００１０】
【問題点を解決するための手段】本発明の半導体装置
は、シリコン半導体基板の不純物導入拡散層上の全面
に、該不純物のシリコン領域外への拡散を防止する酸素
導入された高融点金属化合物層を形成したことを特徴と
するものであって、この形成により上記目的を達成する
ものである。
は、シリコン半導体基板の不純物導入拡散層上の全面
に、該不純物のシリコン領域外への拡散を防止する酸素
導入された高融点金属化合物層を形成したことを特徴と
するものであって、この形成により上記目的を達成する
ものである。
【００１１】本発明のサリサイド構造の形成方法は、シ
リコン系材料上に高融点金属を形成し、窒素系雰囲気下
で処理してシリサイド化し、その後シリサイド層上に酸
素導入し、アニールすることであって、この構成により
上記目的を達成するものである。
リコン系材料上に高融点金属を形成し、窒素系雰囲気下
で処理してシリサイド化し、その後シリサイド層上に酸
素導入し、アニールすることであって、この構成により
上記目的を達成するものである。
【００１２】
【作用】本発明によれば、拡散領域からの高融点金属シ
リサイド結晶粒界を通ってのドーパントの外向拡散が抑
制される。この結果、低コンタクト抵抗が得られる。
リサイド結晶粒界を通ってのドーパントの外向拡散が抑
制される。この結果、低コンタクト抵抗が得られる。
【００１３】また、窒素系雰囲気下での処理により、高
融点金属ナイトライドを形成し、これに酸素導入（酸素
スタッフィング）する構成にでき、これによると、その
後の配線形成プロセスにおけるバリア性を増加させるこ
とができる。
融点金属ナイトライドを形成し、これに酸素導入（酸素
スタッフィング）する構成にでき、これによると、その
後の配線形成プロセスにおけるバリア性を増加させるこ
とができる。
【００１４】
【実施例】次に、本発明の実施例について説明する。但
し当然のことではあるが、本発明は以下に述べる実施例
により限定を受けるものではない。
し当然のことではあるが、本発明は以下に述べる実施例
により限定を受けるものではない。
【００１５】実施例１ 本実施例はチタンサリサイドプロセスにおいて、チタン
シリサイド（ＴｉＳｉｘ）上に自己整合的に形成された
チタンナイトライド（ＴｉＮ）膜を酸素雰囲気中にてア
ニールすることによってこれに酸素を導入し、チタンナ
イトライド柱状結晶の結晶粒界をＴｉＯｘやＴｉ（Ｏ
Ｎ）ｘ（またはＴｉＯｘＮｙ）にてスタッフさせ、これ
を埋めるようにした後、拡散領域の活性化アニールを行
って、チタンサリサイドを形成し、これにより図１に示
すような半導体装置を得るものである。以下に具体的な
プロセス実施例を図２を参照して説明する。
シリサイド（ＴｉＳｉｘ）上に自己整合的に形成された
チタンナイトライド（ＴｉＮ）膜を酸素雰囲気中にてア
ニールすることによってこれに酸素を導入し、チタンナ
イトライド柱状結晶の結晶粒界をＴｉＯｘやＴｉ（Ｏ
Ｎ）ｘ（またはＴｉＯｘＮｙ）にてスタッフさせ、これ
を埋めるようにした後、拡散領域の活性化アニールを行
って、チタンサリサイドを形成し、これにより図１に示
すような半導体装置を得るものである。以下に具体的な
プロセス実施例を図２を参照して説明する。
【００１６】（１）シリコン基板１に素子分離領域を形
成し、またポリシリコンにてゲート領域５を形成した
後、ＬＤＤ（Lightly Doped Drain)形成用のイオン注入
を行い、酸化膜を堆積させ、ゲートサイドウォール６を
形成する。図中、51はゲート酸化膜である。
成し、またポリシリコンにてゲート領域５を形成した
後、ＬＤＤ（Lightly Doped Drain)形成用のイオン注入
を行い、酸化膜を堆積させ、ゲートサイドウォール６を
形成する。図中、51はゲート酸化膜である。
【００１７】（２）次に８５０℃のドライ酸化にてゲー
ト領域５、不純物導入拡散領域であるソース／ドレイン
（Ｓ／Ｄ）領域上に、５ｎｍの酸化膜７を形成する（図
２（ａ））。酸化膜形成条件は次のとおりとした。 酸化条件：Ｏ2 流量＝１０リットル／ｍｉｎ １０分
間
ト領域５、不純物導入拡散領域であるソース／ドレイン
（Ｓ／Ｄ）領域上に、５ｎｍの酸化膜７を形成する（図
２（ａ））。酸化膜形成条件は次のとおりとした。 酸化条件：Ｏ2 流量＝１０リットル／ｍｉｎ １０分
間
【００１８】（３）次に高融点金属31としてＴｉを３０
ｎｍ堆積させる（図２（ｂ））。堆積条件は次のとおり
とした。 Ｔｉ堆積条件：ＲＦバアイス５０Ｗ，ＤＣ６００Ｗ，
０．４Ｐａ，Ａｒ４０ｓｃｃｍ
ｎｍ堆積させる（図２（ｂ））。堆積条件は次のとおり
とした。 Ｔｉ堆積条件：ＲＦバアイス５０Ｗ，ＤＣ６００Ｗ，
０．４Ｐａ，Ａｒ４０ｓｃｃｍ
【００１９】その後ＲＴＡ（Rapid Thermal Anneal) を
行った。即ちここでは６５０℃，３０ｓｅｃ、Ａｒ雰囲
気中にてアニールし、高融点金属31であるＴｉとＳｉと
の固相反応にて、高融点金属シリサイド32（ここではＴ
ｉＳｉｘ）を形成する。
行った。即ちここでは６５０℃，３０ｓｅｃ、Ａｒ雰囲
気中にてアニールし、高融点金属31であるＴｉとＳｉと
の固相反応にて、高融点金属シリサイド32（ここではＴ
ｉＳｉｘ）を形成する。
【００２０】（４）酸化膜サイドウォール６上の未反応
Ｔｉをアンモニアと過酸化水素水との混液にてエッチン
グした後、９００℃、３０ｓｅｃ、窒素雰囲気中にてア
ニールし、ＴｉＳｉｘをストイキオメトリなＴｉＳｉ2
とした高融点金属シリサイド層32とする。ＴｉＳｉ2 よ
りもＴｉＮの方が生成熱が低いため、このアニールによ
りＴｉＳｉ2 表面には高融点金属窒化物33（ここではチ
タンナイトライドＴｉＮ）が形成される（図２
（ｃ））。
Ｔｉをアンモニアと過酸化水素水との混液にてエッチン
グした後、９００℃、３０ｓｅｃ、窒素雰囲気中にてア
ニールし、ＴｉＳｉｘをストイキオメトリなＴｉＳｉ2
とした高融点金属シリサイド層32とする。ＴｉＳｉ2 よ
りもＴｉＮの方が生成熱が低いため、このアニールによ
りＴｉＳｉ2 表面には高融点金属窒化物33（ここではチ
タンナイトライドＴｉＮ）が形成される（図２
（ｃ））。
【００２１】（５）次のこの高融点金属シリサイド32
（ＴｉＳｉ2 ）に、ＢＦ2 （ドーズ量１Ｅ１５／ｃ
ｍ2 ）あるいはＡｓ（ドーズ量３Ｅ１５／ｃｍ2 ）をイ
オン注入する（図２（ｄ））。
（ＴｉＳｉ2 ）に、ＢＦ2 （ドーズ量１Ｅ１５／ｃ
ｍ2 ）あるいはＡｓ（ドーズ量３Ｅ１５／ｃｍ2 ）をイ
オン注入する（図２（ｄ））。
【００２２】（６）次に酸素雰囲気中にて８００℃、３
０ｓｅｃ、再度アニールを行う。このとき高融点金属シ
リサイド32（ＴｉＳｉ2 ）表面に形成されている高融点
金属窒化物33（ＴｉＮ）の柱状結晶粒界は、ＴｉＯｘや
Ｔｉ（ＯＮ）ｘ（またはＴｉＯｘＮｙ）の形にてスタッ
フィングされ、酸素導入された高融点金属化合物層４と
なる（図２（ｅ）。図３に拡大図で示す）。
０ｓｅｃ、再度アニールを行う。このとき高融点金属シ
リサイド32（ＴｉＳｉ2 ）表面に形成されている高融点
金属窒化物33（ＴｉＮ）の柱状結晶粒界は、ＴｉＯｘや
Ｔｉ（ＯＮ）ｘ（またはＴｉＯｘＮｙ）の形にてスタッ
フィングされ、酸素導入された高融点金属化合物層４と
なる（図２（ｅ）。図３に拡大図で示す）。
【００２３】（７）次に１１００℃、１０ｓｅｃ、窒素
雰囲気中にてアニールを行い、高融点金属シリサイド層
32であるＴｉＳｉ2 中からの下地Ｓｉ基板へのドーパン
トの拡散により不純物導入拡散層であるソース／ドレイ
ン（Ｓ／Ｄ）領域を形成する。このとき高融点金属シリ
サイド32であるＴｉＳｉ2 表面には結晶粒界が酸素スタ
ッフされたＴｉＯＮ膜（酸素導入された高融点金属化合
物層４）が形成されているため、ドーパントの外向拡散
は抑制され、低コンタクト抵抗が得られる（図１）。
雰囲気中にてアニールを行い、高融点金属シリサイド層
32であるＴｉＳｉ2 中からの下地Ｓｉ基板へのドーパン
トの拡散により不純物導入拡散層であるソース／ドレイ
ン（Ｓ／Ｄ）領域を形成する。このとき高融点金属シリ
サイド32であるＴｉＳｉ2 表面には結晶粒界が酸素スタ
ッフされたＴｉＯＮ膜（酸素導入された高融点金属化合
物層４）が形成されているため、ドーパントの外向拡散
は抑制され、低コンタクト抵抗が得られる（図１）。
【００２４】実施例２ 実施例１はＴｉＳｉ2 からの固相拡散によりＳ／Ｄ領域
を形成するものであるが、実施例２は、予めＳ／Ｄ領域
形成用のイオン注入を行った後、ＴｉＯＮ／ＴｉＳｉ2
構造を形成するものである。本実施例では以下の工程を
行った。
を形成するものであるが、実施例２は、予めＳ／Ｄ領域
形成用のイオン注入を行った後、ＴｉＯＮ／ＴｉＳｉ2
構造を形成するものである。本実施例では以下の工程を
行った。
【００２５】（１）実施例１と同じように、素子分離領
域、ＬＤＤ構造を形成した後、不純物導入拡散領域であ
るＳ／Ｄ領域に、ＢＦ2 （１Ｅ１５／ｃｍ2 ）あるいは
Ａｓ（３Ｅ１５／ｃｍ2 ）をイオン注入する（図４
（ａ））。
域、ＬＤＤ構造を形成した後、不純物導入拡散領域であ
るＳ／Ｄ領域に、ＢＦ2 （１Ｅ１５／ｃｍ2 ）あるいは
Ａｓ（３Ｅ１５／ｃｍ2 ）をイオン注入する（図４
（ａ））。
【００２６】（２）実施例１と同じように２ステップア
ニールにより、ゲート上及びＳ／Ｄ領域２上をＴｉＳｉ
2 化させ、高融点金属シリサイド32を形成する。その表
面は実施例１で説明したように、高融点金属窒化物33で
あるＴｉＮになる（図４（ｂ））。
ニールにより、ゲート上及びＳ／Ｄ領域２上をＴｉＳｉ
2 化させ、高融点金属シリサイド32を形成する。その表
面は実施例１で説明したように、高融点金属窒化物33で
あるＴｉＮになる（図４（ｂ））。
【００２７】（３）次に酸素雰囲気中にて８００℃、３
０ｓｅｃにてアニールを行い、高融点金属シリサイド32
であるＴｉＳｉ2 表面に形成されている高融点金属窒化
物33（ＴｉＮ）の柱状結晶粒界をＴｉＯｘやＴｉ（Ｏ
Ｎ）ｘにてスタッフする。これにより酸素導入された高
融点金属化合物層４を形成する（図４（ｃ））。
０ｓｅｃにてアニールを行い、高融点金属シリサイド32
であるＴｉＳｉ2 表面に形成されている高融点金属窒化
物33（ＴｉＮ）の柱状結晶粒界をＴｉＯｘやＴｉ（Ｏ
Ｎ）ｘにてスタッフする。これにより酸素導入された高
融点金属化合物層４を形成する（図４（ｃ））。
【００２８】（４）１１００℃、１０ｓｅｃ、窒素雰囲
気中にてアニールを行い、Ｓ／Ｄ領域２のドーパントを
活性化させる。このときＴｉＳｉ2 表面には結晶粒界が
酸素スタッフされたＴｉＯＮ膜（酸素導入された高融点
金属化合物層４）が形成されているため、ドーパントの
外向拡散は抑制され、図４（ｄ）に示す構造の半導体装
置が得られる。
気中にてアニールを行い、Ｓ／Ｄ領域２のドーパントを
活性化させる。このときＴｉＳｉ2 表面には結晶粒界が
酸素スタッフされたＴｉＯＮ膜（酸素導入された高融点
金属化合物層４）が形成されているため、ドーパントの
外向拡散は抑制され、図４（ｄ）に示す構造の半導体装
置が得られる。
【００２９】本発明は、上記した各実施例に限定される
ものではなく、構造、成膜条件等は任意に限定してよ
く、その他の構成についても本発明の範囲を逸脱しない
範囲で適宜選択できる。
ものではなく、構造、成膜条件等は任意に限定してよ
く、その他の構成についても本発明の範囲を逸脱しない
範囲で適宜選択できる。
【００３０】
【発明の効果】上述の如し、本発明によれば、サリサイ
ド技術を用いて形成する半導体装置であって、拡散領域
のドーパントの外方への拡散によりコンタクト低下等の
問題のない半導体装置を提供することができ、また、拡
散領域のドーパントの外方への拡散の生じないサリサイ
ド構造の形成方法を提供することができる。
ド技術を用いて形成する半導体装置であって、拡散領域
のドーパントの外方への拡散によりコンタクト低下等の
問題のない半導体装置を提供することができ、また、拡
散領域のドーパントの外方への拡散の生じないサリサイ
ド構造の形成方法を提供することができる。
【図１】 実施例１の半導体装置の断面図である。
【図２】 実施例１の工程を順に断面図で示すものであ
る。
る。
【図３】 実施例１における酸素導入された高融点金属
化合物部分の模式的拡大図である。
化合物部分の模式的拡大図である。
【図４】 実施例２の工程を順に断面図で示すものであ
る。
る。
【図５】 従来技術の問題点を示す図である。
【図６】 従来技術の問題点を示す図である。
【図７】 従来技術の問題点を示す図である。
１ 基板 ２ 不純物導入拡散領域（ソース／ドレイン領域） ４ 酸素導入された高融点金属化合物 31 高融点金属（Ｔｉ） 32 高融点金属シリサイド（ＴｉＳｉ2 ） 33 高融点金属窒化物（ＴｉＮ）
Claims (2)
- 【請求項１】シリコン半導体基板の不純物導入拡散層上
の全面に、該不純物のシリコン領域外への拡散を防止す
る酸素導入された高融点金属化合物層を形成したことを
特徴とする半導体装置。 - 【請求項２】シリコン系材料上に高融点金属を形成し、
窒素系雰囲気下で処理してシリサイド化し、その後シリ
サイド層上に酸素導入し、アニールすることを特徴する
サリサイド構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374392A JP3175289B2 (ja) | 1992-03-30 | 1992-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374392A JP3175289B2 (ja) | 1992-03-30 | 1992-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645279A true JPH0645279A (ja) | 1994-02-18 |
| JP3175289B2 JP3175289B2 (ja) | 2001-06-11 |
Family
ID=14362093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10374392A Expired - Fee Related JP3175289B2 (ja) | 1992-03-30 | 1992-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175289B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953632A (en) * | 1996-07-17 | 1999-09-14 | Nec Corporation | Method for manufacturing semiconductor device comprising a silicide film |
| KR100425147B1 (ko) * | 1997-09-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
-
1992
- 1992-03-30 JP JP10374392A patent/JP3175289B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953632A (en) * | 1996-07-17 | 1999-09-14 | Nec Corporation | Method for manufacturing semiconductor device comprising a silicide film |
| KR100425147B1 (ko) * | 1997-09-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3175289B2 (ja) | 2001-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255702B1 (en) | Semiconductor device having junction depths for reducing short channel effect | |
| US6127249A (en) | Metal silicidation methods and methods for using same | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| US6451693B1 (en) | Double silicide formation in polysicon gate without silicide in source/drain extensions | |
| JPH09171969A (ja) | 半導体素子の浅い接合形成方法 | |
| US6720627B1 (en) | Semiconductor device having junction depths for reducing short channel effect | |
| EP0903776A2 (en) | Titanium polycide stabilization with a porous barrier | |
| JP3014030B2 (ja) | 半導体装置の製造方法 | |
| KR100350748B1 (ko) | 반도체장치의제조방법 | |
| JP2930042B2 (ja) | 半導体装置の製造方法 | |
| JPH0684824A (ja) | 半導体装置の製造方法 | |
| US6150248A (en) | Method for fabricating semiconductor device | |
| JPH09172176A (ja) | Ｍｏｓデバイス製造方法 | |
| JP3175289B2 (ja) | 半導体装置の製造方法 | |
| JP3376158B2 (ja) | 半導体装置の製造方法 | |
| JP2586407B2 (ja) | 半導体装置の製造方法 | |
| JP3033526B2 (ja) | 半導体装置の製造方法 | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JPH10125919A (ja) | 半導体素子の電極形成方法 | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| JPH069213B2 (ja) | 半導体装置の製造方法 | |
| JPH11214328A (ja) | 半導体装置及びその製造方法 | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JPH08339970A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |