JPH0645419A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0645419A
JPH0645419A JP4193607A JP19360792A JPH0645419A JP H0645419 A JPH0645419 A JP H0645419A JP 4193607 A JP4193607 A JP 4193607A JP 19360792 A JP19360792 A JP 19360792A JP H0645419 A JPH0645419 A JP H0645419A
Authority
JP
Japan
Prior art keywords
semiconductor
bonding pad
semiconductor chip
probe
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4193607A
Other languages
Japanese (ja)
Inventor
Yoshiharu Takeuchi
芳治 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4193607A priority Critical patent/JPH0645419A/en
Publication of JPH0645419A publication Critical patent/JPH0645419A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体ウェーハのプローブ検査の段階で、半
導体ウェーハの完全なる位置決めがなされていないこと
によるボンディングパッドに対するプローブ針のずれを
事前に検知できる。 【構成】 半導体ウェハ1の主表面にボンディングパッ
ド4を備える半導体チップ3が複数個並設されて形成さ
れ、それぞれの半導体チップ3が同一の構成からなる半
導体装置において、前記半導体ウェハ1の主表面におけ
る、それぞれの半導体チップ3毎にその半導体チップ3
に対して同一の箇所に、前記半導体チップ3の並設方向
に沿って互に電気的に導通されかつ前記ボンディングパ
ッド4よりも小さな面積を有する少なくとも二個の導通
検出用パッド11が設けられている。
(57) [Abstract] [Purpose] It is possible to detect in advance the displacement of the probe needle with respect to the bonding pad due to the fact that the semiconductor wafer is not completely positioned at the stage of probe inspection of the semiconductor wafer. In a semiconductor device in which a plurality of semiconductor chips 3 each having a bonding pad 4 are arranged in parallel on the main surface of a semiconductor wafer 1 and each semiconductor chip 3 has the same structure, the main surface of the semiconductor wafer 1 The semiconductor chip 3 for each of the semiconductor chips 3 in
On the other hand, at least two conduction detecting pads 11 electrically connected to each other along the juxtaposed direction of the semiconductor chips 3 and having a smaller area than the bonding pad 4 are provided at the same position. There is.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に係り、特
に、半導体ウェハの主表面にボンディングパッドを備え
る半導体チップが複数個並設されて形成され、それぞれ
の半導体チップが同一の構成からなる半導体装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, it is formed by arranging a plurality of semiconductor chips each having a bonding pad on a main surface of a semiconductor wafer, each semiconductor chip having the same structure. The present invention relates to a semiconductor device.

【0002】[0002]

【従来の技術】このような半導体装置は、その半導体ウ
ェハからそれぞれの半導体チップがスクライブによって
分割されるようになっている。
2. Description of the Related Art In such a semiconductor device, each semiconductor chip is divided by scribe from the semiconductor wafer.

【0003】そして、このスクライブ前においては、半
導体ウェハの状態で、それぞれの半導体チップの電気的
特性の検査がなされるようになっている。
Before this scribing, the electrical characteristics of each semiconductor chip are inspected in the state of the semiconductor wafer.

【0004】この特性検査は、前記半導体ウェハを所定
の位置に精度よく位置決めした後、いわゆるプローバと
称される検査媒体が自動的にそれぞれの半導体チップ上
に順次位置付けられて、各半導体チップ毎に検査される
ものである。
In this characteristic inspection, after the semiconductor wafer is accurately positioned at a predetermined position, an inspection medium called a so-called prober is automatically positioned on each semiconductor chip in order, and each semiconductor chip is inspected. To be inspected.

【0005】すなわち、前記プローバは、半導体チップ
面に形成されている複数のボンディングパッド(入出力
端子)にそれぞれ機械的に接触する複数のプローブ針が
設けられたものであり、このプローブ針を介して信号の
入出力を行なって検査を行なうようになっている。
That is, the prober is provided with a plurality of probe needles which are in mechanical contact with a plurality of bonding pads (input / output terminals) formed on the semiconductor chip surface. The input / output of signals is performed to inspect.

【0006】なお、半導体ウェーハのプローブテストに
関しては、電子材料1983年別冊195頁ないし19
8頁に詳述されている。
Regarding the semiconductor wafer probe test, Electronic Materials 1983, Supplement, pp. 195 to 19
See page 8 for details.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、このよ
うなプローブテストにおいて、半導体ウェハを精度よく
位置付けたつもりでその回転方向にわずかなずれがあっ
た場合、最初の検査対象となる半導体チップの各ボンデ
ィングパッドに精度よく、換言すれば、各ボンディング
パッドの中央にそれぞれプローブ針が位置付けられて接
触していても、各半導体チップ毎の順次検査の段階で、
各プローブ針がそれぞれのボンディングパッドに対して
位置づれを起こしてくるという現象が発生してくる。
However, in such a probe test, when there is a slight misalignment in the rotation direction of the semiconductor wafer intended to be positioned accurately, each bonding of the semiconductor chip to be inspected first. Accurately to the pad, in other words, even if the probe needle is positioned and in contact with the center of each bonding pad, at the stage of sequential inspection for each semiconductor chip,
A phenomenon occurs in which each probe needle is displaced relative to each bonding pad.

【0008】これをそのまま放置していくと、その後の
各半導体チップ毎の順次検査の段階で、各プローブ針が
それぞれのボンディングパッド領域から外れてしまうと
いう問題が残されていた。
If this is left as it is, there remains a problem that each probe needle comes off from each bonding pad region in the subsequent sequential inspection stage of each semiconductor chip.

【0009】この場合、通常、ボンディングパッドは、
半導体チップの主表面に形成されたパッシベーション膜
であるシリコン酸化膜に形成された孔から露呈され、こ
のボンディングパッドの周辺部は該シリコン酸化膜に覆
われた構成となっていることから、各プローブ針がそれ
ぞれのボンディングパッド領域から外れてしまうときに
該シリコン酸化膜を破壊してしまうということになる。
In this case, the bonding pad is usually
Each probe is exposed from the hole formed in the silicon oxide film which is the passivation film formed on the main surface of the semiconductor chip, and the peripheral portion of this bonding pad is covered with the silicon oxide film. This means that the silicon oxide film is destroyed when the needles come off the respective bonding pad regions.

【0010】このようにシリコン酸化膜を破壊してしま
った場合、その破壊部からの汚染物の浸入を免れること
はなく、したがって該シリコン酸化膜の破壊をもたらし
た半導体チップは不良品として扱われていた。
When the silicon oxide film is destroyed in this way, it is inevitable that contaminants will infiltrate from the destroyed portion, and therefore the semiconductor chip that has caused the destruction of the silicon oxide film is treated as a defective product. Was there.

【0011】このことから、半導体チップの順次検査の
段階で、ボンディングパッドの周辺のシリコン酸化膜の
破壊に到る前において、半導体ウェーハの位置ずれを検
知できることが要望されていた。
From this, it has been demanded to be able to detect the positional deviation of the semiconductor wafer at the stage of the sequential inspection of the semiconductor chips, before the silicon oxide film around the bonding pads is destroyed.

【0012】それ故、本発明はこのような事情に基づい
てなされたものであり、その目的とするところのもの
は、半導体ウェーハのプローブ検査の段階で、半導体ウ
ェーハの完全なる位置決めがなされていないことによる
ボンディングパッドに対するプローブ針のずれを事前に
検知できる半導体装置を提供することにある。
Therefore, the present invention has been made under such circumstances, and the object of the present invention is that the semiconductor wafer is not completely positioned at the stage of probe inspection of the semiconductor wafer. It is an object of the present invention to provide a semiconductor device capable of detecting the displacement of the probe needle with respect to the bonding pad in advance.

【0013】[0013]

【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、半導体ウェーハの主
表面にボンディングパッドを備える半導体チップが複数
個並設されて形成され、それぞれの半導体チップが同一
の構成からなる半導体装置において、前記半導体ウェー
ハの主表面における、それぞれの半導体チップ毎にその
半導体チップに対して同一の箇所に、前記半導体チップ
の並設方向に沿って互に電気的に導通されかつ前記ボン
ディングパッドよりも小さな面積を有する少なくとも二
個の導通検出用パッドが設けられていることを特徴とす
るものである。
In order to achieve such an object, the present invention is basically formed by arranging a plurality of semiconductor chips having bonding pads on a main surface of a semiconductor wafer in parallel. In a semiconductor device in which each semiconductor chip has the same configuration, each semiconductor chip is provided on the main surface of the semiconductor wafer at the same location with respect to the semiconductor chip along the direction in which the semiconductor chips are arranged side by side. Is provided with at least two conduction detecting pads electrically connected to each other and having a smaller area than the bonding pad.

【0014】[0014]

【作用】このように構成した半導体装置は、その半導体
ウェーハの状態でプローブ検査をする際に、複数のプロ
ーブ針を指示したプローバが、各半導体チップの並設方
向に移動してそれぞれの半導体チップの上方に位置付け
られた場合に、各プローブ針が対応する各ボンディング
パッドに接触され、これにより、それぞれの半導体チッ
プの電気的特性が検査されるようになる。
In the semiconductor device configured as described above, the prober instructing a plurality of probe needles moves in the direction in which the semiconductor chips are juxtaposed during probe inspection in the state of the semiconductor wafer. When positioned above, the probe needles are brought into contact with the corresponding bonding pads, so that the electrical characteristics of the respective semiconductor chips can be inspected.

【0015】そして、本発明の場合、それぞれの半導体
チップに対して同一の箇所に、該半導体チップの並設方
向に沿って互に電気的に導通された少なくとも二個の導
通検出用パッドが設けられ、これら二個の導通検出用パ
ッドにそれぞれ接触するプローブ針を新たに前記プロー
バに設けておくことによって、この新たなプローブ針か
ら導通が検知されれば、少なくとも現時点において検査
している半導体チップは前記プローバに対して正確に位
置づけられていることになる。
Further, in the case of the present invention, at least two conduction detecting pads electrically connected to each other are provided at the same position for each semiconductor chip along the juxtaposed direction of the semiconductor chips. If a probe needle that comes into contact with each of these two continuity detection pads is newly provided in the prober, and if continuity is detected from this new probe needle, then at least the semiconductor chip being inspected at the present time is detected. Will be correctly positioned with respect to the prober.

【0016】しかし、順次半導体チップを検査していく
段階で、新たに設けたプローブ針に導通が取れなくなっ
た場合、半導体ウェーハが完全に位置決めがなされてい
ないことに起因して現時点において検査している半導体
チップがプローバに対して正確に位置づけられていない
ことが判定できる。
However, in the step of sequentially inspecting the semiconductor chips, if the newly provided probe needle loses electrical continuity, the semiconductor wafer is inspected at the present time because it is not completely positioned. It can be determined that the existing semiconductor chip is not correctly positioned with respect to the prober.

【0017】この場合、本発明では、前記少なくとも二
個の導通検出用パッドはボンディングパッドよりも小さ
い面積で構成されているため、各導通検出用パッドに対
するプローブ針のずれが、ボンディングパッドに対する
プローブ針のずれよりも前の段階において発生すること
から、ボンディングパッドに対するプローブ針のずれを
事前に検知できるようになる。
In this case, according to the present invention, since the at least two conduction detecting pads have a smaller area than the bonding pad, the displacement of the probe needle with respect to each conduction detecting pad is different from that of the bonding pad. Since it occurs at a stage before the deviation of the probe, the deviation of the probe needle with respect to the bonding pad can be detected in advance.

【0018】[0018]

【実施例】図2は、本発明による半導体装置をプローブ
検査に適用した場合における説明図で、(a)は側面
図、(b)は平面図である。
2A and 2B are explanatory views when the semiconductor device according to the present invention is applied to a probe inspection. FIG. 2A is a side view and FIG. 2B is a plan view.

【0019】同図において、半導体ウェハ1があり、こ
の半導体ウェハ1は半導体ウェハ支持台2に載置されて
いる。この半導体ウェハ1は円形状をなし、その周辺の
一部が切り欠かれた切欠き部1Aを有し、この切欠き部
1Aを基準として該半導体ウェハ支持台2に精度よく位
置決めして載置するようになっている。
In FIG. 1, there is a semiconductor wafer 1, which is placed on a semiconductor wafer support 2. This semiconductor wafer 1 has a circular shape, and has a notch 1A in which a part of its periphery is notched, and the semiconductor wafer 1 is accurately positioned and placed on the semiconductor wafer support base 2 with reference to the notch 1A. It is supposed to do.

【0020】半導体ウェハ1の主表面には、矩形状から
なる半導体チップ3がマトリックス状に配置されて形成
されている。これら各半導体チップ3はそれぞれ同一の
工程で形成され、同一の構成となっている。また、これ
ら各半導体チップ3はその周辺(図では上下辺のそれぞ
れ)に入出力端子となるボンディングパッド4が配置さ
れている。
On the main surface of the semiconductor wafer 1, semiconductor chips 3 having a rectangular shape are arranged and arranged in a matrix. These semiconductor chips 3 are formed in the same process and have the same structure. Further, each of these semiconductor chips 3 is provided with a bonding pad 4 serving as an input / output terminal on the periphery thereof (upper and lower sides in the figure).

【0021】半導体ウェハ1の上部には、前記半導体チ
ップ3の一に対向するようにしてプローバ5が配置さ
れ、このプローバ5は該半導体チップ3の各ボンディン
グパッド4のそれぞれに機械的に接触する複数のプロー
ブ針6と、これら各プローブ針6を支持するプローブ針
支持枠7とから構成されている。
A prober 5 is arranged above the semiconductor wafer 1 so as to face one of the semiconductor chips 3, and the prober 5 mechanically contacts each bonding pad 4 of the semiconductor chip 3. It is composed of a plurality of probe needles 6 and a probe needle support frame 7 that supports each probe needle 6.

【0022】そして、この実施例では、特に、該プロー
ブ針支持枠7に支持され、かつ前記プローブ針6とは別
個に新たに設けた導通検出用プローブ8が設けられてい
る。この導通検出用プローブ8の機能については後に詳
述する。
In this embodiment, in particular, a continuity detecting probe 8 which is supported by the probe needle supporting frame 7 and is provided separately from the probe needle 6 is provided. The function of the conduction detecting probe 8 will be described in detail later.

【0023】ここで、各半導体チップ3のボンディング
パッド4について、図3を用いて詳述する。同図(a)
は平面図であり、半導体チップ3の周辺を除く中央部に
は回路構成部3Aが形成され、その周辺(図においては
上下辺部)には、前記回路構成部3Aと電気的に接続さ
れたボンディングパッド4が複数個並設されている。
Here, the bonding pad 4 of each semiconductor chip 3 will be described in detail with reference to FIG. The same figure (a)
3 is a plan view, in which a circuit component 3A is formed in the central portion of the semiconductor chip 3 excluding the periphery thereof, and its periphery (upper and lower sides in the figure) is electrically connected to the circuit component 3A. A plurality of bonding pads 4 are arranged side by side.

【0024】同図(b)は同図(a)のb−b線におけ
る断面図であり、半導体基板3Bの主表面に絶縁膜とな
るシリコン酸化膜3Cが形成され、このシリコン酸化膜
3Cの表面にたとえばアルミニュム(Al)からなるボ
ンディングパッド4が形成されている。そして、パッシ
ベーション膜となるシリコン酸化膜3Dが形成され、こ
のシリコン酸化膜3Dは前記ポンディングパッド4の周
辺を覆うようにして該ボンディングパッド4を露呈させ
るための孔9が設けられている。
FIG. 2B is a sectional view taken along line bb in FIG. 1A, in which a silicon oxide film 3C serving as an insulating film is formed on the main surface of the semiconductor substrate 3B, and the silicon oxide film 3C is formed. A bonding pad 4 made of, for example, aluminum (Al) is formed on the surface. Then, a silicon oxide film 3D serving as a passivation film is formed, and a hole 9 for exposing the bonding pad 4 is provided so as to cover the periphery of the bonding pad 4 with the silicon oxide film 3D.

【0025】なお、従来においては、図4に示すよう
に、プローブ針6がボンディングパッド4の領域から位
置づれ(図中P方向のづれ)を起こして外れる段階で、
該ボンディングセパッド4の周辺を覆うシリコン酸化膜
3Dを破壊してしまうという問題点が残されていた。
Incidentally, in the prior art, as shown in FIG. 4, at the stage where the probe needle 6 is dislocated from the region of the bonding pad 4 (displacement in the P direction in the figure), and disengaged,
The problem remains that the silicon oxide film 3D covering the periphery of the bonding sepad 4 is destroyed.

【0026】図1は、半導体ウェハ1の主表面における
各半導体チップ3の間のいわゆるスクライブ領域と称さ
れる部分の構成を示した構成図である。
FIG. 1 is a structural diagram showing the structure of a so-called scribe area between the semiconductor chips 3 on the main surface of the semiconductor wafer 1.

【0027】スクライブ領域10には、各半導体チップ
3毎にかつ各半導体チップに対して同一の箇所に、導通
検出用パッド11が形成されている。この導通検出用パ
ッドは、本実施例の場合、3個設けられ、しかも前記プ
ローバ5の移動方向に沿って並設されたものとなってい
る。ここで、それぞれの導通検出用パッド11A、導通
検出用パッド11B、導通検出用パッド11Cのパッド
幅をWA、WB、WCとした場合、前記ボンディングパ
ッド4のパッド幅Wに対して、次式(1)に示すような
関係を有している。 W>WA=WC>WB ………(1) 同図(a)のb−b線における断面図を図1(b)に示
す。同図において、導通検出用パッド11A、11B、
11Cは、前記ボンディングパッド4と同一工程で形成
され、したがって、該ボンディングパッド4と同一高さ
となっている。そして、これら導通検出用パッド11
A、11B、11Cは、それぞれシリコン酸化膜3Cを
介在させて下層に設けた配線層12によって互に導通さ
れている。
In the scribe area 10, a conduction detecting pad 11 is formed for each semiconductor chip 3 and at the same position for each semiconductor chip. In the case of the present embodiment, three continuity detecting pads are provided and are arranged in parallel along the moving direction of the prober 5. When the pad widths of the conduction detection pad 11A, the conduction detection pad 11B, and the conduction detection pad 11C are WA, WB, and WC, the following formula ( The relationship is as shown in 1). W> WA = WC> WB (1) A sectional view taken along line bb of FIG. 1A is shown in FIG. In the figure, continuity detection pads 11A, 11B,
11C is formed in the same step as the bonding pad 4, and therefore has the same height as the bonding pad 4. Then, these conduction detecting pads 11
A, 11B, and 11C are electrically connected to each other by the wiring layer 12 provided in the lower layer with the silicon oxide film 3C interposed therebetween.

【0028】また、パッシベーション膜としてのシリコ
ン酸化膜3Dには、前記導通検出用パッド11A、11
B、11Cとともにその周辺の領域をも充分露呈させた
状態で孔9が形成されている。
The conduction detecting pads 11A and 11 are formed on the silicon oxide film 3D as a passivation film.
The holes 9 are formed in a state in which the areas around B and 11C are sufficiently exposed.

【0029】このように構成された半導体装置は、一の
半導体チップ3を検査する際に、プローバ5の導通検出
用プローブ針8A、8B、8Cは、図5に示すように、
それぞれの導通検出用パッド11A、11B、11Cに
機械的に接触し、その接触位置のずれが進むと、まず、
導通検出用プローブ針8Aと8Bとの導通が取れなくな
る。この場合、導通検出用パッド11Aと11Bとのパ
ッド幅がそれぞれWA、WBと定まっていることから該
ずれがどの程度のものかを推定することができるように
なる。
In the semiconductor device thus constructed, when the semiconductor chip 3 of one is inspected, the probe needles 8A, 8B and 8C for detecting the continuity of the prober 5 are as shown in FIG.
When the contact detection pads 11A, 11B, and 11C are mechanically contacted and the contact position shifts, first,
It becomes impossible to establish continuity between the continuity detecting probe needles 8A and 8B. In this case, since the pad widths of the conduction detecting pads 11A and 11B are determined to be WA and WB, respectively, it is possible to estimate what the deviation is.

【0030】さらに、このままの状態で検査を続行して
いった場合、導通検出用プローブ針8Aと8Cとの導通
が取れなくなる。この場合、導通検出用パッド11Aと
11Cとのパッド幅がそれぞれWA=WCと定まってい
ることから該ずれがどの程度進んでいるかを推定するこ
とができるようになる。
Further, if the inspection is continued in this state, the continuity between the continuity detecting probe needles 8A and 8C cannot be established. In this case, since the pad widths of the conduction detecting pads 11A and 11C are determined to be WA = WC, respectively, it is possible to estimate how much the deviation has progressed.

【0031】しかし、この場合においても、導通検出用
パッド11Aと11Cとのパッド幅(WA=WC)が前
記ボンディングパッド4のパッド幅Wよりも小さいこと
から、前記ボンディングパッド4の領域からはプローブ
針6が外れておらず、したがって、図4に示すようなシ
リコン酸化膜3Dの破壊を未然に防止することができる
ようになる。
However, even in this case, since the pad width (WA = WC) between the conduction detecting pads 11A and 11C is smaller than the pad width W of the bonding pad 4, the probe from the region of the bonding pad 4 is detected. Since the needle 6 is not detached, it is possible to prevent damage to the silicon oxide film 3D as shown in FIG.

【0032】上述した実施例のように構成した半導体装
置は、その半導体ウェーハ1の状態でプローブ検査をす
る際に、複数のプローブ針6を支持したプローバ5が、
各半導体チップ3の並設方向に移動してそれぞれの半導
体チップ3の上方に位置付けられた場合に、各プローブ
針6が対応する各ボンディングパッド4に接触され、こ
れにより、それぞれの半導体チップ4の電気的特性が検
査されるようになる。
In the semiconductor device constructed as in the above-described embodiment, the prober 5 supporting the plurality of probe needles 6 is used when the probe inspection is performed on the semiconductor wafer 1.
When the semiconductor chips 3 are moved in the juxtaposed direction and positioned above the respective semiconductor chips 3, the probe needles 6 are brought into contact with the corresponding bonding pads 4, whereby the respective semiconductor chips 4 have the same structure. The electrical characteristics will be inspected.

【0033】そして、本実施例の場合、それぞれの半導
体チップ3に対して同一の箇所に、該半導体チップ3の
並設方向に沿って互に電気的に導通された少なくとも二
個の導通検出用パッド11(11Aおよび11C、ある
いは11Aおよび11B)が設けられ、これら二個の導
通検出用パッド11にそれぞれ接触するプローブ針8を
新たに前記プローバ5に設けておくことによって、この
新たなプローブ針8から導通が検知されれば、少なくと
も現時点において検査している半導体チップは前記プロ
ーバに対して正確に位置づけられていることになる。
In the case of the present embodiment, at least two conduction detecting elements electrically connected to each other at the same position on each semiconductor chip 3 along the juxtaposed direction of the semiconductor chips 3. Pads 11 (11A and 11C, or 11A and 11B) are provided, and the probe needles 8 that come into contact with these two conduction detection pads 11 are newly provided in the prober 5 to obtain the new probe needles. If conduction is detected from 8, it means that at least the semiconductor chip being inspected at the present time is accurately positioned with respect to the prober.

【0034】しかし、順次半導体チップ4を検査してい
く段階で、新たに設けたプローブ針8に導通が取れなく
なった場合、半導体ウェーハ1が完全に位置決めがなさ
れていないことに起因して現時点において検査している
半導体チップ4がプローバ5に対して正確に位置づけら
れていないことが判定できる。
However, if the newly provided probe needle 8 loses electrical continuity during the step of sequentially inspecting the semiconductor chips 4, the semiconductor wafer 1 is not completely positioned at the present time. It can be determined that the semiconductor chip 4 under inspection is not accurately positioned with respect to the prober 5.

【0035】この場合、本実施例では、前記少なくとも
二個の導通検出用パッド11はボンディングパッドより
も小さい面積で構成されているため、各導通検出用パッ
ド11に対するプローブ針8のずれが、ボンディングパ
ッド4に対するプローブ針6のずれよりも前の段階にお
いて発生することから、ボンディングパッド4に対する
プローブ針6のずれを事前に検知できるようになる。
In this case, in this embodiment, since the at least two conduction detecting pads 11 are formed to have a smaller area than the bonding pads, the displacement of the probe needle 8 with respect to each conduction detecting pad 11 is bonded. Since it occurs at a stage before the displacement of the probe needle 6 with respect to the pad 4, the displacement of the probe needle 6 with respect to the bonding pad 4 can be detected in advance.

【0036】上述した実施例では、導通検出用パッド1
1は3個設けるようにしたものであるが、それ以上であ
ってもよいし、また2個のみ設けるようにしても同様の
効果が得られることはもちろんである。
In the above-described embodiment, the conduction detecting pad 1 is used.
Although 1 is provided with three pieces, it is also possible to provide more than one piece, and it is needless to say that the same effect can be obtained even if only two pieces are provided.

【0037】上述した実施例では、複数の導通検出用パ
ッド11のそれぞれの導通は、下層に設けた配線層12
によって行なったものであるが、該導通検出用パッド1
1と同一層として設けてもよいことはもちろんである。
In the above-described embodiment, the conduction of each of the plurality of conduction detecting pads 11 is determined by the wiring layer 12 provided in the lower layer.
The continuity detection pad 1
Of course, it may be provided as the same layer as 1.

【0038】上述した実施例では、導通検出用パッド1
1を半導体チップ3の領域外のいわゆるスクライブ領域
に形成したものであるが、これに限定されることはな
く、半導体チップ3の領域内に設けるようにしてもよい
ことはいうまでもない。
In the above-described embodiment, the conduction detecting pad 1 is used.
1 is formed in a so-called scribe region outside the region of the semiconductor chip 3, but the present invention is not limited to this, and it goes without saying that it may be provided in the region of the semiconductor chip 3.

【0039】[0039]

【発明の効果】以上説明したことから明らかなように、
本発明による半導体装置によれば、半導体ウェーハのプ
ローブ検査の段階で、半導体ウェーハの完全なる位置決
めがなされていないことによるボンディングパッドに対
するプローブ針のずれを事前に検知できるようになる。
As is apparent from the above description,
According to the semiconductor device of the present invention, it becomes possible to detect in advance the deviation of the probe needle with respect to the bonding pad due to the imperfect positioning of the semiconductor wafer at the stage of probe inspection of the semiconductor wafer.

【図面の簡単な説明】[Brief description of drawings]

【図1】 (a)は本発明による半導体装置の一実施例
を示す平面図、(b)は(a)のb−b線における断面
図である。
1A is a plan view showing an embodiment of a semiconductor device according to the present invention, and FIG. 1B is a sectional view taken along line bb of FIG.

【図2】 (a)は本発明による半導体装置を適用した
プローブ検査装置の一実施例を示す側面図、(b)は平
面図である。
2A is a side view showing an embodiment of a probe inspection apparatus to which the semiconductor device according to the present invention is applied, and FIG. 2B is a plan view.

【図3】 (a)は本発明による半導体装置の半導体チ
ップの一実施例を示す平面図、(b)は(a)のb−b
線における断面図である。
3A is a plan view showing an embodiment of a semiconductor chip of a semiconductor device according to the present invention, and FIG. 3B is a sectional view taken along line bb of FIG.
It is sectional drawing in a line.

【図4】 従来における半導体装置の問題点を示す説明
図である。
FIG. 4 is an explanatory diagram showing a problem of a conventional semiconductor device.

【図5】 本発明による半導体装置の効果を示す説明図
である。
FIG. 5 is an explanatory diagram showing an effect of the semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

1…半導体ウェハ、3…半導体チップ、4…ボンディン
グパッド、11…導通検出用パッド。
1 ... Semiconductor wafer, 3 ... Semiconductor chip, 4 ... Bonding pad, 11 ... Continuity detection pad.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハの主表面にボンディングパ
ッドを備える半導体チップが複数個並設されて形成さ
れ、それぞれの半導体チップが同一の構成からなる半導
体装置において、前記半導体ウェハの主表面における、
それぞれの半導体チップ毎にその半導体チップに対して
同一の箇所に、前記半導体チップの並設方向に沿って互
に電気的に導通されかつ前記ボンディングパッドよりも
小さな面積を有する少なくとも二個の導通検出用パッド
が設けられていることを特徴とする半導体装置。
1. A semiconductor device having a plurality of semiconductor chips provided with bonding pads arranged side by side on a main surface of a semiconductor wafer, each semiconductor chip having the same structure.
At least two conduction detections for each semiconductor chip, which are electrically connected to each other at the same location with respect to the semiconductor chip in the juxtaposed direction of the semiconductor chips and have an area smaller than the bonding pad. A semiconductor device, wherein a semiconductor pad is provided.
JP4193607A 1992-07-21 1992-07-21 Semiconductor device Pending JPH0645419A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4193607A JPH0645419A (en) 1992-07-21 1992-07-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4193607A JPH0645419A (en) 1992-07-21 1992-07-21 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0645419A true JPH0645419A (en) 1994-02-18

Family

ID=16310764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4193607A Pending JPH0645419A (en) 1992-07-21 1992-07-21 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0645419A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147601A (en) * 2004-11-16 2006-06-08 Matsushita Electric Ind Co Ltd Semiconductor wafer and inspection method thereof
JP2007158346A (en) * 2005-12-02 2007-06-21 Samsung Electronics Co Ltd Probe sensing pad and probe needle contact position inspection method
JP2007335550A (en) * 2006-06-14 2007-12-27 Seiko Instruments Inc Semiconductor device
US7535240B2 (en) 2006-06-16 2009-05-19 Seiko Instruments Inc. Semiconductor device
ITMI20092332A1 (en) * 2009-12-30 2011-06-30 St Microelectronics Srl METHOD TO CHECK THE CORRECT POSITION OF TEST PROBES ON TERMINATIONS OF ELECTRONIC DEVICES INTEGRATED ON SEMICONDUCTOR AND ITS ELECTRONIC DEVICE.
WO2011161867A1 (en) * 2010-06-22 2011-12-29 シャープ株式会社 Method for inspecting display panel, and apparatus for inspecting display panel
CN105548851A (en) * 2014-08-14 2016-05-04 三星电子株式会社 Semiconductor device, method of manufacturing a semiconductor device and apparatus for testing a semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147601A (en) * 2004-11-16 2006-06-08 Matsushita Electric Ind Co Ltd Semiconductor wafer and inspection method thereof
US7170189B2 (en) 2004-11-16 2007-01-30 Matsushita Electric Industrial Co., Ltd. Semiconductor wafer and testing method therefor
JP2007158346A (en) * 2005-12-02 2007-06-21 Samsung Electronics Co Ltd Probe sensing pad and probe needle contact position inspection method
JP2007335550A (en) * 2006-06-14 2007-12-27 Seiko Instruments Inc Semiconductor device
US7535240B2 (en) 2006-06-16 2009-05-19 Seiko Instruments Inc. Semiconductor device
US7804313B2 (en) 2006-06-16 2010-09-28 Seiko Instruments, Inc. Semiconductor device
ITMI20092332A1 (en) * 2009-12-30 2011-06-30 St Microelectronics Srl METHOD TO CHECK THE CORRECT POSITION OF TEST PROBES ON TERMINATIONS OF ELECTRONIC DEVICES INTEGRATED ON SEMICONDUCTOR AND ITS ELECTRONIC DEVICE.
US9146273B2 (en) 2009-12-30 2015-09-29 Stmicroelectronics S.R.L. Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device
US9823300B2 (en) 2009-12-30 2017-11-21 Stmicroelectronics S.R.L. Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device
WO2011161867A1 (en) * 2010-06-22 2011-12-29 シャープ株式会社 Method for inspecting display panel, and apparatus for inspecting display panel
CN105548851A (en) * 2014-08-14 2016-05-04 三星电子株式会社 Semiconductor device, method of manufacturing a semiconductor device and apparatus for testing a semiconductor device
CN105548851B (en) * 2014-08-14 2020-06-23 三星电子株式会社 Semiconductor device, method for manufacturing the same, and apparatus for testing semiconductor device

Similar Documents

Publication Publication Date Title
JP5609144B2 (en) Semiconductor device and through electrode test method
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
KR20040004002A (en) Probe needle fixing apparatus and method for semiconductor device test equipment
JP4519571B2 (en) Semiconductor device, inspection method thereof, inspection device, and semiconductor device manufacturing method
JPH02211648A (en) Semiconductor device
KR950013605B1 (en) Chip holding device for burn-in test and manufacturing method thereof
JP2006147601A (en) Semiconductor wafer and inspection method thereof
JPH10189671A (en) Probing pad structure for semiconductor wafer
JP2890442B2 (en) Inspection method for misalignment of contact hole of semiconductor device
JP3214420B2 (en) Film carrier type semiconductor device, inspection probe head, and alignment method
JP2689938B2 (en) Probe card
JPH0439950A (en) Semiconductor device
JP2003232805A (en) Contacts and electrical connection devices
TWI911641B (en) Wafer testing apparatus
JPS6222448A (en) Wafer to which ic is formed
JPH04215450A (en) Semiconductor integrated circuit device
JPH065674A (en) Semiconductor integrated circuit device
JPH08306747A (en) Semiconductor device inspection method and probe card used for the inspection
JPH07109842B2 (en) Tape carrier testing method
JPH10173014A (en) Inspection apparatus and inspection method for solid-state imaging device
CN118969772A (en) Tape-to-roll flexible substrate and thin film flip chip packaging structure
JPS6167238A (en) Semiconductor device
JPH0992754A (en) Semiconductor package substrate, and detection method and device for it
JPH03286545A (en) Semiconductor device
CN115032430A (en) Probe structure and manufacturing method thereof