JPH0645419A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0645419A JPH0645419A JP4193607A JP19360792A JPH0645419A JP H0645419 A JPH0645419 A JP H0645419A JP 4193607 A JP4193607 A JP 4193607A JP 19360792 A JP19360792 A JP 19360792A JP H0645419 A JPH0645419 A JP H0645419A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- bonding pad
- semiconductor chip
- probe
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体ウェーハのプローブ検査の段階で、半
導体ウェーハの完全なる位置決めがなされていないこと
によるボンディングパッドに対するプローブ針のずれを
事前に検知できる。 【構成】 半導体ウェハ1の主表面にボンディングパッ
ド4を備える半導体チップ3が複数個並設されて形成さ
れ、それぞれの半導体チップ3が同一の構成からなる半
導体装置において、前記半導体ウェハ1の主表面におけ
る、それぞれの半導体チップ3毎にその半導体チップ3
に対して同一の箇所に、前記半導体チップ3の並設方向
に沿って互に電気的に導通されかつ前記ボンディングパ
ッド4よりも小さな面積を有する少なくとも二個の導通
検出用パッド11が設けられている。
導体ウェーハの完全なる位置決めがなされていないこと
によるボンディングパッドに対するプローブ針のずれを
事前に検知できる。 【構成】 半導体ウェハ1の主表面にボンディングパッ
ド4を備える半導体チップ3が複数個並設されて形成さ
れ、それぞれの半導体チップ3が同一の構成からなる半
導体装置において、前記半導体ウェハ1の主表面におけ
る、それぞれの半導体チップ3毎にその半導体チップ3
に対して同一の箇所に、前記半導体チップ3の並設方向
に沿って互に電気的に導通されかつ前記ボンディングパ
ッド4よりも小さな面積を有する少なくとも二個の導通
検出用パッド11が設けられている。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、半導体ウェハの主表面にボンディングパッドを備え
る半導体チップが複数個並設されて形成され、それぞれ
の半導体チップが同一の構成からなる半導体装置に関す
る。
に、半導体ウェハの主表面にボンディングパッドを備え
る半導体チップが複数個並設されて形成され、それぞれ
の半導体チップが同一の構成からなる半導体装置に関す
る。
【0002】
【従来の技術】このような半導体装置は、その半導体ウ
ェハからそれぞれの半導体チップがスクライブによって
分割されるようになっている。
ェハからそれぞれの半導体チップがスクライブによって
分割されるようになっている。
【0003】そして、このスクライブ前においては、半
導体ウェハの状態で、それぞれの半導体チップの電気的
特性の検査がなされるようになっている。
導体ウェハの状態で、それぞれの半導体チップの電気的
特性の検査がなされるようになっている。
【0004】この特性検査は、前記半導体ウェハを所定
の位置に精度よく位置決めした後、いわゆるプローバと
称される検査媒体が自動的にそれぞれの半導体チップ上
に順次位置付けられて、各半導体チップ毎に検査される
ものである。
の位置に精度よく位置決めした後、いわゆるプローバと
称される検査媒体が自動的にそれぞれの半導体チップ上
に順次位置付けられて、各半導体チップ毎に検査される
ものである。
【0005】すなわち、前記プローバは、半導体チップ
面に形成されている複数のボンディングパッド(入出力
端子)にそれぞれ機械的に接触する複数のプローブ針が
設けられたものであり、このプローブ針を介して信号の
入出力を行なって検査を行なうようになっている。
面に形成されている複数のボンディングパッド(入出力
端子)にそれぞれ機械的に接触する複数のプローブ針が
設けられたものであり、このプローブ針を介して信号の
入出力を行なって検査を行なうようになっている。
【0006】なお、半導体ウェーハのプローブテストに
関しては、電子材料1983年別冊195頁ないし19
8頁に詳述されている。
関しては、電子材料1983年別冊195頁ないし19
8頁に詳述されている。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うなプローブテストにおいて、半導体ウェハを精度よく
位置付けたつもりでその回転方向にわずかなずれがあっ
た場合、最初の検査対象となる半導体チップの各ボンデ
ィングパッドに精度よく、換言すれば、各ボンディング
パッドの中央にそれぞれプローブ針が位置付けられて接
触していても、各半導体チップ毎の順次検査の段階で、
各プローブ針がそれぞれのボンディングパッドに対して
位置づれを起こしてくるという現象が発生してくる。
うなプローブテストにおいて、半導体ウェハを精度よく
位置付けたつもりでその回転方向にわずかなずれがあっ
た場合、最初の検査対象となる半導体チップの各ボンデ
ィングパッドに精度よく、換言すれば、各ボンディング
パッドの中央にそれぞれプローブ針が位置付けられて接
触していても、各半導体チップ毎の順次検査の段階で、
各プローブ針がそれぞれのボンディングパッドに対して
位置づれを起こしてくるという現象が発生してくる。
【0008】これをそのまま放置していくと、その後の
各半導体チップ毎の順次検査の段階で、各プローブ針が
それぞれのボンディングパッド領域から外れてしまうと
いう問題が残されていた。
各半導体チップ毎の順次検査の段階で、各プローブ針が
それぞれのボンディングパッド領域から外れてしまうと
いう問題が残されていた。
【0009】この場合、通常、ボンディングパッドは、
半導体チップの主表面に形成されたパッシベーション膜
であるシリコン酸化膜に形成された孔から露呈され、こ
のボンディングパッドの周辺部は該シリコン酸化膜に覆
われた構成となっていることから、各プローブ針がそれ
ぞれのボンディングパッド領域から外れてしまうときに
該シリコン酸化膜を破壊してしまうということになる。
半導体チップの主表面に形成されたパッシベーション膜
であるシリコン酸化膜に形成された孔から露呈され、こ
のボンディングパッドの周辺部は該シリコン酸化膜に覆
われた構成となっていることから、各プローブ針がそれ
ぞれのボンディングパッド領域から外れてしまうときに
該シリコン酸化膜を破壊してしまうということになる。
【0010】このようにシリコン酸化膜を破壊してしま
った場合、その破壊部からの汚染物の浸入を免れること
はなく、したがって該シリコン酸化膜の破壊をもたらし
た半導体チップは不良品として扱われていた。
った場合、その破壊部からの汚染物の浸入を免れること
はなく、したがって該シリコン酸化膜の破壊をもたらし
た半導体チップは不良品として扱われていた。
【0011】このことから、半導体チップの順次検査の
段階で、ボンディングパッドの周辺のシリコン酸化膜の
破壊に到る前において、半導体ウェーハの位置ずれを検
知できることが要望されていた。
段階で、ボンディングパッドの周辺のシリコン酸化膜の
破壊に到る前において、半導体ウェーハの位置ずれを検
知できることが要望されていた。
【0012】それ故、本発明はこのような事情に基づい
てなされたものであり、その目的とするところのもの
は、半導体ウェーハのプローブ検査の段階で、半導体ウ
ェーハの完全なる位置決めがなされていないことによる
ボンディングパッドに対するプローブ針のずれを事前に
検知できる半導体装置を提供することにある。
てなされたものであり、その目的とするところのもの
は、半導体ウェーハのプローブ検査の段階で、半導体ウ
ェーハの完全なる位置決めがなされていないことによる
ボンディングパッドに対するプローブ針のずれを事前に
検知できる半導体装置を提供することにある。
【0013】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、基本的には、半導体ウェーハの主
表面にボンディングパッドを備える半導体チップが複数
個並設されて形成され、それぞれの半導体チップが同一
の構成からなる半導体装置において、前記半導体ウェー
ハの主表面における、それぞれの半導体チップ毎にその
半導体チップに対して同一の箇所に、前記半導体チップ
の並設方向に沿って互に電気的に導通されかつ前記ボン
ディングパッドよりも小さな面積を有する少なくとも二
個の導通検出用パッドが設けられていることを特徴とす
るものである。
るために、本発明は、基本的には、半導体ウェーハの主
表面にボンディングパッドを備える半導体チップが複数
個並設されて形成され、それぞれの半導体チップが同一
の構成からなる半導体装置において、前記半導体ウェー
ハの主表面における、それぞれの半導体チップ毎にその
半導体チップに対して同一の箇所に、前記半導体チップ
の並設方向に沿って互に電気的に導通されかつ前記ボン
ディングパッドよりも小さな面積を有する少なくとも二
個の導通検出用パッドが設けられていることを特徴とす
るものである。
【0014】
【作用】このように構成した半導体装置は、その半導体
ウェーハの状態でプローブ検査をする際に、複数のプロ
ーブ針を指示したプローバが、各半導体チップの並設方
向に移動してそれぞれの半導体チップの上方に位置付け
られた場合に、各プローブ針が対応する各ボンディング
パッドに接触され、これにより、それぞれの半導体チッ
プの電気的特性が検査されるようになる。
ウェーハの状態でプローブ検査をする際に、複数のプロ
ーブ針を指示したプローバが、各半導体チップの並設方
向に移動してそれぞれの半導体チップの上方に位置付け
られた場合に、各プローブ針が対応する各ボンディング
パッドに接触され、これにより、それぞれの半導体チッ
プの電気的特性が検査されるようになる。
【0015】そして、本発明の場合、それぞれの半導体
チップに対して同一の箇所に、該半導体チップの並設方
向に沿って互に電気的に導通された少なくとも二個の導
通検出用パッドが設けられ、これら二個の導通検出用パ
ッドにそれぞれ接触するプローブ針を新たに前記プロー
バに設けておくことによって、この新たなプローブ針か
ら導通が検知されれば、少なくとも現時点において検査
している半導体チップは前記プローバに対して正確に位
置づけられていることになる。
チップに対して同一の箇所に、該半導体チップの並設方
向に沿って互に電気的に導通された少なくとも二個の導
通検出用パッドが設けられ、これら二個の導通検出用パ
ッドにそれぞれ接触するプローブ針を新たに前記プロー
バに設けておくことによって、この新たなプローブ針か
ら導通が検知されれば、少なくとも現時点において検査
している半導体チップは前記プローバに対して正確に位
置づけられていることになる。
【0016】しかし、順次半導体チップを検査していく
段階で、新たに設けたプローブ針に導通が取れなくなっ
た場合、半導体ウェーハが完全に位置決めがなされてい
ないことに起因して現時点において検査している半導体
チップがプローバに対して正確に位置づけられていない
ことが判定できる。
段階で、新たに設けたプローブ針に導通が取れなくなっ
た場合、半導体ウェーハが完全に位置決めがなされてい
ないことに起因して現時点において検査している半導体
チップがプローバに対して正確に位置づけられていない
ことが判定できる。
【0017】この場合、本発明では、前記少なくとも二
個の導通検出用パッドはボンディングパッドよりも小さ
い面積で構成されているため、各導通検出用パッドに対
するプローブ針のずれが、ボンディングパッドに対する
プローブ針のずれよりも前の段階において発生すること
から、ボンディングパッドに対するプローブ針のずれを
事前に検知できるようになる。
個の導通検出用パッドはボンディングパッドよりも小さ
い面積で構成されているため、各導通検出用パッドに対
するプローブ針のずれが、ボンディングパッドに対する
プローブ針のずれよりも前の段階において発生すること
から、ボンディングパッドに対するプローブ針のずれを
事前に検知できるようになる。
【0018】
【実施例】図2は、本発明による半導体装置をプローブ
検査に適用した場合における説明図で、(a)は側面
図、(b)は平面図である。
検査に適用した場合における説明図で、(a)は側面
図、(b)は平面図である。
【0019】同図において、半導体ウェハ1があり、こ
の半導体ウェハ1は半導体ウェハ支持台2に載置されて
いる。この半導体ウェハ1は円形状をなし、その周辺の
一部が切り欠かれた切欠き部1Aを有し、この切欠き部
1Aを基準として該半導体ウェハ支持台2に精度よく位
置決めして載置するようになっている。
の半導体ウェハ1は半導体ウェハ支持台2に載置されて
いる。この半導体ウェハ1は円形状をなし、その周辺の
一部が切り欠かれた切欠き部1Aを有し、この切欠き部
1Aを基準として該半導体ウェハ支持台2に精度よく位
置決めして載置するようになっている。
【0020】半導体ウェハ1の主表面には、矩形状から
なる半導体チップ3がマトリックス状に配置されて形成
されている。これら各半導体チップ3はそれぞれ同一の
工程で形成され、同一の構成となっている。また、これ
ら各半導体チップ3はその周辺(図では上下辺のそれぞ
れ)に入出力端子となるボンディングパッド4が配置さ
れている。
なる半導体チップ3がマトリックス状に配置されて形成
されている。これら各半導体チップ3はそれぞれ同一の
工程で形成され、同一の構成となっている。また、これ
ら各半導体チップ3はその周辺(図では上下辺のそれぞ
れ)に入出力端子となるボンディングパッド4が配置さ
れている。
【0021】半導体ウェハ1の上部には、前記半導体チ
ップ3の一に対向するようにしてプローバ5が配置さ
れ、このプローバ5は該半導体チップ3の各ボンディン
グパッド4のそれぞれに機械的に接触する複数のプロー
ブ針6と、これら各プローブ針6を支持するプローブ針
支持枠7とから構成されている。
ップ3の一に対向するようにしてプローバ5が配置さ
れ、このプローバ5は該半導体チップ3の各ボンディン
グパッド4のそれぞれに機械的に接触する複数のプロー
ブ針6と、これら各プローブ針6を支持するプローブ針
支持枠7とから構成されている。
【0022】そして、この実施例では、特に、該プロー
ブ針支持枠7に支持され、かつ前記プローブ針6とは別
個に新たに設けた導通検出用プローブ8が設けられてい
る。この導通検出用プローブ8の機能については後に詳
述する。
ブ針支持枠7に支持され、かつ前記プローブ針6とは別
個に新たに設けた導通検出用プローブ8が設けられてい
る。この導通検出用プローブ8の機能については後に詳
述する。
【0023】ここで、各半導体チップ3のボンディング
パッド4について、図3を用いて詳述する。同図(a)
は平面図であり、半導体チップ3の周辺を除く中央部に
は回路構成部3Aが形成され、その周辺(図においては
上下辺部)には、前記回路構成部3Aと電気的に接続さ
れたボンディングパッド4が複数個並設されている。
パッド4について、図3を用いて詳述する。同図(a)
は平面図であり、半導体チップ3の周辺を除く中央部に
は回路構成部3Aが形成され、その周辺(図においては
上下辺部)には、前記回路構成部3Aと電気的に接続さ
れたボンディングパッド4が複数個並設されている。
【0024】同図(b)は同図(a)のb−b線におけ
る断面図であり、半導体基板3Bの主表面に絶縁膜とな
るシリコン酸化膜3Cが形成され、このシリコン酸化膜
3Cの表面にたとえばアルミニュム(Al)からなるボ
ンディングパッド4が形成されている。そして、パッシ
ベーション膜となるシリコン酸化膜3Dが形成され、こ
のシリコン酸化膜3Dは前記ポンディングパッド4の周
辺を覆うようにして該ボンディングパッド4を露呈させ
るための孔9が設けられている。
る断面図であり、半導体基板3Bの主表面に絶縁膜とな
るシリコン酸化膜3Cが形成され、このシリコン酸化膜
3Cの表面にたとえばアルミニュム(Al)からなるボ
ンディングパッド4が形成されている。そして、パッシ
ベーション膜となるシリコン酸化膜3Dが形成され、こ
のシリコン酸化膜3Dは前記ポンディングパッド4の周
辺を覆うようにして該ボンディングパッド4を露呈させ
るための孔9が設けられている。
【0025】なお、従来においては、図4に示すよう
に、プローブ針6がボンディングパッド4の領域から位
置づれ(図中P方向のづれ)を起こして外れる段階で、
該ボンディングセパッド4の周辺を覆うシリコン酸化膜
3Dを破壊してしまうという問題点が残されていた。
に、プローブ針6がボンディングパッド4の領域から位
置づれ(図中P方向のづれ)を起こして外れる段階で、
該ボンディングセパッド4の周辺を覆うシリコン酸化膜
3Dを破壊してしまうという問題点が残されていた。
【0026】図1は、半導体ウェハ1の主表面における
各半導体チップ3の間のいわゆるスクライブ領域と称さ
れる部分の構成を示した構成図である。
各半導体チップ3の間のいわゆるスクライブ領域と称さ
れる部分の構成を示した構成図である。
【0027】スクライブ領域10には、各半導体チップ
3毎にかつ各半導体チップに対して同一の箇所に、導通
検出用パッド11が形成されている。この導通検出用パ
ッドは、本実施例の場合、3個設けられ、しかも前記プ
ローバ5の移動方向に沿って並設されたものとなってい
る。ここで、それぞれの導通検出用パッド11A、導通
検出用パッド11B、導通検出用パッド11Cのパッド
幅をWA、WB、WCとした場合、前記ボンディングパ
ッド4のパッド幅Wに対して、次式(1)に示すような
関係を有している。 W>WA=WC>WB ………(1) 同図(a)のb−b線における断面図を図1(b)に示
す。同図において、導通検出用パッド11A、11B、
11Cは、前記ボンディングパッド4と同一工程で形成
され、したがって、該ボンディングパッド4と同一高さ
となっている。そして、これら導通検出用パッド11
A、11B、11Cは、それぞれシリコン酸化膜3Cを
介在させて下層に設けた配線層12によって互に導通さ
れている。
3毎にかつ各半導体チップに対して同一の箇所に、導通
検出用パッド11が形成されている。この導通検出用パ
ッドは、本実施例の場合、3個設けられ、しかも前記プ
ローバ5の移動方向に沿って並設されたものとなってい
る。ここで、それぞれの導通検出用パッド11A、導通
検出用パッド11B、導通検出用パッド11Cのパッド
幅をWA、WB、WCとした場合、前記ボンディングパ
ッド4のパッド幅Wに対して、次式(1)に示すような
関係を有している。 W>WA=WC>WB ………(1) 同図(a)のb−b線における断面図を図1(b)に示
す。同図において、導通検出用パッド11A、11B、
11Cは、前記ボンディングパッド4と同一工程で形成
され、したがって、該ボンディングパッド4と同一高さ
となっている。そして、これら導通検出用パッド11
A、11B、11Cは、それぞれシリコン酸化膜3Cを
介在させて下層に設けた配線層12によって互に導通さ
れている。
【0028】また、パッシベーション膜としてのシリコ
ン酸化膜3Dには、前記導通検出用パッド11A、11
B、11Cとともにその周辺の領域をも充分露呈させた
状態で孔9が形成されている。
ン酸化膜3Dには、前記導通検出用パッド11A、11
B、11Cとともにその周辺の領域をも充分露呈させた
状態で孔9が形成されている。
【0029】このように構成された半導体装置は、一の
半導体チップ3を検査する際に、プローバ5の導通検出
用プローブ針8A、8B、8Cは、図5に示すように、
それぞれの導通検出用パッド11A、11B、11Cに
機械的に接触し、その接触位置のずれが進むと、まず、
導通検出用プローブ針8Aと8Bとの導通が取れなくな
る。この場合、導通検出用パッド11Aと11Bとのパ
ッド幅がそれぞれWA、WBと定まっていることから該
ずれがどの程度のものかを推定することができるように
なる。
半導体チップ3を検査する際に、プローバ5の導通検出
用プローブ針8A、8B、8Cは、図5に示すように、
それぞれの導通検出用パッド11A、11B、11Cに
機械的に接触し、その接触位置のずれが進むと、まず、
導通検出用プローブ針8Aと8Bとの導通が取れなくな
る。この場合、導通検出用パッド11Aと11Bとのパ
ッド幅がそれぞれWA、WBと定まっていることから該
ずれがどの程度のものかを推定することができるように
なる。
【0030】さらに、このままの状態で検査を続行して
いった場合、導通検出用プローブ針8Aと8Cとの導通
が取れなくなる。この場合、導通検出用パッド11Aと
11Cとのパッド幅がそれぞれWA=WCと定まってい
ることから該ずれがどの程度進んでいるかを推定するこ
とができるようになる。
いった場合、導通検出用プローブ針8Aと8Cとの導通
が取れなくなる。この場合、導通検出用パッド11Aと
11Cとのパッド幅がそれぞれWA=WCと定まってい
ることから該ずれがどの程度進んでいるかを推定するこ
とができるようになる。
【0031】しかし、この場合においても、導通検出用
パッド11Aと11Cとのパッド幅(WA=WC)が前
記ボンディングパッド4のパッド幅Wよりも小さいこと
から、前記ボンディングパッド4の領域からはプローブ
針6が外れておらず、したがって、図4に示すようなシ
リコン酸化膜3Dの破壊を未然に防止することができる
ようになる。
パッド11Aと11Cとのパッド幅(WA=WC)が前
記ボンディングパッド4のパッド幅Wよりも小さいこと
から、前記ボンディングパッド4の領域からはプローブ
針6が外れておらず、したがって、図4に示すようなシ
リコン酸化膜3Dの破壊を未然に防止することができる
ようになる。
【0032】上述した実施例のように構成した半導体装
置は、その半導体ウェーハ1の状態でプローブ検査をす
る際に、複数のプローブ針6を支持したプローバ5が、
各半導体チップ3の並設方向に移動してそれぞれの半導
体チップ3の上方に位置付けられた場合に、各プローブ
針6が対応する各ボンディングパッド4に接触され、こ
れにより、それぞれの半導体チップ4の電気的特性が検
査されるようになる。
置は、その半導体ウェーハ1の状態でプローブ検査をす
る際に、複数のプローブ針6を支持したプローバ5が、
各半導体チップ3の並設方向に移動してそれぞれの半導
体チップ3の上方に位置付けられた場合に、各プローブ
針6が対応する各ボンディングパッド4に接触され、こ
れにより、それぞれの半導体チップ4の電気的特性が検
査されるようになる。
【0033】そして、本実施例の場合、それぞれの半導
体チップ3に対して同一の箇所に、該半導体チップ3の
並設方向に沿って互に電気的に導通された少なくとも二
個の導通検出用パッド11(11Aおよび11C、ある
いは11Aおよび11B)が設けられ、これら二個の導
通検出用パッド11にそれぞれ接触するプローブ針8を
新たに前記プローバ5に設けておくことによって、この
新たなプローブ針8から導通が検知されれば、少なくと
も現時点において検査している半導体チップは前記プロ
ーバに対して正確に位置づけられていることになる。
体チップ3に対して同一の箇所に、該半導体チップ3の
並設方向に沿って互に電気的に導通された少なくとも二
個の導通検出用パッド11(11Aおよび11C、ある
いは11Aおよび11B)が設けられ、これら二個の導
通検出用パッド11にそれぞれ接触するプローブ針8を
新たに前記プローバ5に設けておくことによって、この
新たなプローブ針8から導通が検知されれば、少なくと
も現時点において検査している半導体チップは前記プロ
ーバに対して正確に位置づけられていることになる。
【0034】しかし、順次半導体チップ4を検査してい
く段階で、新たに設けたプローブ針8に導通が取れなく
なった場合、半導体ウェーハ1が完全に位置決めがなさ
れていないことに起因して現時点において検査している
半導体チップ4がプローバ5に対して正確に位置づけら
れていないことが判定できる。
く段階で、新たに設けたプローブ針8に導通が取れなく
なった場合、半導体ウェーハ1が完全に位置決めがなさ
れていないことに起因して現時点において検査している
半導体チップ4がプローバ5に対して正確に位置づけら
れていないことが判定できる。
【0035】この場合、本実施例では、前記少なくとも
二個の導通検出用パッド11はボンディングパッドより
も小さい面積で構成されているため、各導通検出用パッ
ド11に対するプローブ針8のずれが、ボンディングパ
ッド4に対するプローブ針6のずれよりも前の段階にお
いて発生することから、ボンディングパッド4に対する
プローブ針6のずれを事前に検知できるようになる。
二個の導通検出用パッド11はボンディングパッドより
も小さい面積で構成されているため、各導通検出用パッ
ド11に対するプローブ針8のずれが、ボンディングパ
ッド4に対するプローブ針6のずれよりも前の段階にお
いて発生することから、ボンディングパッド4に対する
プローブ針6のずれを事前に検知できるようになる。
【0036】上述した実施例では、導通検出用パッド1
1は3個設けるようにしたものであるが、それ以上であ
ってもよいし、また2個のみ設けるようにしても同様の
効果が得られることはもちろんである。
1は3個設けるようにしたものであるが、それ以上であ
ってもよいし、また2個のみ設けるようにしても同様の
効果が得られることはもちろんである。
【0037】上述した実施例では、複数の導通検出用パ
ッド11のそれぞれの導通は、下層に設けた配線層12
によって行なったものであるが、該導通検出用パッド1
1と同一層として設けてもよいことはもちろんである。
ッド11のそれぞれの導通は、下層に設けた配線層12
によって行なったものであるが、該導通検出用パッド1
1と同一層として設けてもよいことはもちろんである。
【0038】上述した実施例では、導通検出用パッド1
1を半導体チップ3の領域外のいわゆるスクライブ領域
に形成したものであるが、これに限定されることはな
く、半導体チップ3の領域内に設けるようにしてもよい
ことはいうまでもない。
1を半導体チップ3の領域外のいわゆるスクライブ領域
に形成したものであるが、これに限定されることはな
く、半導体チップ3の領域内に設けるようにしてもよい
ことはいうまでもない。
【0039】
【発明の効果】以上説明したことから明らかなように、
本発明による半導体装置によれば、半導体ウェーハのプ
ローブ検査の段階で、半導体ウェーハの完全なる位置決
めがなされていないことによるボンディングパッドに対
するプローブ針のずれを事前に検知できるようになる。
本発明による半導体装置によれば、半導体ウェーハのプ
ローブ検査の段階で、半導体ウェーハの完全なる位置決
めがなされていないことによるボンディングパッドに対
するプローブ針のずれを事前に検知できるようになる。
【図1】 (a)は本発明による半導体装置の一実施例
を示す平面図、(b)は(a)のb−b線における断面
図である。
を示す平面図、(b)は(a)のb−b線における断面
図である。
【図2】 (a)は本発明による半導体装置を適用した
プローブ検査装置の一実施例を示す側面図、(b)は平
面図である。
プローブ検査装置の一実施例を示す側面図、(b)は平
面図である。
【図3】 (a)は本発明による半導体装置の半導体チ
ップの一実施例を示す平面図、(b)は(a)のb−b
線における断面図である。
ップの一実施例を示す平面図、(b)は(a)のb−b
線における断面図である。
【図4】 従来における半導体装置の問題点を示す説明
図である。
図である。
【図5】 本発明による半導体装置の効果を示す説明図
である。
である。
1…半導体ウェハ、3…半導体チップ、4…ボンディン
グパッド、11…導通検出用パッド。
グパッド、11…導通検出用パッド。
Claims (1)
- 【請求項1】 半導体ウェハの主表面にボンディングパ
ッドを備える半導体チップが複数個並設されて形成さ
れ、それぞれの半導体チップが同一の構成からなる半導
体装置において、前記半導体ウェハの主表面における、
それぞれの半導体チップ毎にその半導体チップに対して
同一の箇所に、前記半導体チップの並設方向に沿って互
に電気的に導通されかつ前記ボンディングパッドよりも
小さな面積を有する少なくとも二個の導通検出用パッド
が設けられていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193607A JPH0645419A (ja) | 1992-07-21 | 1992-07-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4193607A JPH0645419A (ja) | 1992-07-21 | 1992-07-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645419A true JPH0645419A (ja) | 1994-02-18 |
Family
ID=16310764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4193607A Pending JPH0645419A (ja) | 1992-07-21 | 1992-07-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645419A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147601A (ja) * | 2004-11-16 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体ウェハーおよびその検査方法 |
| JP2007158346A (ja) * | 2005-12-02 | 2007-06-21 | Samsung Electronics Co Ltd | プローブセンシング用パッド及びプローブ針接触位置検査方法 |
| JP2007335550A (ja) * | 2006-06-14 | 2007-12-27 | Seiko Instruments Inc | 半導体装置 |
| US7535240B2 (en) | 2006-06-16 | 2009-05-19 | Seiko Instruments Inc. | Semiconductor device |
| ITMI20092332A1 (it) * | 2009-12-30 | 2011-06-30 | St Microelectronics Srl | Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico. |
| WO2011161867A1 (ja) * | 2010-06-22 | 2011-12-29 | シャープ株式会社 | 表示パネルの検査方法及び表示パネルの検査装置 |
| CN105548851A (zh) * | 2014-08-14 | 2016-05-04 | 三星电子株式会社 | 半导体器件及其制造方法及测试半导体器件的装置 |
-
1992
- 1992-07-21 JP JP4193607A patent/JPH0645419A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147601A (ja) * | 2004-11-16 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体ウェハーおよびその検査方法 |
| US7170189B2 (en) | 2004-11-16 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor wafer and testing method therefor |
| JP2007158346A (ja) * | 2005-12-02 | 2007-06-21 | Samsung Electronics Co Ltd | プローブセンシング用パッド及びプローブ針接触位置検査方法 |
| JP2007335550A (ja) * | 2006-06-14 | 2007-12-27 | Seiko Instruments Inc | 半導体装置 |
| US7535240B2 (en) | 2006-06-16 | 2009-05-19 | Seiko Instruments Inc. | Semiconductor device |
| US7804313B2 (en) | 2006-06-16 | 2010-09-28 | Seiko Instruments, Inc. | Semiconductor device |
| ITMI20092332A1 (it) * | 2009-12-30 | 2011-06-30 | St Microelectronics Srl | Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico. |
| US9146273B2 (en) | 2009-12-30 | 2015-09-29 | Stmicroelectronics S.R.L. | Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device |
| US9823300B2 (en) | 2009-12-30 | 2017-11-21 | Stmicroelectronics S.R.L. | Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device |
| WO2011161867A1 (ja) * | 2010-06-22 | 2011-12-29 | シャープ株式会社 | 表示パネルの検査方法及び表示パネルの検査装置 |
| CN105548851A (zh) * | 2014-08-14 | 2016-05-04 | 三星电子株式会社 | 半导体器件及其制造方法及测试半导体器件的装置 |
| CN105548851B (zh) * | 2014-08-14 | 2020-06-23 | 三星电子株式会社 | 半导体器件及其制造方法及测试半导体器件的装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5609144B2 (ja) | 半導体装置および貫通電極のテスト方法 | |
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| KR20040004002A (ko) | 반도체 검사장치용 프로브카드의 니들고정장치 및 방법 | |
| JP4519571B2 (ja) | 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法 | |
| JPH02211648A (ja) | 半導体装置 | |
| KR950013605B1 (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
| JPH0645419A (ja) | 半導体装置 | |
| JPH10189671A (ja) | 半導体ウェーハのプロービングパッド構造 | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JP3214420B2 (ja) | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 | |
| JP2689938B2 (ja) | プローブカード | |
| JPH0439950A (ja) | 半導体装置 | |
| JP2003232805A (ja) | 接触子及び電気的接続装置 | |
| TWI911641B (zh) | 晶圓檢測設備 | |
| JPS6222448A (ja) | Icの形成されたウエ−ハ | |
| JPH04215450A (ja) | 半導体集積回路装置 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JPH08306747A (ja) | 半導体装置の検査方法及びその検査に用いるプローブカード | |
| JPH07109842B2 (ja) | テープキャリアのテスト方法 | |
| JPH10173014A (ja) | 固体撮像装置の検査装置及び検査方法 | |
| CN118969772A (zh) | 卷带式柔性衬底与薄膜倒装芯片封装结构 | |
| JPS6167238A (ja) | 半導体装置 | |
| JPH0992754A (ja) | 半導体パッケージ基板、半導体パッケージ基板の検査装置及び検査方法 | |
| JPH03286545A (ja) | 半導体装置 | |
| CN115032430A (zh) | 探针结构及其制作方法 |