JPH0645536A - Ｐｎｐトランジスタ回路 - Google Patents
Ｐｎｐトランジスタ回路Info
- Publication number
- JPH0645536A JPH0645536A JP4154821A JP15482192A JPH0645536A JP H0645536 A JPH0645536 A JP H0645536A JP 4154821 A JP4154821 A JP 4154821A JP 15482192 A JP15482192 A JP 15482192A JP H0645536 A JPH0645536 A JP H0645536A
- Authority
- JP
- Japan
- Prior art keywords
- pnp transistor
- transistor
- pnp
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ＰＮＰトランジスタを含んで構成されたモノ
シリック集積回路のＰＮＰトランジスタの動作に対する
光の影響の低減化を図る。 【構成】 第１のＰＮＰトランジスタ（Ｑ1）は周辺回
路に接続されて機能する。第２及び第３のＰＮＰトラン
ジスタ（Ｑ2），（Ｑ3）は両ベースと第４のＰＮＰトラ
ンジスタ（Ｑ4）のエミッタを接続する。第２のＰＮＰ
トランジスタ（Ｑ2）のコレクタを第４のＰＮＰトラン
ジスタ（Ｑ4）のベースに、第４のＰＮＰトランジスタ
（Ｑ4）のコレクタを第１のＰＮＰトランジスタのベー
スに接続する。第２，第３及び第４のＰＮＰトランジス
タはカレントミラー回路を構成し、ＰＮＰトランジスタ
の寄生フォトダイオードで発生した光電流を補正する。
シリック集積回路のＰＮＰトランジスタの動作に対する
光の影響の低減化を図る。 【構成】 第１のＰＮＰトランジスタ（Ｑ1）は周辺回
路に接続されて機能する。第２及び第３のＰＮＰトラン
ジスタ（Ｑ2），（Ｑ3）は両ベースと第４のＰＮＰトラ
ンジスタ（Ｑ4）のエミッタを接続する。第２のＰＮＰ
トランジスタ（Ｑ2）のコレクタを第４のＰＮＰトラン
ジスタ（Ｑ4）のベースに、第４のＰＮＰトランジスタ
（Ｑ4）のコレクタを第１のＰＮＰトランジスタのベー
スに接続する。第２，第３及び第４のＰＮＰトランジス
タはカレントミラー回路を構成し、ＰＮＰトランジスタ
の寄生フォトダイオードで発生した光電流を補正する。
Description
【０００１】
【産業上の利用分野】本発明はＰＮＰトランジスタ回路
に関するものであり、更に詳しくはモノシリック集積回
路内のＰＮＰトランジスタの動作に対する光の影響の低
減化に関する。
に関するものであり、更に詳しくはモノシリック集積回
路内のＰＮＰトランジスタの動作に対する光の影響の低
減化に関する。
【０００２】
【従来の技術】図３に従来のバイポーラモノシリック集
積回路におけるＰＮＰトランジスタの光電流補償回路の
等価回路を、図４にその集積回路断面構造を示す。
積回路におけるＰＮＰトランジスタの光電流補償回路の
等価回路を、図４にその集積回路断面構造を示す。
【０００３】図４に示すように集積回路の構造上、Ｎ型
エピタキシャル層（２２）とＰ型サブストレート層（２
１）の間には寄生フォトダイオード（１０４）が存在す
るため、図３の等価回路においてＰＮＰトランジスタ
（Ｑ101）のベース端子と接地点間にこの寄生フォトダ
イオード（１０４）が接続されることになる。
エピタキシャル層（２２）とＰ型サブストレート層（２
１）の間には寄生フォトダイオード（１０４）が存在す
るため、図３の等価回路においてＰＮＰトランジスタ
（Ｑ101）のベース端子と接地点間にこの寄生フォトダ
イオード（１０４）が接続されることになる。
【０００４】図３において特にＰＮＰトランジスタ（Ｑ
101）が光電変換素子と同一チップ内に近接して設けら
れた集積回路内に存在する場合は、光を受けて寄生フォ
トダイオード（１０４）に光電流（ＩPD104）が発生す
る可能性が高くなる。したがって、ＰＮＰトランジスタ
（Ｑ101）のベース電流（ＩB101’）はベース端子（Ｂ
101）から他の回路へ流れる電流（ＩB101）と光電流
（ＩPD104）の和、すなわち、次式で示す電流値とな
る。 ＩB101’＝ＩB101＋ＩPD104 このため、ＰＮＰトランジスタ（Ｑ101）のベース電流
（ＩB101’）が増加し、回路の特性に多大な影響を及ぼ
す。
101）が光電変換素子と同一チップ内に近接して設けら
れた集積回路内に存在する場合は、光を受けて寄生フォ
トダイオード（１０４）に光電流（ＩPD104）が発生す
る可能性が高くなる。したがって、ＰＮＰトランジスタ
（Ｑ101）のベース電流（ＩB101’）はベース端子（Ｂ
101）から他の回路へ流れる電流（ＩB101）と光電流
（ＩPD104）の和、すなわち、次式で示す電流値とな
る。 ＩB101’＝ＩB101＋ＩPD104 このため、ＰＮＰトランジスタ（Ｑ101）のベース電流
（ＩB101’）が増加し、回路の特性に多大な影響を及ぼ
す。
【０００５】従来はこの影響を減少させるため、発明者
が特開平３−２６２１５３号に記述し、更に図３に示す
ようにＰＮＰトランジスタ（Ｑ102），（Ｑ103）による
カレントミラー回路を付加することにより、寄生フォト
ダイオード（１０４）の光電流（ＩPD104）を補正する
電流（ＩC103）をＰＮＰトランジスタ（Ｑ101）のベー
ス端子に流し込み、表面から侵入する光による光電流
（ＩPD104）を補正する回路を提案した。
が特開平３−２６２１５３号に記述し、更に図３に示す
ようにＰＮＰトランジスタ（Ｑ102），（Ｑ103）による
カレントミラー回路を付加することにより、寄生フォト
ダイオード（１０４）の光電流（ＩPD104）を補正する
電流（ＩC103）をＰＮＰトランジスタ（Ｑ101）のベー
ス端子に流し込み、表面から侵入する光による光電流
（ＩPD104）を補正する回路を提案した。
【０００６】
【発明が解決しようとする課題】しかし上記回路では、
図３に示すようにＰＮＰトランジスタ（Ｑ101）のベー
ス端子（Ｂ101）の電位が周辺回路の影響等のために変
化した場合、ＰＮＰトランジスタ（Ｑ103）のコレクタ
−エミッタ間電圧（ＶCEQ103）が変化し、アーリー効果
によりＰＮＰトランジスタ（Ｑ103）のコレクタ電流
（ＩC103）が変化する。そのため光電流（ＩPD104）に
対する補正がずれ、高精度の光電流補正ができなくな
る。
図３に示すようにＰＮＰトランジスタ（Ｑ101）のベー
ス端子（Ｂ101）の電位が周辺回路の影響等のために変
化した場合、ＰＮＰトランジスタ（Ｑ103）のコレクタ
−エミッタ間電圧（ＶCEQ103）が変化し、アーリー効果
によりＰＮＰトランジスタ（Ｑ103）のコレクタ電流
（ＩC103）が変化する。そのため光電流（ＩPD104）に
対する補正がずれ、高精度の光電流補正ができなくな
る。
【０００７】又、ＰＮＰトランジスタの電流増幅率ｈｆ
ｅはＮＰＮトランジスタのそれよりも低く一般的には２
０〜６０程度となり、電流増幅率ｈｆｅが低下するとカ
レントミラーのミラー係数が１より小さくなり、アーリ
ー効果によるＰＮＰトランジスタ（Ｑ103）のコレクタ
電流（ＩC103）が変化し、光電流（ＩPD104）に対する
補正がずれ、やはり高精度の光電流補正ができず所期の
目的を達成し得なくなる。
ｅはＮＰＮトランジスタのそれよりも低く一般的には２
０〜６０程度となり、電流増幅率ｈｆｅが低下するとカ
レントミラーのミラー係数が１より小さくなり、アーリ
ー効果によるＰＮＰトランジスタ（Ｑ103）のコレクタ
電流（ＩC103）が変化し、光電流（ＩPD104）に対する
補正がずれ、やはり高精度の光電流補正ができず所期の
目的を達成し得なくなる。
【０００８】本発明はこのような問題を解決し、ＰＮＰ
トランジスタ（Ｑ101）のベース端子（Ｂ101）が電位変
化する場合、あるいはカレントミラーを構成するＰＮＰ
トランジスタ（Ｑ102），（Ｑ103）の電流増幅率ｈｆｅ
が低下するような場合であっても、光が完全に遮断され
たとほぼ同等の動作を行うことができるＰＮＰトランジ
スタ回路を提供することを目的とする。
トランジスタ（Ｑ101）のベース端子（Ｂ101）が電位変
化する場合、あるいはカレントミラーを構成するＰＮＰ
トランジスタ（Ｑ102），（Ｑ103）の電流増幅率ｈｆｅ
が低下するような場合であっても、光が完全に遮断され
たとほぼ同等の動作を行うことができるＰＮＰトランジ
スタ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
請求項１に記載のＰＮＰトランジスタ回路では、モノシ
リック集積回路内に形成され第１のＰＮＰトランジスタ
を有するＰＮＰトランジスタ回路において、第２，第３
及び第４のＰＮＰトランジスタを用いて構成され、前記
第２，第３のＰＮＰトランジスタの両ベース端子と前記
第４のエミッタ端子のみを結線した接続点を有し、前記
第２のＰＮＰトランジスタのコレクタ端子を前記第４の
ＰＮＰトランジスタのベース端子に接続し、前記第４の
ＰＮＰトランジスタのコレクタ端子を前記第１のＰＮＰ
トランジスタのベース端子に結線したカレントミラー回
路を設けている。
請求項１に記載のＰＮＰトランジスタ回路では、モノシ
リック集積回路内に形成され第１のＰＮＰトランジスタ
を有するＰＮＰトランジスタ回路において、第２，第３
及び第４のＰＮＰトランジスタを用いて構成され、前記
第２，第３のＰＮＰトランジスタの両ベース端子と前記
第４のエミッタ端子のみを結線した接続点を有し、前記
第２のＰＮＰトランジスタのコレクタ端子を前記第４の
ＰＮＰトランジスタのベース端子に接続し、前記第４の
ＰＮＰトランジスタのコレクタ端子を前記第１のＰＮＰ
トランジスタのベース端子に結線したカレントミラー回
路を設けている。
【００１０】そして請求項２に記載のＰＮＰトランジス
タ回路では、前記請求項２に記載のＰＮＰトランジスタ
回路において、次の条件式を満足するように構成してい
る。 Ｓ1＝Ｓ4−（Ｓ2＋Ｓ3）×｛（２／ｈｆｅ）（１＋１／ｈｆｅ）＋１｝ ここで、 Ｓ1：前記第１のＰＮＰトランジスタのベース領域の面
積 Ｓ2：前記第２のＰＮＰトランジスタのベース領域の面
積 Ｓ3：前記第３のＰＮＰトランジスタのベース領域の面
積 Ｓ4：前記第４のＰＮＰトランジスタのベース領域の面
積 ｈｆｅ：前記第２，第３，第４のＰＮＰトランジスタの
電流増幅率である。
タ回路では、前記請求項２に記載のＰＮＰトランジスタ
回路において、次の条件式を満足するように構成してい
る。 Ｓ1＝Ｓ4−（Ｓ2＋Ｓ3）×｛（２／ｈｆｅ）（１＋１／ｈｆｅ）＋１｝ ここで、 Ｓ1：前記第１のＰＮＰトランジスタのベース領域の面
積 Ｓ2：前記第２のＰＮＰトランジスタのベース領域の面
積 Ｓ3：前記第３のＰＮＰトランジスタのベース領域の面
積 Ｓ4：前記第４のＰＮＰトランジスタのベース領域の面
積 ｈｆｅ：前記第２，第３，第４のＰＮＰトランジスタの
電流増幅率である。
【００１１】
【作用】請求項１に記載のＰＮＰトランジスタ回路によ
ると、第４のＰＮＰトランジスタの寄生フォトダイオー
ドで発生した光電流と第２，３のＰＮＰトランジスタの
寄生フォトダイオードで発生した光電流の差に応じた電
流が、カレントミラー効果を利用して第４のＰＮＰトラ
ンジスタのコレクタ電流として取り出され、第１のＰＮ
Ｐトランジスタのベース端子に流し込まれる。これによ
りＰＮＰトランジスタの寄生フォトダイオードで発生し
た光電流に起因するベース電流の変化分が補償され、第
１のＰＮＰトランジスタの動作に対する光の影響が低減
される。そして、第１のＰＮＰトランジスタのベース端
子の電位変化あるいは第２，第３，第４のＰＮＰトラン
ジスタの電流増幅率低下が起こった場合においても、ほ
ぼ一定の第４のＰＮＰトランジスタのコレクタ電流が第
１のＰＮＰトランジスタのベース端子に流し込まれ、第
１のＰＮＰトランジスタのベース端子の電位変化及び第
２，第３，第４のＰＮＰトランジスタの電流増幅率の低
下に影響を受けず、光電流の補正ができる。
ると、第４のＰＮＰトランジスタの寄生フォトダイオー
ドで発生した光電流と第２，３のＰＮＰトランジスタの
寄生フォトダイオードで発生した光電流の差に応じた電
流が、カレントミラー効果を利用して第４のＰＮＰトラ
ンジスタのコレクタ電流として取り出され、第１のＰＮ
Ｐトランジスタのベース端子に流し込まれる。これによ
りＰＮＰトランジスタの寄生フォトダイオードで発生し
た光電流に起因するベース電流の変化分が補償され、第
１のＰＮＰトランジスタの動作に対する光の影響が低減
される。そして、第１のＰＮＰトランジスタのベース端
子の電位変化あるいは第２，第３，第４のＰＮＰトラン
ジスタの電流増幅率低下が起こった場合においても、ほ
ぼ一定の第４のＰＮＰトランジスタのコレクタ電流が第
１のＰＮＰトランジスタのベース端子に流し込まれ、第
１のＰＮＰトランジスタのベース端子の電位変化及び第
２，第３，第４のＰＮＰトランジスタの電流増幅率の低
下に影響を受けず、光電流の補正ができる。
【００１２】請求項２に記載のＰＮＰトランジスタ回路
によると、前記第１請求項に記載のＰＮＰトランジスタ
回路において、第４のＰＮＰトランジスタのコレクタか
ら第１のＰＮＰトランジスタのベース端子に流し込まれ
る電流と、第１のＰＮＰトランジスタの寄生フォトダイ
オードで発生した光電流とがほぼ等しくなり、第１のＰ
ＮＰトランジスタのベース電流の変化分に対する補償が
高精度に行われる。
によると、前記第１請求項に記載のＰＮＰトランジスタ
回路において、第４のＰＮＰトランジスタのコレクタか
ら第１のＰＮＰトランジスタのベース端子に流し込まれ
る電流と、第１のＰＮＰトランジスタの寄生フォトダイ
オードで発生した光電流とがほぼ等しくなり、第１のＰ
ＮＰトランジスタのベース電流の変化分に対する補償が
高精度に行われる。
【００１３】
【実施例】以下、本発明のＰＮＰトランジスタ回路の一
実施例について、図１及び図２を参照しつつ説明する。
図１は本実施例の等価回路を示しており、図２は本実施
例の集積回路断面構造を示している。
実施例について、図１及び図２を参照しつつ説明する。
図１は本実施例の等価回路を示しており、図２は本実施
例の集積回路断面構造を示している。
【００１４】図１においてＰＮＰトランジスタ回路はＰ
ＮＰトランジスタ（Ｑ1）を有しており、トランジスタ
（Ｑ1）のエミッタ，コレクタ及びベースの各端子
（Ｅ1），（Ｃ1），（Ｂ1）は周辺回路に接続されてＰ
ＮＰトランジスタとしての機能を周辺回路に提供してい
る。また、トランジスタ（Ｑ1）のベース端子（Ｂ1）は
トランジスタ（Ｑ4）のコレクタ端子にも結線されてい
る。他方、ＰＮＰトランジスタ（Ｑ2），（Ｑ3）及び
（Ｑ4）はトランジスタ（Ｑ1）の動作に対する光の影響
を低減するための回路を構成し、更にトランジスタ（Ｑ
1）のベース端子（Ｂ1）の電位変化やＰＮＰトランジス
タ（Ｑ2），（Ｑ3），（Ｑ4）のｈｆｅのバラツキに対
しても、一定の電流をトランジスタ（Ｑ1）のベース端
子（Ｂ1）に供給することができる。
ＮＰトランジスタ（Ｑ1）を有しており、トランジスタ
（Ｑ1）のエミッタ，コレクタ及びベースの各端子
（Ｅ1），（Ｃ1），（Ｂ1）は周辺回路に接続されてＰ
ＮＰトランジスタとしての機能を周辺回路に提供してい
る。また、トランジスタ（Ｑ1）のベース端子（Ｂ1）は
トランジスタ（Ｑ4）のコレクタ端子にも結線されてい
る。他方、ＰＮＰトランジスタ（Ｑ2），（Ｑ3）及び
（Ｑ4）はトランジスタ（Ｑ1）の動作に対する光の影響
を低減するための回路を構成し、更にトランジスタ（Ｑ
1）のベース端子（Ｂ1）の電位変化やＰＮＰトランジス
タ（Ｑ2），（Ｑ3），（Ｑ4）のｈｆｅのバラツキに対
しても、一定の電流をトランジスタ（Ｑ1）のベース端
子（Ｂ1）に供給することができる。
【００１５】すなわち、ＰＮＰトランジスタ（Ｑ2），
（Ｑ3）及び（Ｑ4）はＰＮＰトランジスタ（Ｑ2），
（Ｑ3）のベース端子とトランジスタ（Ｑ3）のコレクタ
端子とトランジスタ（Ｑ4）のエミッタ端子を結線する
と共に、トランジスタ（Ｑ2）のコレクタ端子とトラン
ジスタ（Ｑ4）のベース端子を結線している。そして、
トランジスタ（Ｑ2），（Ｑ3）のエミッタ端子は電源
（ＶCC）にそれぞれ接続し、カレントミラー回路を構成
している。
（Ｑ3）及び（Ｑ4）はＰＮＰトランジスタ（Ｑ2），
（Ｑ3）のベース端子とトランジスタ（Ｑ3）のコレクタ
端子とトランジスタ（Ｑ4）のエミッタ端子を結線する
と共に、トランジスタ（Ｑ2）のコレクタ端子とトラン
ジスタ（Ｑ4）のベース端子を結線している。そして、
トランジスタ（Ｑ2），（Ｑ3）のエミッタ端子は電源
（ＶCC）にそれぞれ接続し、カレントミラー回路を構成
している。
【００１６】また、トランジスタ（Ｑ4）のコレクタ端
子を前述したようにトランジスタ（Ｑ1）のベース端子
（Ｂ1）に結線している。
子を前述したようにトランジスタ（Ｑ1）のベース端子
（Ｂ1）に結線している。
【００１７】ここで、図１に示すように接続点（ａ）は
トランジスタ（Ｑ2）のコレクタ端子とトランジスタ
（Ｑ4）のベース端子のみを結線した接続点であり、他
には結線されていない。
トランジスタ（Ｑ2）のコレクタ端子とトランジスタ
（Ｑ4）のベース端子のみを結線した接続点であり、他
には結線されていない。
【００１８】上記のＰＮＰトランジスタ回路をモノシリ
ック集積回路内で実現するために図２に示すようにＮ型
エピタキシャル層（２２）がＰ型サブストレート層（２
１）に形成される。図２の断面図は理解を容易にするた
めエミッタ及びコレクタは省略している。形成された各
Ｎ型エピタキシャル層（２２）はそれぞれトランジスタ
（Ｑ1），（Ｑ2），（Ｑ3），（Ｑ4）のベースに対応す
るが、Ｎ型エピタキシャル層（２２）とＰ型サブストレ
ート層（２１）の間には寄生フォトダイオード（５），
（６），（７），（８）が存在する。このため、図１の
等価回路においてトランジスタ（Ｑ1），（Ｑ2），（Ｑ
3），（Ｑ4）の各ベース端子と接地点間に逆バイアスさ
れた寄生フォトダイオード（５），（６），（７），
（８）がそれぞれ接続されることになる。
ック集積回路内で実現するために図２に示すようにＮ型
エピタキシャル層（２２）がＰ型サブストレート層（２
１）に形成される。図２の断面図は理解を容易にするた
めエミッタ及びコレクタは省略している。形成された各
Ｎ型エピタキシャル層（２２）はそれぞれトランジスタ
（Ｑ1），（Ｑ2），（Ｑ3），（Ｑ4）のベースに対応す
るが、Ｎ型エピタキシャル層（２２）とＰ型サブストレ
ート層（２１）の間には寄生フォトダイオード（５），
（６），（７），（８）が存在する。このため、図１の
等価回路においてトランジスタ（Ｑ1），（Ｑ2），（Ｑ
3），（Ｑ4）の各ベース端子と接地点間に逆バイアスさ
れた寄生フォトダイオード（５），（６），（７），
（８）がそれぞれ接続されることになる。
【００１９】したがって、集積回路チップ（２０）内に
光が侵入することにより、トランジスタ（Ｑ1）のベー
ス端子（Ｂ1）に接続された寄生フォトダイオード
（５）で光電流（ＩPD5）が発生し、この光電流
（ＩPD5）の発生によって、ベース電流（ＩB’）が変化
する。また、トランジスタ（Ｑ2），（Ｑ3），（Ｑ4）
についても同様に、ベース端子に接続された寄生フォト
ダイオード（６），（７），（８）で光電流
（ＩPD6），（ＩPD7），（ＩPD8）がそれぞれ発生す
る。
光が侵入することにより、トランジスタ（Ｑ1）のベー
ス端子（Ｂ1）に接続された寄生フォトダイオード
（５）で光電流（ＩPD5）が発生し、この光電流
（ＩPD5）の発生によって、ベース電流（ＩB’）が変化
する。また、トランジスタ（Ｑ2），（Ｑ3），（Ｑ4）
についても同様に、ベース端子に接続された寄生フォト
ダイオード（６），（７），（８）で光電流
（ＩPD6），（ＩPD7），（ＩPD8）がそれぞれ発生す
る。
【００２０】ところで、トランジスタ（Ｑ2），
（Ｑ3），（Ｑ4）のベース電流をそれぞれ（ＩB2），
（ＩB3），（ＩB4）とし、トランジスタ（Ｑ2），
（Ｑ3），（Ｑ4）の電流増幅率をｈｆｅとすると下記の
（１）〜（６）式が成り立つ。 ＩPD8＝ＩC2＋ＩB4・・・（１） ＩE4＝ＩB2＋ＩB3＋ＩC3−ＩPD6−ＩPD7・・・（２） ＩC2＝ＩC3・・・（３） ＩB2＝ＩB3・・・（４） ＩC2＝ｈｆｅＩB2・・・（５） ＩE4＝ＩC4＋ＩB4・・・（６） （３），（４），（５）式より ＩB2＝ＩB3＝ＩC2／ｈｆｅ＝ＩC3／ｈｆｅ・・・（７） （７）式を（２）式に代入する ＩE4＝ＩB2＋ＩB3＋ＩC3−ＩPD6−ＩPD7＝ＩC2＋２（ＩC2／ｈｆｅ）−Ｉ PD6 −ＩPD7＝ＩC2（１＋（２／ｈｆｅ））−ＩPD6−ＩPD7 ＩC2＝（ＩE4＋ＩPD6＋ＩPD7）／（１＋２／ｈｆｅ）・・・（８） （６），（８）式を（１）式に代入すると光電流（Ｉ
PD8）は次式のようになる。 ＩPD8＝ＩC2＋ＩB4＝｛（ＩE4＋ＩPD6＋ＩPD7）／（１＋（２／ｈｆｅ） ）｝＋ＩB4＝｛（ＩC4＋ＩB4＋ＩPD6＋ＩPD7）／（１＋（２／ｈｆｅ））｝＋Ｉ B4 ＝｛２（１＋（１／ｈｆｅ））ＩB4＋ＩC4＋ＩPD6＋ＩPD7｝／（１＋（２／ｈ ｆｅ）） ここで、ＩB4＝ＩC4／ｈｆｅを代入する ＩPD8＝｛２（１＋１／ｈｆｅ）（ＩC4／ｈｆｅ）＋ＩC4＋ＩPD6＋ＩPD7 ｝／（１＋２／ｈｆｅ）＝｛（（２／ｈｆｅ）（１＋２／ｈｆｅ）＋１）＋ＩC4 ＋ＩPD6＋ＩPD7｝／（１＋２／ｈｆｅ）・・・（９） これよりコレクタ電流（ＩC4）は次式で表わされる。 ＩC4＝｛ＩPD8（１＋２／ｈｆｅ）−ＩPD6−ＩPD7｝／｛（２／ｈｆｅ） （１＋２／ｈｒｅ）＋１｝・・・（１０） （但し、ＩPD8＞ＩPD6＋ＩPD7）
（Ｑ3），（Ｑ4）のベース電流をそれぞれ（ＩB2），
（ＩB3），（ＩB4）とし、トランジスタ（Ｑ2），
（Ｑ3），（Ｑ4）の電流増幅率をｈｆｅとすると下記の
（１）〜（６）式が成り立つ。 ＩPD8＝ＩC2＋ＩB4・・・（１） ＩE4＝ＩB2＋ＩB3＋ＩC3−ＩPD6−ＩPD7・・・（２） ＩC2＝ＩC3・・・（３） ＩB2＝ＩB3・・・（４） ＩC2＝ｈｆｅＩB2・・・（５） ＩE4＝ＩC4＋ＩB4・・・（６） （３），（４），（５）式より ＩB2＝ＩB3＝ＩC2／ｈｆｅ＝ＩC3／ｈｆｅ・・・（７） （７）式を（２）式に代入する ＩE4＝ＩB2＋ＩB3＋ＩC3−ＩPD6−ＩPD7＝ＩC2＋２（ＩC2／ｈｆｅ）−Ｉ PD6 −ＩPD7＝ＩC2（１＋（２／ｈｆｅ））−ＩPD6−ＩPD7 ＩC2＝（ＩE4＋ＩPD6＋ＩPD7）／（１＋２／ｈｆｅ）・・・（８） （６），（８）式を（１）式に代入すると光電流（Ｉ
PD8）は次式のようになる。 ＩPD8＝ＩC2＋ＩB4＝｛（ＩE4＋ＩPD6＋ＩPD7）／（１＋（２／ｈｆｅ） ）｝＋ＩB4＝｛（ＩC4＋ＩB4＋ＩPD6＋ＩPD7）／（１＋（２／ｈｆｅ））｝＋Ｉ B4 ＝｛２（１＋（１／ｈｆｅ））ＩB4＋ＩC4＋ＩPD6＋ＩPD7｝／（１＋（２／ｈ ｆｅ）） ここで、ＩB4＝ＩC4／ｈｆｅを代入する ＩPD8＝｛２（１＋１／ｈｆｅ）（ＩC4／ｈｆｅ）＋ＩC4＋ＩPD6＋ＩPD7 ｝／（１＋２／ｈｆｅ）＝｛（（２／ｈｆｅ）（１＋２／ｈｆｅ）＋１）＋ＩC4 ＋ＩPD6＋ＩPD7｝／（１＋２／ｈｆｅ）・・・（９） これよりコレクタ電流（ＩC4）は次式で表わされる。 ＩC4＝｛ＩPD8（１＋２／ｈｆｅ）−ＩPD6−ＩPD7｝／｛（２／ｈｆｅ） （１＋２／ｈｒｅ）＋１｝・・・（１０） （但し、ＩPD8＞ＩPD6＋ＩPD7）
【００２１】この電流（ＩC4）はトランジスタ（Ｑ1）
のベース端子（Ｂ1）に流し込まれる。よって、トラン
ジスタ（Ｑ1）のベース端子（Ｂ1）から周辺回路に流れ
る電流を（ＩB）とすると、次式の関係になる。 ＩB’＝ＩB＋ＩPD5−ＩC4・・・（１１）
のベース端子（Ｂ1）に流し込まれる。よって、トラン
ジスタ（Ｑ1）のベース端子（Ｂ1）から周辺回路に流れ
る電流を（ＩB）とすると、次式の関係になる。 ＩB’＝ＩB＋ＩPD5−ＩC4・・・（１１）
【００２２】この式からわかるように、光の侵入による
トランジスタ（Ｑ1）のベース電流（ＩB’）の変化分
（ＩPD5）を（１０）式の電流（ＩC4）によって補償
し、トランジスタ（Ｑ1）の動作に対する光の影響を低
減することができる。特に、電流（ＩC4）が電流（Ｉ
PD5）に等しくなるようにすれば、ＩB’＝ＩBとなり、
光の侵入による影響を解消することができる。そのため
には以下のようにすればよい。
トランジスタ（Ｑ1）のベース電流（ＩB’）の変化分
（ＩPD5）を（１０）式の電流（ＩC4）によって補償
し、トランジスタ（Ｑ1）の動作に対する光の影響を低
減することができる。特に、電流（ＩC4）が電流（Ｉ
PD5）に等しくなるようにすれば、ＩB’＝ＩBとなり、
光の侵入による影響を解消することができる。そのため
には以下のようにすればよい。
【００２３】一般に、フォトダイオードで発生する光電
流はそのフォトダイオードの接合部分の面積に比例す
る。本実施例の場合、同一の光に対して寄生フォトダイ
オード（５），（６），（７），（８）で発生する光電
流は、図２に示すＮ型エピタキシャル層（２２）とＰ型
サブストレート層（２１）とのそれぞれの接合面積に比
例する。したがって、寄生フォトダイオード（５）の接
合面積（トランジスタ（Ｑ1）のベース領域の面積）
（Ｓ1）と寄生フォトダイオード（６）の接合面積（ト
ランジスタ（Ｑ2）のベース領域の面積）（Ｓ2）、寄生
フォトダイオード（７）の接合面積（トランジスタ（Ｑ
3）のベース領域の面積）（Ｓ3）及び寄生フォトダイオ
ード（８）の接合面積（トランジスタ（Ｑ3）のベース
領域の面積）（Ｓ4）との間で、次の条件式を満足する
ように設計し、かつトランジスタ（Ｑ1），（Ｑ2），
（Ｑ3），（Ｑ4）を近接して配置すればよい。 Ｓ1＝Ｓ4−（Ｓ2＋Ｓ3）｛（２／ｈｆｅ）（１＋１／ｈｆｅ）＋１｝・・ ・（１２） 上記関係のとき、ＩC4＝ＩPD5となる。
流はそのフォトダイオードの接合部分の面積に比例す
る。本実施例の場合、同一の光に対して寄生フォトダイ
オード（５），（６），（７），（８）で発生する光電
流は、図２に示すＮ型エピタキシャル層（２２）とＰ型
サブストレート層（２１）とのそれぞれの接合面積に比
例する。したがって、寄生フォトダイオード（５）の接
合面積（トランジスタ（Ｑ1）のベース領域の面積）
（Ｓ1）と寄生フォトダイオード（６）の接合面積（ト
ランジスタ（Ｑ2）のベース領域の面積）（Ｓ2）、寄生
フォトダイオード（７）の接合面積（トランジスタ（Ｑ
3）のベース領域の面積）（Ｓ3）及び寄生フォトダイオ
ード（８）の接合面積（トランジスタ（Ｑ3）のベース
領域の面積）（Ｓ4）との間で、次の条件式を満足する
ように設計し、かつトランジスタ（Ｑ1），（Ｑ2），
（Ｑ3），（Ｑ4）を近接して配置すればよい。 Ｓ1＝Ｓ4−（Ｓ2＋Ｓ3）｛（２／ｈｆｅ）（１＋１／ｈｆｅ）＋１｝・・ ・（１２） 上記関係のとき、ＩC4＝ＩPD5となる。
【００２４】したがって、（１１）式より次の関係が得
られる。 ＩB’≒ＩB・・・（１３）
られる。 ＩB’≒ＩB・・・（１３）
【００２５】以上のように設定すると、（１３）式より
トランジスタ（Ｑ1）のベース電流（ＩB’）は光の侵入
によって寄生フォトダイオード（５）で発生する光電流
（ＩPD5）の影響を受けず、トランジスタ（Ｑ1）のベー
ス端子（Ｂ1）から周辺回路へ流れる電流（ＩB）にほぼ
等しくなる。
トランジスタ（Ｑ1）のベース電流（ＩB’）は光の侵入
によって寄生フォトダイオード（５）で発生する光電流
（ＩPD5）の影響を受けず、トランジスタ（Ｑ1）のベー
ス端子（Ｂ1）から周辺回路へ流れる電流（ＩB）にほぼ
等しくなる。
【００２６】そして本回路ではトランジスタ（Ｑ1）の
ベース端子（Ｂ1）の電位が変化した場合でも、図１の
トランジスタ（Ｑ4）によりトランジスタ（Ｑ3）のコレ
クタ−エミッタ間電圧（ＶCEQ3）の変化はほとんどな
く、トランジスタ（Ｑ4）のコレクタ電圧とは無関係に
一定電流ＩPD8−ＩPD6−ＩPD7（トランジスタ（Ｑ2），
（Ｑ3），（Ｑ4）の電流増幅率ｈｆｅが十分に大きい場
合）をトランジスタ（Ｑ1）のベース端子に流し込むこ
とができる。
ベース端子（Ｂ1）の電位が変化した場合でも、図１の
トランジスタ（Ｑ4）によりトランジスタ（Ｑ3）のコレ
クタ−エミッタ間電圧（ＶCEQ3）の変化はほとんどな
く、トランジスタ（Ｑ4）のコレクタ電圧とは無関係に
一定電流ＩPD8−ＩPD6−ＩPD7（トランジスタ（Ｑ2），
（Ｑ3），（Ｑ4）の電流増幅率ｈｆｅが十分に大きい場
合）をトランジスタ（Ｑ1）のベース端子に流し込むこ
とができる。
【００２７】また、トランジスタ（Ｑ2），（Ｑ3），
（Ｑ4）の電流増幅率ｈｆｅがたとえば２０と低くなっ
た場合においても、（１０）式より ＩC4＝０．９９５ＩPD8−｛（ＩPD6−ＩPD7）／１．１０５｝ となり、ＩC4に対する電流増幅率ｈｆｅの影響を低減す
ることができる。
（Ｑ4）の電流増幅率ｈｆｅがたとえば２０と低くなっ
た場合においても、（１０）式より ＩC4＝０．９９５ＩPD8−｛（ＩPD6−ＩPD7）／１．１０５｝ となり、ＩC4に対する電流増幅率ｈｆｅの影響を低減す
ることができる。
【００２８】
【発明の効果】以上説明した通り、請求項１に記載のＰ
ＮＰトランジスタ回路によれば、外部から侵入してくる
光によるＰＮＰトランジスタの動作への影響を低減する
ことができ、第１のＰＮＰトランジスタのベース端子電
位変化あるいは第１のＰＮＰトランジスタのベース端子
に流し込む電流を形成する第２，第３，第４のトランジ
スタの電流増幅率の低下が起きた場合でも、光電流に起
因するベース電流の変化分を補償することができる。
ＮＰトランジスタ回路によれば、外部から侵入してくる
光によるＰＮＰトランジスタの動作への影響を低減する
ことができ、第１のＰＮＰトランジスタのベース端子電
位変化あるいは第１のＰＮＰトランジスタのベース端子
に流し込む電流を形成する第２，第３，第４のトランジ
スタの電流増幅率の低下が起きた場合でも、光電流に起
因するベース電流の変化分を補償することができる。
【００２９】そして、請求項２に記載のＰＮＰトランジ
スタ回路によれば、寄生フォトダイオードで発生した光
電流に起因するベース電流の変化分を高精度に補償する
ことができるため、光が完全に遮断された状態とほぼ同
じ状態でＰＮＰトランジスタを動作させることができ
る。また、第１のＰＮＰトランジスタのベース端子電位
変化及び第１のＰＮＰトランジスタのベース端子に流し
込む電流を形成する第２，第３，第４のトランジスタの
電流増幅率の低下が起きた場合でも、光電流に起因する
ベース電流の変化分を高精度に補償することができる。
スタ回路によれば、寄生フォトダイオードで発生した光
電流に起因するベース電流の変化分を高精度に補償する
ことができるため、光が完全に遮断された状態とほぼ同
じ状態でＰＮＰトランジスタを動作させることができ
る。また、第１のＰＮＰトランジスタのベース端子電位
変化及び第１のＰＮＰトランジスタのベース端子に流し
込む電流を形成する第２，第３，第４のトランジスタの
電流増幅率の低下が起きた場合でも、光電流に起因する
ベース電流の変化分を高精度に補償することができる。
【００３０】したがって、本発明のＰＮＰトランジスタ
回路は外部から侵入してくる光を遮断することができな
い素子の内部で微少電流を扱っている回路や寄生フォト
ダイオードによる光電流の影響が無視できない素子に対
して極めて有効である。
回路は外部から侵入してくる光を遮断することができな
い素子の内部で微少電流を扱っている回路や寄生フォト
ダイオードによる光電流の影響が無視できない素子に対
して極めて有効である。
【図１】 本発明のＰＮＰトランジスタ回路の一実施例
の等価回路を示す図。
の等価回路を示す図。
【図２】 前記実施例の集積回路断面構造を示す図。
【図３】 従来の光電流補償を行ったＰＮＰトランジス
タ回路の等価回路を示す図。
タ回路の等価回路を示す図。
【図４】 従来の光電流補償を行ったＰＮＰトランジス
タ回路の集積回路断面構造を示す図。
タ回路の集積回路断面構造を示す図。
（５），（６），（７），（８） 寄生フォトダイオー
ド （Ｑ1） 第１のＰＮＰトランジスタ （Ｑ2） 第２のＰＮＰトランジスタ （Ｑ3） 第３のＰＮＰトランジスタ （Ｑ4） 第４のＰＮＰトランジスタ （ａ） カレントミラー回路内の接続点
ド （Ｑ1） 第１のＰＮＰトランジスタ （Ｑ2） 第２のＰＮＰトランジスタ （Ｑ3） 第３のＰＮＰトランジスタ （Ｑ4） 第４のＰＮＰトランジスタ （ａ） カレントミラー回路内の接続点
Claims (2)
- 【請求項１】 モノシリック集積回路内に形成され第１
のＰＮＰトランジスタを有するＰＮＰトランジスタ回路
において、第２，第３及び第４のＰＮＰトランジスタを
用いて構成され、前記第２及び第３のＰＮＰトランジス
タの両ベース端子と前記第４のエミッタ端子のみを結線
した接続点を有し、前記第２のＰＮＰトラジスタのコレ
クタ端子を前記第４のＰＮＰトランジスタのベース端子
に接続し、前記第４のＰＮＰトランジスタのコレクタ端
子を前記第１のＰＮＰトランジスタのベース端子に結線
したカレントミラー回路を設けたことを特徴とするＰＮ
Ｐトランジスタ回路。 - 【請求項２】 次の条件式を満足することを特徴とする
第１請求項に記載のＰＮＰトランジスタ回路。 Ｓ1＝Ｓ4−（Ｓ2＋Ｓ3）×｛（２／ｈｆｅ）（１＋１／ｈｆｅ）＋１｝ ここで、 Ｓ1：前記第１のＰＮＰトランジスタのベース領域の面
積 Ｓ2：前記第２のＰＮＰトランジスタのベース領域の面
積 Ｓ3：前記第３のＰＮＰトランジスタのベース領域の面
積 Ｓ4：前記第４のＰＮＰトランジスタのベース領域の面
積 ｈｆｅ：前記第２，第３，第４のＰＮＰトランジスタの
電流増幅率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154821A JP2906387B2 (ja) | 1992-06-15 | 1992-06-15 | Ｐｎｐトランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154821A JP2906387B2 (ja) | 1992-06-15 | 1992-06-15 | Ｐｎｐトランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645536A true JPH0645536A (ja) | 1994-02-18 |
| JP2906387B2 JP2906387B2 (ja) | 1999-06-21 |
Family
ID=15592614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154821A Expired - Fee Related JP2906387B2 (ja) | 1992-06-15 | 1992-06-15 | Ｐｎｐトランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906387B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812546B2 (en) | 2002-07-10 | 2004-11-02 | Sharp Kabushiki Kaisha | Current mirror circuit and optical signal circuit using same |
| US7061303B2 (en) | 2002-12-27 | 2006-06-13 | Sharp Kabushiki Kaisha | Photoelectric leak current compensating circuit and optical signal circuit using same |
-
1992
- 1992-06-15 JP JP4154821A patent/JP2906387B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812546B2 (en) | 2002-07-10 | 2004-11-02 | Sharp Kabushiki Kaisha | Current mirror circuit and optical signal circuit using same |
| US7061303B2 (en) | 2002-12-27 | 2006-06-13 | Sharp Kabushiki Kaisha | Photoelectric leak current compensating circuit and optical signal circuit using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2906387B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06224652A (ja) | 光受信回路 | |
| EP1181773B1 (en) | Overvoltage protection | |
| JP2906387B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JP2634679B2 (ja) | Ｐｎｐトランジスタ回路 | |
| JP3142214B2 (ja) | 受光増幅装置 | |
| JP4076805B2 (ja) | カレントミラー回路およびそれを用いる光信号用回路 | |
| US7061303B2 (en) | Photoelectric leak current compensating circuit and optical signal circuit using same | |
| EP0346978B1 (en) | Integrated current-mirror arrangement comprising vertical transistors | |
| JPH06177663A (ja) | 光電気変換トランジスタ回路 | |
| JPH0949762A (ja) | 光量電圧変換回路 | |
| JP3499812B2 (ja) | 直流安定化電源装置 | |
| JP2614294B2 (ja) | 受光半導体集積回路 | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JP3616957B2 (ja) | アンプ回路 | |
| JP7173660B2 (ja) | 光センサ回路 | |
| JPH05250055A (ja) | 電圧電流変換回路 | |
| JP3370946B2 (ja) | 半導体回路 | |
| JP2003234625A (ja) | 交流増幅回路およびモノリシック集積回路 | |
| JP3339928B2 (ja) | 受光増幅装置 | |
| JPH0269980A (ja) | フォトダイオードバイアス回路 | |
| JPH0337763B2 (ja) | ||
| JP2000114659A (ja) | 発光素子の光出力を測定するシステム、及びそれに使用される回路 | |
| JPH07235601A (ja) | バイポーラ半導体集積回路 | |
| JP2001156386A (ja) | 半導体レーザ | |
| JPH10144948A (ja) | フォトダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |