JPH10275916A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体層のチャンネル領域の表面の汚染や格
子欠陥を無くし、電気特性の良好なトランジスタを作製
する。 【解決手段】 基板10上に形成されたゲート電極11を覆
って、ＳｉＮｘ、ＳｉＯ2からなるゲート絶縁膜12、ａ
−Ｓｉ13a、ＳｉＯ2の保護膜14を連続ＣＶＤで成膜し、
保護膜14をゲート電極11と同じパターンに形成した後、
エキシマレーザーアニール（ＥＬＡ）を行ってａ−Ｓｉ
を多結晶化し、ｐ−Ｓｉ13を形成する。チャンネル領域
において、ｐ−Ｓｉ13の上下界面は連続成膜された絶縁
膜が接触されているので表面汚染が防がれ、不純物イオ
ンによるフラットバンド電圧のシフトが防がれるととも
に、上下界面のいずれも格子欠陥が減少しているので、
トラップが少なく、オンオフ比の高いトランジスタが得
られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、特
に、液晶表示装置（ＬＣＤ：liquid crystaldisplay）
であって、多結晶半導体層を用いた薄膜トランジスタ
（ＴＦＴ：thinfilm transistor）を表示部及び周辺部
に形成した周辺駆動回路一体型ＬＣＤの製造方法に関す
る。

【０００２】

【従来の技術】基板上に半導体膜を作成する技術を用い
ることにより、集積回路の集積度を高めて大容量化を図
る、あるいは、液晶を間に挟持した一対の基板の一方
に、マトリクス画素部のスイッチング素子となるＴＦＴ
を作り込み、高精細の動画表示を可能とするアクティブ
マトリクス型のＬＣＤの量産を行う等の開発が行われて
いる。

【０００３】特に、シリコン基板に作製されたＭＯＳＦ
ＥＴに近い特性を得るＴＦＴを絶縁基板上に形成するこ
とができれば、ＬＣＤのマトリクス画素部のスイッチン
グ素子のみならず、周辺にＣＭＯＳを形成してマトリク
ス画素部に所望の駆動信号電圧を供給するための周辺駆
動回路を一体的に作り込むことも可能となり、いわゆる
ドライバー内蔵型ＬＣＤの量産を行うことができるよう
になる。

【０００４】ドライバー内蔵型ＬＣＤは、液晶パネルに
ドライバー素子の外付けを行うことが不要となるため、
工程の削減、狭額縁化が可能となる。特に、狭額縁化
は、近年の携帯情報端末あるいはハンディビデオカメラ
のモニター等の用途においては、製品自体の小型化が図
られる。このようなＴＦＴとして、数百Åから数千Åの
粒径を有した多数の単結晶粒（グレイン）が互いに接触
した形で存在する多結晶半導体を、チャンネル層に用い
ることでドライバー部にも適用可能な高速素子とするこ
とができる。特に多結晶シリコン即ちポリシリコン（ｐ
−Ｓｉ）は、移動度が数十から数百ｃｍ2／Ｖ・ｓ程度
が得られ、非晶質シリコン即ちアモルファスシリコン
（ａ−Ｓｉ）よりも２桁大きい。このため、Ｎ−ｃｈＴ
ＦＴとＰ−ｃｈＴＦＴを作成することで、ＬＣＤのドラ
イバーとしては十分の速度を有したＣＭＯＳが形成され
る。

【０００５】特に出願人は、以前より、コストを下げる
ために、プロセスの温度を最高でも６００℃程度以下と
し、基板として、耐熱性の低い安価な無アルカリガラス
基板等の採用を可能とする方法を開発してきた。このよ
うな、全プロセスを基板の耐熱性の限界温度以下に抑え
たｐ−ＳｉＴＦＴＬＣＤの製造プロセスは、低温プロセ
スと呼ばれれる。

【０００６】図９に、このようなｐ−ＳｉＴＦＴの断面
構造を示した。図の左側がＮ−ｃｈＴＦＴで、右側がＰ
−ｃｈＴＦＴである。基板（５０）上に、Ｃｒ等のメタ
ルからなるゲート電極（５１）が形成され、これを覆っ
てＳｉＮｘまたは／及びＳｉＯ2等からなるゲート絶縁
膜（５２）が形成されている。ゲート絶縁膜（５２）上
には、ｐ−Ｓｉ（５３）が形成されている。ｐ−Ｓｉ
（５３）は、この上にゲート電極（５１）の形状にパタ
ーニングされたＳｉＯ2等の注入ストッパー（５４）を
利用して、Ｎ−ｃｈにおいては、Ｎ型不純物を低濃度に
含有した（Ｎ-）低濃度（ＬＤ：lightly doped）領域
（ＬＤ）、及び、その外側にＮ型不純物を高濃度に含有
した（Ｎ+）ソース及びドレイン領域（Ｓ、Ｄ）が形成
されている。Ｐ−ｃｈにおいては、Ｐ型の不純物を高濃
度に含有した（Ｐ+）ソース及びドレイン領域（Ｓ、
Ｄ）が形成されている。Ｎ−ｃｈ、Ｐ−ｃｈのいずれも
注入ストッパー（５４）の直下は、実質的に不純物が含
有されない真性層であり、チャンネル領域（ＣＨ）とな
っている。これら、ｐ−Ｓｉ（５３）を覆ってＳｉＮｘ
等からなる層間絶縁膜（５５）が形成され、層間絶縁膜
（５５）上には、メタルからなるソース電極（５６）及
びドレイン電極（５７）が形成され、各々層間絶縁膜
（５５）に開けられたコンタクトホールを介して、ソー
ス領域（Ｓ）及びドレイン領域（Ｄ）に接続されてい
る。ここでは、省略したが、画素部においては、更に、
ソース及びドレイン電極（５６、５７）を覆う層間絶縁
膜上に、ＩＴＯ（indium tin oxide）等の透明導電膜か
らなる液晶駆動用の表示電極が形成され、ソース電極
（５６）に接続される。

【０００７】Ｎ−ｃｈにおいて、ソース及びドレイン領
域（Ｓ、Ｄ）とチャンネル領域（ＣＨ）の間にＬＤ領域
（ＬＤ）が介在形成された構造は、ＬＤＤ（lightly do
peddrain）と呼ばれる。ＬＣＤにおいては、このような
ＬＤＤ構造は、オフ電流の抑制を目的として採用され
る。また、チャンネル領域（ＣＨ）は、あらかじめ、上
述の不純物を注入する前に各々逆の導電形を示す不純物
を注入しておくことにより、チャンネルドープ型として
も良い。

【０００８】このＴＦＴの製造は以下の如く行われる。
まず、Ｃｒのスパッタリングとエッチングによりゲート
電極（５１）を形成した後、ゲート絶縁膜（５２）とな
るＳｉＮｘ及びＳｉＯ2とａ−ＳｉをプラズマＣＶＤに
より一度も真空を破ることなく連続で成膜する。その
後、ａ−Ｓｉにレーザーアニールを施して多結晶化する
ことにより、ｐ−Ｓｉ（５３）を形成する。更に、ｐ−
Ｓｉ（５３）上にＳｉＯ2を成膜した後、この上にポジ
型レジストを形成し、これを基板（５０）側より光を照
射する、いわゆる裏面露光により、ゲート電極（５１）
のパターン形状を反転させて感光させる。続いて、レジ
ストを現像した後、これをマスクとして絶縁膜をエッチ
ングすることにより、注入ストッパー（５４）をゲート
電極（５１）と同じ形状に形成する。そして、注入スト
ッパー（５４）（レジスト）をマスクとして、燐（Ｐ）
等のＮ型導電を示す不純物イオンを低濃度にドーピング
し、注入ストッパー（５４）直下のチャンネル領域（Ｃ
Ｈ）とその両側に、ＬＤ領域（ＬＤ）を形成する。その
後、レジストを注入ストッパー（５４）よりも大きな形
状に形成し、これをマスクとして、Ｎ型不純物のイオン
を高濃度のドーピングすることで、ソース及びドレイン
領域（Ｓ、Ｄ）を形成する。これにより、Ｎ−ｃｈに関
し、チャンネル領域（ＣＨ）とソース及びドレイン領域
（Ｓ、Ｄ）の間にＬＤ領域（ＬＤ）が介在されたＬＤＤ
構造が完成される。

【０００９】Ｐ−ｃｈに関しても、同様に、ゲート電極
（５１）の形状を反映させて、チャンネル領域（ＣＨ）
の外側に、Ｐ型不純物が高濃度にドーピングされたソー
ス及びドレイン領域（Ｓ、Ｄ）が形成されている。但
し、Ｐ−ｃｈでは、ＬＤＤ構造は採用されない。その
後、Ｎ−ｃｈ及びＰ−ｃｈのＴＦＴを覆う層間絶縁膜
（５５）を成膜し、コンタクトホール（ＣＴ）を開口
し、Ａｌ／Ｍｏ等のメタルの成膜及びエッチングにより
ソース及びドレイン電極（５６、５７）を形成し、各
々、コンタクトホール（ＣＴ）を介して、ソース及びド
レイン領域（Ｓ、Ｄ）に接続する。

【００１０】

【発明が解決しようとする課題】ｐ−Ｓｉ膜は、ａ−Ｓ
ｉをレーザーアニールすることにより形成されるが、ａ
−Ｓｉの成膜後、真空状態が破られる。この時、ａ−Ｓ
ｉあるいはｐ−Ｓｉの膜表面にＮａ等の不純物が吸着
し、これらの不純物イオンが素子中に取り込まれると、
可動イオンとして、フラットバンド電圧を変化させ、閾
値を変動させてしまう。また、ｐ−Ｓｉ（５３）とその
下層のゲート絶縁膜（５２）とは、連続ＣＶＤにより形
成されるので、界面の格子状態は比較的良好であるが、
ｐ−Ｓｉ（５３）の上側表面は、成膜後に露出されるの
で、格子欠陥があり、界面準位密度が高くなっている。
これら多数の界面準位はバンドギャップ内にエネルギー
準位を生成してトラップとなり、伝導帯中の電子を取り
込んで価電子帯へと放出するとともに、価電子帯中の電
子を吸い込んで伝導帯へと送り込む働きをし、オンオフ
比を低下させる問題を招く。

【００１１】本発明は、これらの問題を解決するために
成され、良好な電気特性を呈する素子の製造方法を創案
したものである。

【００１２】

【課題を解決するための手段】本発明は、半導体層の少
なくとも一部を能動層として用いた半導体装置の製造方
法において、前記半導体層上に、半導体層と連続的に成
膜された絶縁性の保護膜を能動層領域上にのみ形成し、
アニールを行う構成である。これにより、半導体層の特
に能動層領域が露出されて汚染されたり、界面に格子欠
陥が生じて界面準位が生成されることが防がれ、良好な
特性を有した半導体装置が作製される。

【００１３】また、基板上に電極と、絶縁層を挟んだ前
記電極上の領域を能動層として含んだ半導体層が形成さ
れた半導体装置の製造方法において、基板上に電極を形
成する工程と、前記電極を覆って絶縁層、絶縁層上に半
導体層、及び、半導体層上に絶縁性の保護膜を形成する
工程と、前記絶縁性の保護膜を前記半導体層の能動層と
なる領域上にのみ残す工程と、前記絶縁性の保護膜が能
動層となる領域上に形成された前記半導体層をアニール
する工程と、を有する構成である。

【００１４】これにより、半導体層は、その能動層とな
る領域に関して、上側及び下側の絶縁膜のいずれとも連
続的に成膜されているので、半導体層が汚染されること
が防がれ、また、半導体層の表面および裏面における格
子の欠陥も無くさ良好な電気的特性が得られる。また、
基板上に、第１の導電層を形成する工程と、前記第１の
導電層をパターニングすることにより第１の電極を形成
する工程と、前記第１の電極を覆って第１の絶縁層、第
１の絶縁層上に非晶質半導体層、及び、非晶質半導体層
上に、絶縁性の保護膜を形成する工程と、前記絶縁性の
保護膜をパターニングして前記非晶質半導体層の前記第
１の電極の上方の能動層となる領域上に残す工程と、前
記能動層となる領域に前記絶縁性の保護膜が残された非
晶質半導体層に結晶化アニールを施すことにより、多結
晶半導体層を形成する工程と、前記多結晶半導体層の前
記能動層の両側に不純物を含有した領域を形成する工程
と、前記多結晶半導体層を覆い、かつ、前記多結晶半導
体層の前記不純物を含有した領域上に開口部を有する第
２の絶縁層を形成する工程と、前記第２の絶縁層上に第
２の導電層を形成する工程と、前記第２の導電層をパタ
ーニングすることにより、前記開口部を介して前記多結
晶半導体層の前記不純物を含有した領域に接続された第
２の電極を形成する工程と、から構成される半導体装置
の製造方法である。

【００１５】これにより、多結晶半導体層の能動層領域
は、上下両面が連続的に成膜された絶縁膜により接せら
れているので、汚染あるいは格子欠陥が防がれ、電気特
性が向上される。また、基板上に、第１の導電層を形成
する工程と、前記第１の導電層をパターニングすること
により第１の電極を形成する工程と、前記第１の電極を
覆って第１の絶縁層、第１の絶縁層上に非晶質半導体
層、及び、非晶質半導体層上に、絶縁性の保護膜となる
材料膜を形成する工程と、前記材料膜をパターニングし
て前記非晶質半導体層の前記第１の電極の上方の能動層
となる領域に前記絶縁性の保護膜を形成する工程と、前
記絶縁性の保護膜が形成された非晶質半導体層に結晶化
アニールを施すことにより、多結晶半導体層を形成する
工程と、前記絶縁性の保護膜が形成された多結晶半導体
層上に、絶縁性の注入阻止膜となる材料膜を形成する工
程と、前記材料膜をパターニングして前記保護膜が形成
された多結晶半導体層上に、前記絶縁性の保護膜と概ね
同じ形状の絶縁性の注入阻止膜を形成する工程と、少な
くとも前記注入阻止膜をマスクとして、前記多結晶半導
体層に対する不純物のイオン注入を行うことにより、前
記多結晶半導体層の前記能動層の両側に不純物を含有し
た領域を形成する工程と、前記多結晶半導体層を覆い、
かつ、前記多結晶半導体層の前記不純物を含有した領域
上に開口部を有する第２の絶縁層を形成する工程と、前
記第２の絶縁層上に第２の導電層を形成する工程と、前
記第２の導電層をパターニングすることにより、前記開
口部を介して前記多結晶半導体層の前記不純物を含有し
た領域に接続された第２の電極を形成する工程と、を有
することから構成される半導体装置の製造方法である。

【００１６】これにより、多結晶半導体層の能動層領域
は、上下両面が連続的に成膜された絶縁膜により接せら
れているので、汚染あるいは格子欠陥が防がれ、電気特
性が向上される。特に、前記絶縁性の保護膜は、あらか
じめ前記絶縁性の注入阻止膜よりも少なくとも電気的能
動方向に関して大きく形成され、前記注入阻止膜を形成
すると同時に、前記絶縁性の保護膜は前記注入阻止膜と
同じ大きさに再形成されていることから構成される半導
体装置の製造方法。

【００１７】これにより、注入阻止膜の端縁により規定
される不純物を含有した領域と、保護膜により保護され
た能動層領域とが離間することが防がれ、電気特性が向
上される。特に、前記絶縁性の保護膜、及び、前記絶縁
性の注入阻止膜は、各々の材料膜上にレジストを形成す
る工程と、前記基板の裏面から光を照射することで、前
記レジストの前記第１の電極上方領域以外の領域を感光
させて前記第１の電極上方領域以外の領域を現像液に対
して可溶に変性させる工程と、前記レジストを現像する
工程と、このレジストをマスクとして前記材料膜をエッ
チングすることにより前記レジストが形成されていない
領域を除去する工程とにより形成され、前記絶縁性の保
護膜となる材料膜上のレジストを感光させるために前記
基板の裏面から光を照射する工程における光の強度また
は／および照射時間は、前記絶縁性の注入阻止膜となる
材料膜上のレジストを感光させるために前記基板の裏面
から光りを照射する工程における光の強度または／およ
び照射時間は、弱いまたは／および短いことから構成さ
れる半導体装置の製造方法である。

【００１８】これにより、前記保護膜は、いったん前記
注入阻止膜よりも大きく形成されるので、前記保護膜に
より保護された能動層領域が、不純物を含有した領域か
ら離間することが無くされる。

【００１９】

【発明の実施の形態】図１から図８は、本発明の実施の
形態にかかる製造方法を示す工程断面図である。これら
の図では、Ｎ−ｃｈについて示している。まず、図１に
おいて、基板（１０）上に、Ｃｒを成膜しこれをエッチ
ングすることにより、ゲート電極（１１）を形成する。
ゲート電極（１１）は走査信号供給線であるゲートライ
ンと一体で形成される。

【００２０】図２において、ゲート電極（１１）を覆っ
て全面に、ＣＶＤによりＳｉＮｘ及びＳｉＯ2からなる
ゲート絶縁膜（１２）を形成し、引き続き、連続してＣ
ＶＤによりアモルファスシリコン（ａ−Ｓｉ）（１３
ａ）及びＳｉＯ2からなる保護膜（１４）を一度も真空
を破ることなく成膜する。図３において、裏面露光法を
用いて、保護膜（１４）をゲート電極（１１）と同一形
状に形成する。即ち、保護膜（１４）にポジ型レジスト
を塗布し、これを基板（１０）の下方より光を照射し
て、ゲート電極（１１）の影を転写し、ゲート電極（１
１）以外の領域を感光させる。そして、現像後レジスト
をマスクとしてＳｉＯ2のエッチングを行うことによ
り、ゲート電極（１１）上方のみに保護膜（１４）を残
し、他の部分を除去する。この工程で、露光は、後に説
明するように、比較的弱い光、あるいは、比較的短い時
間で行われ、ゲート電極（１１）の影領域を比較的大き
めに感光させる。即ち、保護膜（１４）を後に述べるよ
うに注入ストッパ（１５）よりも大きく形成する。

【００２１】図４において、ゲート電極（１１）上方に
のみ保護膜（１４）が形成された状態で、エキシマレー
ザーアニール（ＥＬＡ）を行うことにより、ａ−Ｓｉ
（１３ａ）を結晶化して、ｐ−Ｓｉ（１３）を形成す
る。この工程において、被処理基板は大気中に取り出さ
れ、ＥＬＡ工程に搬送されるのであるが、ｐ−Ｓｉ（１
３）表面の保護膜（１４）が被覆された領域は、大気中
の汚染が防がれる。このため、不純物イオンがトランジ
スタ素子内に存在して、これらの電荷により生ずる電位
によりフラットバンド電圧を変動させ、閾値を平行移動
させるといった問題が無くされる。また、ｐ−Ｓｉ（１
３）と保護膜（１４）は連続ＣＶＤにより形成されてい
るので、両層の界面における格子欠陥が少なく、界面準
位密度が小さくされている。従って、トラップが少な
く、オンオフ比の高い電気特性が得られる。

【００２２】また、保護膜（１４）は、厚さ約５２０Å
のＳｉＯ2により形成されており、ＥＬＡ時のレーザー
光が、ｐ−Ｓｉ（１３）の表面での反射率が十分に低く
される。保護膜（１４）であるＳｉＯ2は空気よりも屈
折率が大きく、かつ、ａ−Ｓｉ（１３ａ）よりも小さ
い。従って、この保護膜（１４）の表面で反射される分
が少なくされるとともに、保護膜（１４）の内で上面と
下面の間にて複数回反射する。この際、レーザー光の波
長をλ、ＳｉＯ2の屈折率をｎ、保護膜の膜厚をｄとし
た時、

【００２３】

【数１】

【００２４】の式が成り立つ。λを３０８ｎｍ、ｎを
１．４６とすると、ｄ＝５２７ｎｍが得られる。従っ
て、保護膜（１４）の膜厚をこのように設定することに
より、保護膜（１４）とａ−Ｓｉ（１３ａ）との界面を
固定端として反射光が互いに干渉して強め合う。保護膜
（１４）であるＳｉＯ2の表面での反射率は、ｐ−Ｓｉ
（１３）表面での反射率よりも小さいので、ｐ−Ｓｉ
（１３）の上に保護膜（１４）を形成することで、ｐ−
Ｓｉ（１３）へ照射される光の割合が高められる。

【００２５】従来、下層にゲート電極（１１）及びその
ラインが存在した状態で、ａ−Ｓｉを結晶化するため
に、ラインあるいはシートビーム状のレーザーアニール
を施すと、与えたエネルギーが熱伝導率の高いゲート電
極（１１）及びそのラインに沿って他の領域に拡散し、
ゲート電極（１１）及びそのライン上のみ付与エネルギ
ーが低下して、他の領域よりもｐ−Ｓｉのグレインサイ
ズが小さくなるといった問題があった。従って、本発明
の如く、反射防止作用のある保護膜（１４）をゲート電
極（１１）及びそのライン上に形成することで、保護膜
（１４）によるレーザー光の吸収の上昇と、ゲート電極
（１１）及びそのラインに沿ったエネルギーの拡散とが
ちょうど相殺される方向に働き、全面にわたって均質な
レーザーアニールが行われる。

【００２６】このレーザーアニールにおいて、ａ−Ｓｉ
（１３ａ）中に多量に含まれた水素が離脱するが、保護
膜（１４）がチャンネル領域（ＣＨ）上にのみ形成され
ているので、水素は保護膜（１４）のわきから抜け出て
いく。即ち、保護膜（１４）が全面に設けられた場合、
水素が離脱する際に、保護膜（１４）に飛び込み、ｐ−
Ｓｉ（１３）と保護膜（１４）との良好な界面に、再び
格子欠陥が生じるといった問題が防がれる。

【００２７】図５において、ｐ−Ｓｉ（１３）が形成さ
れた基板上に、ＳｉＯ2を成膜し、これを図３の工程と
同じ裏面露光法を用いてエッチングすることにより、保
護膜（１４）と同様に、ゲート電極（１１）の上方に注
入ストッパ（１５）を形成する。この時の露光は、図３
の工程よりも、強い光、または、長い時間で行い、光の
回り込み効果等を利用して、ゲート電極（１１）の影を
小さめに感光する。即ち、注入ストッパ（１５）を保護
膜（１４）よりも小さめに形成する。また、注入ストッ
パ（１５）をエッチングする際、同じ、ＳｉＯ2からな
る保護膜（１４）の飛び出た部分（Ｅ）もエッチングす
ることにより、保護膜（１４）を注入ストッパ（１５）
と同一の形状に再形成する。

【００２８】そして、この注入ストッパ（１５）をマス
クとして、ｐ−Ｓｉ（１３）に対して、Ｎ型の導電形を
示す燐（Ｐ）のイオン注入を、１０の１３乗程度の低ド
ーズ量で行い、注入ストッパー（１５）以外の領域を低
濃度にドーピングする（Ｎ-）。この時、注入ストッパ
（１５）直下即ちゲート電極（１１）の直上領域は真性
層に維持され、ＴＦＴのチャンネル領域（ＣＨ）とな
る。注入ストッパ（１５）をエッチングしたときのレジ
ストはイオン注入時には残しておき、イオン注入後に剥
離してもよい。

【００２９】この時、再エッチングされる前に保護膜
（１４）により保護されたチャンネル領域（ＣＨ）の両
端は、再エッチングされた注入ストッパ（１５）および
保護膜（１４）からはみ出される。従って、注入ストッ
パ（１５）および保護膜（１４）のエッジにより、エッ
ジが規定された低濃度領域（Ｎ-）は、膜質の良好なチ
ャンネル領域（ＣＨ）から離間されることなく形成され
る。

【００３０】通常、チャンネル領域（ＣＨ）において、
可動イオンや界面準位が閾値特性に影響を及ぼすのであ
るが、ＬＤ領域（ＬＤ）や、ソースおよびドレイン領域
（Ｓ、Ｄ）では、不純物イオンの濃度が電気抵抗に大き
な影響を与える。従って、チャンネル領域（ＣＨ）にお
いて端部で、保護膜（１４）よって保護されない領域が
存在して電気特性に影響を与えることを防ぐことによ
り、良好な電気特性を有した素子を得ることができる。

【００３１】図６において、ゲート電極（１１）よりも
少なくともチャンネル長方向に大きなレジスト（Ｒ）を
形成し、これをマスクとして、ｐ−Ｓｉ（１３）に対す
る燐（Ｐ）のイオン注入を、１０の１５乗程度の高ドー
ズ量で行い、レジスト（Ｒ）以外の領域を高濃度にドー
ピングする（Ｎ+）。この時、レジスト（Ｒ）の直下領
域には、低濃度領域（Ｎ-）及びチャンネル領域（Ｃ
Ｈ）が維持されている。これにより、チャンネル領域
（ＣＨ）の両側に各々低濃度のＬＤ領域（ＬＤ）を挟ん
で高濃度のソース及びドレイン領域（Ｓ、Ｄ）が存在し
たＬＤＤ構造が形成される。

【００３２】レジスト（Ｒ）の剥離後、不純物イオンの
ドーピングを行ったｐ−Ｓｉ膜の結晶性の回復と、不純
物の格子置換を目的として、加熱、あるいはレーザー照
射等の活性化アニールを行う。続いて、このｐ−Ｓｉ
（１４）をエッチングすることによりＴＦＴの必要領域
にのみ残し島状化する。

【００３３】図７において、ＳｉＮｘ等からなる層間絶
縁層（１６）を形成し、ソース及びドレイン領域（Ｓ、
Ｄ）に対応する部分をエッチングで除去することにより
コンタクトホール（ＣＴ）を形成し、ｐ−Ｓｉ（１３）
を一部露出させる。図８において、Ａｌ／Ｍｏ等を成膜
し、これをエッチングすることにより、各々コンタクト
ホール（ＣＴ）を介してソース領域（Ｓ）に接続するソ
ース電極（１７）、及び、ドレイン領域（Ｄ）に接続す
るドレイン電極（１８）を形成し、ＴＦＴが完成する。

【００３４】

【発明の効果】以上の説明から明らかな如く、本発明
で、基板上に、電極と半導体層を形成した半導体装置の
製造において、能動層となる半導体層の上下両面に連続
成膜した絶縁膜を配する構造とすることにより、半導体
層と絶縁膜との界面の格子状態を良好とし、また、半導
体層の能動層が露出されることが無くなるので、表面汚
染が防がれ、電気特性の良好な半導体素子が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる半導体装置の製造
方法を示す工程断面図である。

【図２】本発明の実施の形態にかかる半導体装置の製造
方法を示す工程断面図である。

【図３】本発明の実施の形態にかかる半導体装置の製造
方法を示す工程断面図である。

【図４】本発明の実施の形態にかかる半導体装置の製造
方法を示す工程断面図である。

【図５】本発明の実施の形態にかかる半導体装置の製造
方法を示す工程断面図である。

【図６】本発明の実施の形態にかかる半導体装置の製造
方法を示す工程断面図である。

【図７】本発明の実施の形態にかかる半導体装置の製造
方法を示す工程断面図である。

【図８】本発明の実施の形態にかかる半導体装置の製造
方法を示す工程断面図である。

【図９】従来の半導体装置の断面図である。

【符号の説明】

１０ 基板 １１ ゲート電極 １２ ゲート絶縁膜 １３ ｐ−Ｓｉ １４ 保護膜 １５ 注入ストッパ １６ 層間絶縁層 １７ ソース電極 １８ ドレイン電極

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体層の少なくとも一部を能動層とし
   て用いた半導体装置の製造方法において、 前記半導体層上に、半導体層と連続的に成膜された絶縁
   性の保護膜を能動層領域上にのみ形成し、アニールを行
   うことを特徴とする半導体装置の製造方法。
2. 【請求項２】 基板上に電極と、絶縁層を挟んだ前記電
   極上の領域を能動層として含んだ半導体層が形成された
   半導体装置の製造方法において、 基板上に電極を形成する工程と、 前記電極を覆って絶縁層、絶縁層上に半導体層、及び、
   半導体層上に絶縁性の保護膜を形成する工程と、 前記絶縁性の保護膜を前記半導体層の能動層となる領域
   上にのみ残す工程と、 前記絶縁性の保護膜が能動層となる領域上に形成された
   前記半導体層をアニールする工程と、 を有する半導体装置の製造方法。
3. 【請求項３】 基板上に、第１の導電層を形成する工程
   と、 前記第１の導電層をパターニングすることにより第１の
   電極を形成する工程と、 前記第１の電極を覆って第１の絶縁層、第１の絶縁層上
   に非晶質半導体層、及び、非晶質半導体層上に、絶縁性
   の保護膜を形成する工程と、 前記絶縁性の保護膜をパターニングして前記非晶質半導
   体層の前記第１の電極の上方の能動層となる領域上に残
   す工程と、 前記能動層となる領域に前記絶縁性の保護膜が残された
   非晶質半導体層に結晶化アニールを施すことにより、多
   結晶半導体層を形成する工程と、 前記多結晶半導体層の前記能動層の両側に不純物を含有
   した領域を形成する工程と、 前記多結晶半導体層を覆い、かつ、前記多結晶半導体層
   の前記不純物を含有した領域上に開口部を有する第２の
   絶縁層を形成する工程と、 前記第２の絶縁層上に第２の導電層を形成する工程と、 前記第２の導電層をパターニングすることにより、前記
   開口部を介して前記多結晶半導体層の前記不純物を含有
   した領域に接続された第２の電極を形成する工程と、を
   有することを特徴とする半導体装置の製造方法。
4. 【請求項４】 基板上に、第１の導電層を形成する工程
   と、 前記第１の導電層をパターニングすることにより第１の
   電極を形成する工程と、 前記第１の電極を覆って第１の絶縁層、第１の絶縁層上
   に非晶質半導体層、及び、非晶質半導体層上に、絶縁性
   の保護膜となる材料膜を形成する工程と、 前記材料膜をパターニングして前記非晶質半導体層の前
   記第１の電極の上方の能動層となる領域に前記絶縁性の
   保護膜を形成する工程と、 前記絶縁性の保護膜が形成された非晶質半導体層に結晶
   化アニールを施すことにより、多結晶半導体層を形成す
   る工程と、 前記絶縁性の保護膜が形成された多結晶半導体層上に、
   絶縁性の注入阻止膜となる材料膜を形成する工程と、 前記材料膜をパターニングして前記保護膜が形成された
   多結晶半導体層上に、前記絶縁性の保護膜と概ね同じ形
   状の絶縁性の注入阻止膜を形成する工程と、 少なくとも前記注入阻止膜をマスクとして、前記多結晶
   半導体層に対する不純物のイオン注入を行うことによ
   り、前記多結晶半導体層の前記能動層の両側に不純物を
   含有した領域を形成する工程と、 前記多結晶半導体層を覆い、かつ、前記多結晶半導体層
   の前記不純物を含有した領域上に開口部を有する第２の
   絶縁層を形成する工程と、 前記第２の絶縁層上に第２の導電層を形成する工程と、 前記第２の導電層をパターニングすることにより、前記
   開口部を介して前記多結晶半導体層の前記不純物を含有
   した領域に接続された第２の電極を形成する工程と、を
   有することを特徴とする半導体装置の製造方法。
5. 【請求項５】 前記絶縁性の保護膜は、あらかじめ前記
   絶縁性の注入阻止膜よりも少なくとも電気的能動方向に
   関して大きく形成され、前記注入阻止膜を形成すると同
   時に、前記絶縁性の保護膜は前記注入阻止膜と同じ大き
   さに再形成されていることを特徴とする請求項４記載の
   半導体装置の製造方法。
6. 【請求項６】 前記絶縁性の保護膜、及び、前記絶縁性
   の注入阻止膜は、各々の材料膜上にレジストを形成する
   工程と、前記基板の裏面から光を照射することで、前記
   レジストの前記第１の電極上方領域以外の領域を感光さ
   せて前記第１の電極上方領域以外の領域を現像液に対し
   て可溶に変性させる工程と、前記レジストを現像する工
   程と、このレジストをマスクとして前記材料膜をエッチ
   ングすることにより前記レジストが形成されていない領
   域を除去する工程とにより形成され、 前記絶縁性の保護膜となる材料膜上のレジストを感光さ
   せるために前記基板の裏面から光を照射する工程におけ
   る光の強度または／および照射時間は、前記絶縁性の注
   入阻止膜となる材料膜上のレジストを感光させるために
   前記基板の裏面から光を照射する工程における光の強度
   または／および照射時間は、弱いまたは／および短いこ
   とを特徴とする請求項５記載の半導体装置の製造方法。