JPH0645646A - ｐ−ｎヘテロ接合を有する赤外発光ダイオード及びその製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 外部発光効率，内部量子効率等に優れた高性
能の赤外発光ダイオードを得る。 【構成】 ＧａＡｓ結晶基板１の上に、ｎ型ＧａＡｓ
層，ｐ型ＧａＡｓ層３を常法によってエピタキシャル成
長させる。ｎ型ＧａＡｓ層は、省略することもできる。
ｐ型ＧａＡｓ層３の上に更にｎ型Ｇａ_1-x Ａｌ_x Ａｓ混
晶層７を成長させ、ｐ型ＧａＡｓ層３との間にｐ−ｎヘ
テロ接合８を形成する。ｎ型混晶層７の上には、更にｎ
＋型層９を成長させても良い。ｎ型混晶層７のエッチン
グ除去，Ｚｎの選択拡散によるｎ型混晶層７のｐ型への
変換，逆方向電流の通電によるｐ−ｎヘテロ接合８の降
伏破壊等によって、ｐ型層３に至る非整流性電流通路１
２を形成し、ｎ型及びｐ型に対するオーミック電極５，
６を取り付ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＧａＡｓの吸収端より
も長い波長の発光を利用した赤外発光ダイオード及びそ
の製造方法に関する。

【０００２】

【従来の技術】赤外発光ダイオードは、ＧａＡｓの液相
エピタキシーによって作製されたホモ接合型ｐ−ｎ接合
を有するエピタキシャルウエハから製造されている。液
相エピタキシーには、ＳｉをヘビードープしたＧａＡｓ
融液が使用されていている。８５０〜９００℃以上の高
温で融液から晶出したＧａＡｓ層中に、ヘビードープさ
れたＳｉのうち大部分がＧａ格子点を置換してシャロー
ドナーを形成する。引き続き行われる徐冷によって、融
液の温度が降下する。低温の融液から晶出したＧａＡｓ
層中には、シャロードナーの他に、Ａｓ格子点を置換し
てシャローアクセプターを形成するものが多くなる。シ
ャロードナー及びシャローアクセプターが最近接格子点
を占めると、Ｓｉ_Ga−Ｓｉ_Asのペアが形成され、ディー
プアクセプタ準位のｐ型層部分が形成される。

【０００３】形成されたエピタキシャル層は、図１に層
構造を示すように、ＧａＡｓ基板結晶１の上に高温で晶
出したＧａＡｓ成長層２が形成されている。ＧａＡｓ成
長層は、Ｇａ格子点を置換するシリコンによってシャロ
ードナーのｎ型層となっている。ｎ型ＧａＡｓ成長層２
の上に形成されたＧａＡｓ成長層３は、比較的低温の融
液から晶出したエピタキシャル層であり、最近接格子点
を占めるＳｉ_Ga−Ｓｉ_Asのペアによってディープアクセ
プタ準位のｐ型層となっている。その結果、同じエピタ
キシャル成長工程で、ＧａＡｓ一層の中に自然にｐ−ｎ
接合４が形成されたエピタキシャルウエハが得られる。
このエピタキシャルウエハにおいては、その成長工程に
おける晶出現象から、ＧａＡｓ基板結晶１に近い部分が
ｎ型層２となり、表面に近い部分がｐ型層３となる。ｐ
−ｎ接合４に順方向電流を流すと、ディープアクセプタ
ー準位に起因したＧａＡｓの吸収端よりも長い波長の発
光が得られる。発生した長波長光がＧａＡｓ基板をよく
透過することを利用し、図１の層構造をもつエピタキシ
ャルウエハから発光ダイオードが作製されている。

【０００４】発光ダイオードの素子は、図２に示すよう
にｐ型層３の周辺をエッチングによって除去し、内層側
のｎ型層２を露出させている。ｎ型層２の露出部分にオ
ーミック電極５を形成すると共に、残っているｐ型層３
の中央部分にオーミック電極６を形成する。オーミック
電極５及び６を介してｐ−ｎ接合４に順方向電流が流さ
れると、ｐ型層３のディープアクセプターに起因する９
２０〜９４０ｎｍの長波長の発光が得られる。長波長光
は、高い透過率でＧａＡｓ基板結晶１を透過し、チップ
外部に放射される。このとき、光放出面に当るエピタキ
シャル層を成長させないＧａＡｓ基板１の裏面及び側面
を球面状に研磨或いはエッチングによって、チップ内部
から発生した光の全反射を防止することができる。しか
し、全反射又はその影響が問題とされない場合、球面状
加工を全く或いは完全には施すことなく、ＧａＡｓ基板
結晶１から切り出されたチップを立方体形状のままで使
用することもある。

【０００５】

【発明が解決しようとする課題】図２のチップ構造をも
つ発光ダイオードは、外部発光効率が理論的には優れて
いるにも拘らず、実際に大量生産されることはなかっ
た。これは、以下に掲げる欠点があることに由来する。 ｐ−ｎ接合４の最表面層がｐ型層であるため、内層
側のｎ型層２に対するオーミック電極５をｐ型層３のオ
ーミック電極６と同一面上に設けたプレーナ型とするこ
とが困難である。そのため、ステム又はリードフレーム
上にチップを再現性良くダイボンディングすることがで
きない。仮に、最表面層がｎ型であれば、Ｚｎの選択拡
散により最表面層の一部をｐ型に変え、内部のｐ型層３
との間に非整流性電流通路を形成できる。しかし、Ｇａ
Ａｓ系化合物半導体には、ｐ型をｎ型に変える実用的な
拡散ソースはない。そのため、内部のｎ型層２に非整流
性導通を取る手軽な方法として、図２に示すようにｐ型
層３の一部をエッチング除去することが採用されてい
る。その結果、メサ型となり、オーミック電極５及び６
の間に段差が生じる。

【０００６】 ｐ−ｎ接合４を形成するｎ型層２及び
ｐ型層３は、高温及び低温の相違があるものの、共に同
じＧａＡｓ融液から晶出したものである。そのため、ｎ
型層２及びｐ型層３の間にほとんど光屈折率の差がな
く、外部発光効率を更に高める上でｐ−ｎ接合４自体を
反射面等として使用することができない。たとえば、図
２のチップ構造において、ｐ−ｎ接合４付近で発光した
光のうち、直接又は間接的な界面反射等を経てｐ型層３
の表面に到達したものは、ほとんどがオーミック電極６
で吸収され、外部に放出されない。オーミック電極６に
よる光の吸収は、特に発生した光がＧａＡｓ中を良く透
過する長波長光であることから、発光効率を低下させる
無視できない損失となる。

【０００７】 ｐ−ｎ接合４がＧａＡｓ層２，３から
なるホモ接合であることから、順方向電流を流したと
き、ｐ型層４の他にｎ型層２にもマイノリティキャリア
が注入される。その結果、ディープアクセプターが存在
するｐ型層３に注入された電子の再結合によって長波長
光が発生することに加え、シャロードナーがマジョリテ
ィキャリアであるｎ型層２に注入されたホールの再結合
による短波長発光も生じる。そのため、発光スペクトル
の幅が広がり、半値幅が７０〜８０ｎｍに達することも
ある。この点で、単色光源としての応用が制約され、或
いは有効波長成分の不足をきたす。

【０００８】 ｎ型層２におけるホールとシャロード
ナー間の発光再結合は、ｐ型層３における電子とディー
プアクセプター間の発光再結合に対し時間差をもってい
る。そのため、駆動電流で発光を変調したとき、光強度
の応答速度が極めて遅く、遮断周波数が通常３００ｋＨ
ｚ程度に留まっている。本発明は、このような問題を解
消すべく案出されたものであり、ｐ−ｎヘテロ接合を形
成することにより、外部発光効率及び内部量子効率が優
れ、発光スペクトルの幅が狭く、電流変調に対する応答
速度が早く及びダイボンディング法で極めて容易に組み
立てられる赤外発光ダイオードを提供することを目的と
する。

【０００９】

【課題を解決するための手段】本発明の赤外発光ダイオ
ードは、その目的を達成するため、ＧａＡｓ基板結晶の
上に設けられ、Ｓｉのヘビードープによるディープアク
セプターをもつｐ型ＧａＡｓ層と、該ｐ型ＧａＡｓ層に
重畳して設けられ、Ｓｉ以外のＴｅ，Ｓ，Ｓｅ，Ｓｎ等
のシャロードナーをドープしたＧａ_1-x Ａｌ_x Ａｓから
なるｎ型混晶層と、前記ｐ型ＧａＡｓ層と前記混晶層と
の間に形成されたｐ−ｎヘテロ接合と、該ｐ−ｎヘテロ
接合の一部を消滅又は破壊して形成され、チップ表面か
ら前記ｐ型層に至る非整流性電流通路とを備えているこ
とを特徴とする。

【００１０】この赤外発光ダイオードは、Ｓｉのヘビー
ドープによるディープアクセプターをもったＧａＡｓの
ｐ型層をＧａＡｓ基板結晶の上にエピタキシャル成長さ
せ、シャロードナーをディープしたＧａ_1-x Ａｌ_x Ａｓ
からなるｎ型混晶層を前記ｐ型層の上に重畳してエピタ
キシャル成長させ、前記ｎ型混晶層の表面から前記ｐ型
層に達する非整流性電流通路を形成し、該非整流性電流
通路及び前記ｎ型混晶層に対するオーミック電極をエピ
タキシャル成長層側に形成することにより製造される。
非整流性電流通路は、チップ周辺部のｎ型混晶層をエッ
チング除去して設けられる。或いは、表面側からｎ型混
晶層にＺｎを選択拡散させ、又は逆方向電流によってｐ
−ｎヘテロ接合を部分的に降伏破壊することによって
も、非整流性電流通路を形成することができる。

【００１１】本発明においては、従来と同様にＳｉのへ
ビードープによるディープアクセプターをもったｐ型層
３をＧａＡｓ基板結晶１の上に成長させる。しかし、ｐ
型層３の内部には、必ずしもｎ型層２を成長させておく
必要はない。たとえば、ＳｉをへビードープしたＧａ−
ＧａＡｓ融液を８００℃以下の低温に保持しておき、最
初から第１層としてｐ型層３をＧａＡｓ基板結晶１の上
に晶出させることもできる。図３はｎ型層２を介してｐ
型層３をＧａＡｓ基板結晶１の上に成長させた場合を示
し、図４はＧａＡｓ基板結晶１の上にｐ型層３を直接成
長させた場合を示す。ｐ型層３の上にｎ型混晶層７であ
るＧａ_1-x Ａｌ_x Ａｓ層を成長させることによって、ｐ
−ｎヘテロ接合８を形成する。ｎ型混晶層７の混晶比ｘ
は、通常０．３〜０．４程度の値が適当である。また、
ｎ型混晶層７にドープさせるドナー不純物としては、Ｓ
ｉ以外のシャロードナーを形成するＴｅ，Ｓ，Ｓｅ，Ｓ
ｎ等が使用される。この層構造によるとき、ｐ−ｎヘテ
ロ接合８付近のｐ型部分が発光再結合領域となる。

【００１２】ｐ−ｎ接合８を形成している最表面のｎ型
混晶層７方向から内部にｐ型ＧａＡｓ層３に、非整流性
の電流通路を形成する。非整流性電流通路の形成には、
種々の方法を採用することができる。たとえば、最表面
にあるｎ型混晶層７の一部にＺｎを選択拡散させること
により、その部分をｐ型に変換する。或いは、表面から
ｐ−ｎ接合８に達する深さのエッチング溝を形成するこ
とによってｎ型混晶層７の一部を分離した後、この部分
のｐ−ｎヘテロ接合８に逆方向電流を流すことによりｐ
−ｎヘテロ接合８を部分的に降伏破壊する。或いは、メ
サ型になるものの、エッチングによって内部のｎ型層２
を露出させることも可能である。次いで、非整流性電流
通路の部分及びそれ以外の部分に、それぞれｐ型層及び
ｎ型層に対するオーミック電極を形成する。これによ
り、発光ダイオードに使用される素子の主要部が完成す
る。

【００１３】

【作 用】本発明の発光ダイオードにおいては、ＧａＡ
ｓ基板結晶１に近い側にｐ型層３があり、チップ表面側
にｎ型混晶層７があり、ｐ型層３とｎ型混晶層７との間
にｐ−ｎヘテロ接合８が形成されている。この層構造に
よって、従来の発光ダイオードでは得られない次の長所
をもっている。 最表面にあるｎ型混晶層７の一部にＺｎを選択拡散
させるとき、内側のｐ型層３に対する非整流性電流通路
が容易に形成される。そのため、同一平面上にｐ型層３
及びｎ型混晶層７それぞれに対するオーミック電極を形
成することができる。それぞれのオーミック電極の間に
段差がないため、ダイボンディングによるチップの組立
てが極めて容易になる。

【００１４】 発光領域となるｐ型層３の外側にある
ｎ型混晶層７は、ＧａＡｓより低い光屈折率をもってい
る。ｐ型層３で発生した光のうち、直接的に又はチップ
表面部からの界面反射等によってｐ−ｎヘテロ接合８に
投射された光の大部分は、全反射してＧａＡｓ基板結晶
１中に入射した後、外部に放出される。そのため、オー
ミック電極による光吸収が少なく、外部発光効率が向上
する。

【００１５】 ｎ型混晶層７は、ｐ型ＧａＡｓ層３に
比較して広いエネルギー禁制帯幅をもっている。そのた
め、ｐ型層３からのホール注入が阻止され、ｎ型層から
の電子のみがマイノリティキャリアとなって注入され
る。その結果、ディープアクセプターが存在するｐ型層
３のみで発光再結合が生じ、従来型の素子に比較して発
光スペクトルの幅が狭く、また発光再結合に要する時間
も短くなる。したがって、単色光源としての性能に優
れ、電流変調に対する応答速度も向上する。たとえば、
本発明に従った赤外発光ダイオードでは、発光スペクト
ルの半値幅が６０ｎｍ程度まで狭くなっており、変調の
遮断周波数が６００ｋＨｚ以上に高まっていることが実
験結果から判明している。このようにして、本発明の発
光ダイオードは、従来型の問題を解消及び改良してい
る。また、ヘテロ接合を作り込んでいることから、発光
の内部量子効率も向上している。

【００１６】

【実施例】実施例１（エピタキシャル成長） ＧａＡｓ基板結晶１として、ボート法によるアンドープ
ｎ型結晶から切り出した厚み４００μｍ及び面方位（１
００）のウエハを使用した。アンドープ結晶は、ドープ
した結晶に比較して高い光透過性を呈する。ＧａＡｓ基
板結晶１の上に、図３ではｎ型層２及びｐ型層３をＳｉ
をヘビードープした融液から成長させ、図４では融液を
低温に維持してｐ型層３のみを成長させた。何れの場合
も、２原子％のＳｉを含んだＧａ融液に、それぞれの成
長開始温度よりも５℃高い温度でＧａＡｓを飽和濃度ま
で溶解したものを液相エピタキシーのソースとして使用
した。

【００１７】図３の場合には、成長開始温度を８７０℃
に設定した。このとき、Ｇａ格子点を置換したＳｉによ
るｎ型層２がＧａＡｓ基板結晶１の上に最初に晶出し
た。次いで、融液の温度が低温になることにより、Ａｓ
格子点を占めたＳｉ及び最近接のＧａ格子点を占めたＳ
ｉとのペアによるディープアクセプターが増加し、ｎ型
層２の上にｐ型層３が成長した。他方、図４の場合で
は、成長開始温度を８５０℃に設定した。融液が低温に
維持されていることから、ｎ型層２の成長はなく、Ｇａ
Ａｓ基板結晶１の上にｐ型層３が直接形成された。

【００１８】何れの場合も、融液をそれぞれの成長開始
温度より１０℃高い温度から毎分１℃の冷却速度で徐冷
し、成長開始温度になった状態の融液をＧａＡｓ基板結
晶１の表面に接触させ、引き続き徐冷を継続することに
より、ｎ型層２及びｐ型層３を成長させた。ｎ型層２及
びｐ型層３の成長速度は、１．２μｍ／分であった。ｐ
型層３が成長したＧａＡｓ基板結晶１は、融液が８４０
℃まで降温したときＧａ−ＧａＡｓ融液を除去した後
で、第２の融液に接触させた。第２の融液として、８４
０℃の温度でＧａＡｓを飽和濃度まで溶解したＧａ−Ｇ
ａＡｓ系融液に、Ｇａの０．０７重量％に相当するＡｌ
及びＧａの０．０１７重量％に相当するＴｅを添加した
ものを使用した。なお、ＧａＡｓは９００℃でＧａ中に
約２０原子％溶解して飽和するので、おおよそこの程度
の量で塊状ＧａＡｓを融液中に加えておく。融液は、９
００℃以下の如何なる温度に徐冷された状態でも過飽和
分が融液上層部に固体として晶出浮遊しているので、常
に飽和濃度に維持される。そのため、ＧａＡｓの添加量
は、特に精密に制御する必要がない。この点は、ｎ型層
２及びｐ型層３を成長させるためのＧａ−ＧａＡｓ融液
も同様である。

【００１９】第２の融液を温度８４０℃に保持し、ｐ型
層３の表面に接触させる。融液の徐冷が進められ、温度
８３６℃でｐ型層３の表面から切り離される。この間
に、厚みが２μｍのＧａ_1-x Ａｌ_x Ａｓ層がｎ型混晶層
７としてｐ型層３の上に重畳され、ｐ−ｎヘテロ接合８
が形成された。更に、ｎ型混晶層７の表面に第３の融液
を接触させ、引き続いて徐冷を更に進行することによ
り、ｎ＋型層９としてＧａＡｓ層を成長させた。第３の
融液としては、８３０℃でＧａＡｓが飽和しているＧａ
−ＧａＡｓ系融液に、Ｇａの０．０６重量％に相当する
Ｔｅを添加したものを使用した。８３４℃まで徐冷した
後、この融液をｎ型混晶層７の表面から切り離した。Ｇ
ａＡｓ基板結晶１の上に少なくともｐ型層３，ｎ型混晶
層７及びｎ＋型層９を成長させたエピタキシャルウエハ
は、室温まで放冷された後、成長炉の外に取り出され
た。

【００２０】以上の液相エピタキシャル成長において、
ＧａＡｓ基板結晶１の上に成長させる各晶出層の厚みは
次の通りであった。Ｓｉを２原子％と高濃度に含む第１
の融液からは、図３の例では１５μｍのｎ型層２及び２
１μｍのｐ型層，図４の例では５μｍのｐ型層３を形成
した。Ａｌを含む第２の融液からは、図３及び図４の何
れの場合も厚み２μｍのｎ型混晶層７を形成した。Ｔｅ
を含む第３の融液からは、図３及び図４の何れの場合も
厚み２μｍのｎ＋型層９を形成した。

【００２１】作製されたｐ−ｎ接合８をもつエピタキシ
ャルウエハから赤外発光ダイオードのチップを製造し
た。図５〜７は、得られたｐ−ｎヘテロ接合型赤外発光
ダイオードにおけるチップ部の構造を示す。図３及び図
４の何れの層構造をもつエピタキシャルウエハを使用し
ても、実質上差異のない赤外発光ダイオードが得られ
る。すなわち、図３に示したＧａＡｓ基板結晶１上に形
成されているｎ型層２は、高温の融液から晶出するとき
に自然に形成されるものであり、図４に示すようにｎ型
層２が欠如した層構造であっても赤外発光ダイオードの
チップ構造を形成することができる。むしろ、ｎ型層２
がない場合の方が、赤外発光ダイオードのチップ構造を
形成する上で有利である。図５ではｎ型層２がＧａＡｓ
基板結晶１上に成長している場合を示しているが、図６
及び図７ではｎ型層２を欠く場合を示している。

【００２２】実施例２（エッチングによる非整流性電流
通路の形成） 図５のチップ構造では、ＧａＡｓ基板結晶１の上に、Ｓ
ｉドープしたＧａＡｓ層からなるｎ型層２，Ｓｉドープ
によってディープアクセプターをもったｐ型層３，Ａｌ
ドープしたＧａ_1-x Ａｌ_x Ａｓ層からなるｎ型混晶層７
及びＴｅドープしたＧａＡｓ層からなるｎ＋型層９が順
次重畳されている。ｐ型層３とｎ型混晶層７との界面
に、ｐ−ｎヘテロ接合８が形成されている。

【００２３】最表面側のｎ＋型層９及びその下層側にあ
るｎ型混晶層７は、周辺部をエッチングによって除去し
た。エッチングには、硫酸：過酸化水素：水の容量比が
２：１：１のエッチャントを使用した。エッチングされ
たチップ周辺部には、Ｓｉのヘビードープによるディー
プアクセプターをもったｐ型層３が露出していた。ｐ型
層３の露出部にＡｌ層を形成し、ｐ型に対するオーミッ
ク電極６とした。また、チップ中央部に残っているｎ＋
型層９に、Ａｕ−Ｇｅ系共晶合金にニッケル及びＡｕを
重畳した多層蒸着膜を設け、ｎ型に対するオーミック電
極５とした。なお、オーミック電極５，６は、通常の真
空蒸着，フォトエッチング，リフトオフ等のフォトリソ
グラフィー技術による種々の方法で形成することができ
る。

【００２４】図５の例では、リフトオフ法によってオー
ミック電極６を形成した。すなわち、チップ周縁部をエ
ッチングした後、ウエハ全面にネガ型フォトレジストを
スピンナー塗布し、１９０℃で３０分間プリベークし、
次いでチップ中央部を含むＡｌ電極非形成部を露光し
た。更に１３０℃で１時間ポストべークした後、現像
し、チップ周辺部にあるＡｌ電極生成部のみからレジス
トを除去した。次いで、ウエハの全面に１μｍの厚みで
Ａｌを真空蒸着し、レジストの表面に蒸着されたＡｌを
レジストと一緒にレジスト除去剤で剥離した。Ａｕ−Ｇ
ｅ／Ｎｉ／Ａｕの多層蒸着膜（厚み０．３／０．５／
１．０μｍ）についても同様なリフトオフ操作を行い、
ｎ型に対するオーミック電極５を形成した。

【００２５】オーミック電極５，６が形成されたウエハ
を、窒素気流中で４００℃に３分間加熱した。この加熱
により、オーミック電極５，６とｎ＋型層９及びｐ型層
３との間の接触抵抗を０．０８ｍΩ／ｃｍ² 程度まで下
げることができた。熱処理後のチップを、エピタキシャ
ルウエハからダイシングソウによって切り離した。次い
で、図５に示すようにダイボンディングによって、各チ
ップのｐ型層３及びｎ＋型層９をそれぞれリードフレー
ムのプラスリード１０及びマイナスリード１１に接続し
た。

【００２６】プラスリード１０及びマイナスリード１１
を介してｐ−ｎヘテロ接合８に順方向電流を流すと、ｎ
型混晶層７からディープアクセプターをもったｐ型層３
の中に高い注入効率で電子が注入され、発光再結合を起
こした。その結果、９３０ｎｍ付近の長い波長をもつ赤
外光が放出された。この長波長光は、ＧａＡｓ基板結晶
１を良く透過し、その一部がチップ外部に放出された。
このとき、発光領域であるｐ−ｎヘテロ接合８付近のｐ
型層３から直接的或いはＧａＡｓ基板結晶１と外部との
界面部等で反射して間接的にｐ型層３内に戻りｐ−ｎヘ
テロ接合８に入射した光の大部分は、屈折率が低いｎ型
混晶層７で全反射され、再びＧａＡｓ基板結晶１の中に
戻る。そのため、外部発光効率は、高い値を示した。

【００２７】また、エネルギー禁制帯幅が広いｎ型混晶
層７、及び相対的にエネルギー禁制帯幅が狭いｐ型層の
ｐ−ｎヘテロ接合８の部分で、ｐ型層３からｎ型混晶層
７へのホールの注入が堰き止められ、ｐ型層３の中でｐ
−ｎヘテロ接合８に近接する部分にホールが高濃度で閉
じ込められる。そのため、ここに注入されてくる電子と
の発光再結合の確率が増加し、内部発光効率も高くなっ
た。更には、ＧａＡｓ基板結晶１の表面を半球面等に加
工し、界面での全反射を防止したドーム状発光ダイオー
ドとしたとき、外部発光効率が一層高まった。

【００２８】実施例３（Ｚｎの選択拡散による非整流性
電流通路の形成） チップ表面からディープアクセプターをもつｐ型層３へ
の非整流性電流通路は、ｎ型混晶層７の一部にＺｎを選
択拡散させることにより形成することができる。図６の
例では、ＧａＡｓ基板結晶１の上にｐ型層３を直接成長
させたエピタキシャルウエハを使用しているが、図３に
示すｎ型層２を介してｐ型層３を成長させたエピタキシ
ャルウエハを使用することもできる。半球状に研磨加工
されたＧａＡｓ基板結晶１の上に、比較的低温で晶出し
たディープアクセプターをもつＳｉドープ型ＧａＡｓ成
長層からなるｐ型層３及びＧａ_1-x Ａｌ_x Ａｓ成長層か
らなるｎ型混晶層７が順次重畳され、ｐ型層３とｎ型混
晶層７との間にｐ−ｎヘテロ接合８が形成されている。
また、オーミック電極５との接触抵抗を小さくするた
め、ＴｅをヘビードープしたＧａＡｓ成長層からなるｎ
＋型層９がｎ型混晶層７の上に形成されている。

【００２９】チップ周辺部におけるｎ＋型層９及びその
内側にあるｎ型混晶層７は、表面からＺｎを選択拡散さ
せることによりｐ型に変換され、ｐ型層３に対する非整
流性電流通路１２を形成している。非整流性電流通路１
２の表面には、Ａｌ蒸着によってオーミック電極６が形
成されている。オーミック電極５，６は、図５で説明し
たものと同様なリフトオフ法で形成した。非整流性電流
通路１２は、次のＺｎの選択拡散法により形成した。先
ず、ウエハのエピタキシャル成長層表面に、窒素ガス雰
囲気中でアンモニア及びモノシランを容量比１：１で含
む混合ガスを流し、基板部の温度を３００℃に設定し
て、プラズマＣＶＤによって厚み１５００Åの窒化シリ
コン膜を形成した。窒化シリコン膜を拡散マスクとして
使用するため、チップ周辺部に形成された窒化シリコン
膜を除去した。このとき、ネガ型のフォトレジストをス
ピンナー塗布し、９０℃で３０分間プリベークした後、
非除去部を感光させ、現像した後で更に１９０℃に１時
間程度加熱するポストベークを施したレジストをエッチ
ングマスクとして使用し、フッ化水素酸に１０容量％の
フッ化アンモニウムを加えたエッチング液を用いて窒化
シリコン膜をエッチング除去した。

【００３０】拡散マスクが形成されたウエハを、少量の
Ｚｎ及び微量のＡｓと共に真空排気した石英アンプル中
に封入した。そして、７００℃に５０分間加熱すること
により、Ｚｎを選択拡散させた。このとき、Ａｓの封入
量は、拡散温度７００℃で石英アンプル内の雰囲気圧が
０．８気圧となる量が適していた。作製されたチップに
おいて、図６に示すオーミック電極５，６を介してｐ−
ｎヘテロ接合８に順方向電流を流すとき、ｐ型層３のｐ
−ｎヘテロ接合８に近接した部分から９３０ｎｍ程度の
長波長の赤外光が発生した。ここで、ヘテロ接合部でホ
ールが閉じ込められるため内部発光効率が高く、発生し
た光の一部が屈折率の低いｎ型混晶層７で全反射されて
ＧａＡｓ基板結晶１の方向に向かうため、外部発光効率
も高いものであった。特にＧａＡｓ基板結晶１の表面が
半球状に加工されていることから、この部分での界面反
射が少なく、外部量子効率の良いものはその値が３５％
にも達した。また、発光スペクトルの半値幅は、従来型
のＳｉドープ発光ダイオードの７０ｎｍより狭い５９ｎ
ｍであり、電流変調による遮断周波数も、従来型の３０
０ｌＨｚから７００ｌＨｚに向上した。

【００３１】実施例４（ｐ−ｎ接合の部分的な降伏破壊
による非整流性電流通路の形成） 次に、最も少ない工程数でｐ−ｎヘテロ接合型赤外発光
ダイオードを製造した例を説明する。この例において
は、図４に示した低温成長によってｐ型層３をＧａＡｓ
基板結晶１の上に直接成長させたエピタキシャルウエハ
を使用した。このエピタキシャルウエハは、図７に示す
ようにＧａＡｓ基板結晶１の上に、Ｓｉのヘビードープ
によって得られたディープアクセプターをもつＧａＡｓ
層からなるｐ型層３，Ｇａ_1-x Ａｌ_x Ａｓ層からなるｎ
型混晶層７及びＴｅをドープしたＧａＡｓ層からなるｎ
＋型層９を順次重畳している。この層構造をもつチップ
の成長層面に、先ず容量比２：１：１の硫酸−過酸化水
素−水系のエッチャントを使用したフォトエッチングに
よって、ｐ−ｎヘテロ接合８に達する深さのリング状の
エッチング溝１３を形成した。ｐ−ｎヘテロ接合８は、
エッチング溝１３により中央部及び周辺部に分割され、
それぞれにｎ型に対するオーミック電極５及びｐ型に対
するオーミック電極６が形成される。

【００３２】取得しうるチップ数に相当するエッチング
溝１３が形成されたウエハの表面に、ポジ型フォトレジ
ストを約１．３μｍの厚みでスピンナー塗布し、乾燥し
た後、９０℃に５分間保持するプリベークを施し、オー
ミック電極５，６を形成しない表面部分を露光させた。
このとき、露光に使用した紫外線は、３００〜４００ｎ
ｍの波長をもつものが好適であった。１１７℃に５分間
加熱する反転ベークを露光後のウエハに施し、露光され
た表面部分だけをネガ型に変えた。次に、ウエハのフォ
トレジスト塗布面全面を露光した後、現像することによ
って、最初に露光したオーミック電極５，６が設けられ
る表面上のフォトレジストのみが溶出した。これによ
り、オーバーハングした壁で囲まれた入口より底が広い
穴が形成され、穴の底面にはｎ＋型層９の表面が露出し
ていた。

【００３３】この穴をもつレジスト膜の表面から金属膜
を蒸着すると、レジスト膜上表面及び穴の底面にのみ金
属膜が蒸着され、穴の側壁に金属膜が付着し難いことか
ら、リフトオフ法によってオーミック電極５，６を容易
に形成することができる。そこで、現像されたフォトレ
ジストの上面方向からｎ型層に対して通常使用されてい
るＡｕ−Ｇｅ系共晶合金を約０．４μｍの厚さで、この
上にＮｉを約０．５μｍの厚さで、更にＡｕを約２μｍ
の厚さで重ねて蒸着した後、レジスト除去剤によって全
てのフォトレジストを除去した。その結果、金属多層蒸
着膜の不要部分がレジストと共にリフトオフされ、オー
ミック電極５，６だけが残った。次いで、ウエハを窒素
雰囲気中で４００℃に３分間加熱することにより、オー
ミック電極５，６を下地のｎ＋型層９に対する接触抵抗
が小さなオーミックコンタクトにした。

【００３４】次に、個々のチップとなる部分において、
リング状のエッチング溝１３で中央部と周辺部に二分割
されているｐ−ｎヘテロ接合８のうち、周辺部に当る部
分に逆方向電流を流し周辺部のｐ−ｎ接合を降伏破壊す
ることにより、下層のｐ型層３に達する非整流性電流通
路とする。非整流性電流通路は、次のようにして形成し
た。本実施例におけるｐ−ｎヘテロ接合８の逆耐圧が８
〜１７Ｖまで個々のチップごとに分布していたので、こ
の逆耐圧よりも十分高い直流電圧２４Ｖで４７μＦのコ
ンデンサーを充電した。このコンデンサーから５０Ωの
直列抵抗を経由し、ウエハ上の個々のチップ部分にある
オーミック電極６から５に向け、すなわちオーミック電
極６をプラス側に、オーミック電極５をマイナス側にバ
イアスして、放電電流を流した。オーミック電極５の下
にあるｐ−ｎヘテロ接合８には順方向電流しか流れない
ため、全く破壊されることなく、発光再結合のためのｐ
−ｎヘテロ接合８として完全な状態で残る。他方、オー
ミック電極６の下にあるｐ−ｎヘテロ接合８には逆方法
電流が流れるため、瞬間的に破壊され、ｐ−ｎ接合痕跡
１４となる。

【００３５】最後に、ダイシング又はスクライビングに
よって、ウエハから個々のチップを切り離した。また、
必要に応じてＧａＡｓ基板結晶１を半球状に研磨加工
し、図７に示す構造に完成した。完成したチップは、リ
ードフレーム上にフェイスダウンボンディングされ、透
明レジンでモールドされて赤外発光ダイオードに組み立
てられた。このような構造をもつ赤外発光ダイオードで
は、ｐ型ＧａＡｓ層３に比較してエネルギー禁制帯幅が
広く光屈折率が小さいｎ型混晶層７をもっていることか
ら、順方向にバイアスして発光させる際にホールがｐ型
層３のｐ−ｎヘテロ接合８に隣接した部分に閉じ込めら
れる。そのため、注入電子の発光再結合がこの部分に集
中して高効率で生起し、発光スペクトルの半値幅も狭
く、電流変調に対する応答速度も向上する。また、ｎ型
混晶層７が全反射膜として働くため、発生した長波長光
の外部取出し率も高くなる。

【００３６】たとえば、製作した半球状のチップを屈折
率約１．６の透明エポキシレジンでモールドした素子で
は、半値幅が６７ｎｍ及び電流変調に対する応答速度が
遮断周波数で７４０ｋＨｚと、従来型の素子に比較して
極めて優れていた。また、ウエハの同一表面に同じ種類
の金属膜を同時に蒸着し且つ同じ熱処理によってｎ型及
びｐ型の双方に対するオーミック電極５，６を形成する
ことができるため、従来法に比較して工程数が著しく少
なくなり、生産性も向上した。

【００３７】以上の実施例においては、ｎ型ＧａＡｓを
基板結晶１として使用し、リング状のエッチング溝１３
でｐ−ｎヘテロ接合８を分割した場合を説明した。ま
た、チップの光放出面に何らのアンチリフレクションコ
ーティングを施さない場合を説明した。しかし、本発明
に従った素子構造では、基板結晶１に電流がほとんど流
れないため、ｐ型，半絶縁性ＧａＡｓ等の他の基板結晶
を用いることもできる。また、ｐ−ｎ接合８を複数に分
割する方式として、日の字状に二分割，目の字状に三分
割する等、他の形状の分割方式を採用することもでき
る。更に、チップ表面にアンチリフレクションコーティ
ング等のコーティングを施しても、本発明の実施は可能
である。要は、ＧａＡｓ基板結晶上に少なくともＳｉの
ヘビードープによるディープアクセプターをもつｐ型層
と、この上にｎ型のＧａ_1-x Ａｌ_x Ａｓ混晶層を成長さ
せ、ｐ型層とｎ型混晶層との間をｐ−ｎ接合とし、これ
らのエピタキシャル成長層が存在する側にプラス電極及
びマイナス電極を形成した構造のものであれば良い。

【００３８】

【発明の効果】以上に説明したように、本発明において
は、ＧａＡｓ基板結晶側のｐ型ＧａＡｓ層とその上に重
畳されたｎ型Ｇａ_1-x Ａｌ_x Ａｓ混晶層との間にｐ−ｎ
ヘテロ接合を形成し、チップ表面からこのｐ−ｎヘテロ
接合に至る非整流性電流通路を形成している。ｎ型混晶
層の光屈折率がｐ型層よりも小さいためｐ−ｎヘテロ接
合で全反射が生じ、素子内部に発生した長波長光は、効
率よく外部に取り出される。また、発光再結合がｐ−ｎ
ヘテロ接合近傍のｐ型層部分に限られるため、従来型素
子に比較して発光スペクトルの幅が狭くなり、電流変調
に対する応答速度も早くなる。しかも、ｎ型及びｐ型に
対するオーミック電極を同一平面上に形成できることか
ら、ダイボンディング法を採用することもできる。その
ため、高性能の赤外発光ダイオードを高い生産性で製造
することが可能となる。

【図面の簡単な説明】

【図１】 従来の赤外発光ダイオード用エピタキシャル
ウエハ

【図２】 同エピタキシャルウエハから作られたチップ
部の構造

【図３】 本発明実施例におけるエピタキシャルウエハ

【図４】 本発明実施例におけるエピタキシャルウエハ

【図５】 図３のエピタキシャルウエハから作られたチ
ップ部の構造

【図６】 図４のエピタキシャルウエハから作られたチ
ップ部の構造

【図７】 ｐ−ｎヘテロ接合を降伏破壊することにより
非整流性電流通路を形成したチップ部の構造

【符号の説明】

１ ＧａＡｓ基板結晶 ２ ｎ型層 ３ ｐ
型層 ４ ｐ−ｎ接合 ５ ｎ型に対するオーミッ
ク電極 ６ ｐ型に対するオーミック電極 ７ ｎ
型混晶層 ８ ｐ−ｎヘテロ接合 ９ ｎ＋型層 １０
プラスリード １１ マイナスリード １２ 非整流性電流通路 １３ リング状のエッチング溝 １４
ｐ−ｎ接合痕跡

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＧａＡｓ基板結晶の上に設けられ、Ｓｉ
   のヘビードープによるディープアクセプターをもつｐ型
   ＧａＡｓ層と、該ｐ型ＧａＡｓ層に重畳して設けられ、
   Ｓｉ以外のＴｅ，Ｓ，Ｓｅ，Ｓｎ等のシャロードナーを
   ドープしたＧａ_1-x Ａｌ_x Ａｓからなるｎ型混晶層と、
   前記ｐ型ＧａＡｓ層と前記混晶層との間に形成されたｐ
   −ｎヘテロ接合と、該ｐ−ｎヘテロ接合の一部を消滅又
   は破壊して形成され、チップ表面から前記ｐ型層に至る
   非整流性電流通路とを備えていることを特徴とするｐ−
   ｎヘテロ接合を有する赤外発光ダイオード。
2. 【請求項２】 Ｓｉのヘビードープによるディープアク
   セプターをもったＧａＡｓのｐ型層をＧａＡｓ基板結晶
   の上にエピタキシャル成長させ、シャロードナーをディ
   ープしたＧａ_1-x Ａｌ_x Ａｓからなるｎ型混晶層を前記
   ｐ型層の上に重畳してエピタキシャル成長させ、前記ｎ
   型混晶層の表面から前記ｐ型層に達する非整流性電流通
   路を形成し、該非整流性電流通路及び前記ｎ型混晶層に
   対するオーミック電極をエピタキシャル成長層側に形成
   することを特徴とする赤外発光ダイオードの製造方法。