JPH064592Y2 - Noise prevention circuit for power converter - Google Patents
Noise prevention circuit for power converterInfo
- Publication number
- JPH064592Y2 JPH064592Y2 JP10340388U JP10340388U JPH064592Y2 JP H064592 Y2 JPH064592 Y2 JP H064592Y2 JP 10340388 U JP10340388 U JP 10340388U JP 10340388 U JP10340388 U JP 10340388U JP H064592 Y2 JPH064592 Y2 JP H064592Y2
- Authority
- JP
- Japan
- Prior art keywords
- cooling fin
- noise
- semiconductor element
- reference potential
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、電力変換装置を構成している半導体素子が
動作時に発するノイズを防止する回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a circuit for preventing noise generated during operation of a semiconductor element that constitutes a power conversion device.
電力変換装置として、スイッチングレギュレータを例に
してこれが発生するノイズとその防止回路を以下に説明
する。As a power converter, a switching regulator will be taken as an example to explain the noise generated thereby and its prevention circuit.
第9図はスイッチングレギュレータの一般的な構成を示
した主回路接続図であって、直流電源1からの直流電力
を、2個の金属酸化半導体電界効果トランジスタ(以下
ではMOSFETと略記する)2で断続し、変圧器3を
介してダイオード4により整流したのち、フイルタ5を
介して直流電源1とは絶縁された所望電圧の直流電力を
取出すようにしている。なおM1は変圧器3の1次側回
路の基準電位であり、M2は変圧器3の2次側回路の基
準電位である。FIG. 9 is a main circuit connection diagram showing a general configuration of a switching regulator, in which DC power from a DC power supply 1 is supplied to two metal oxide semiconductor field effect transistors (hereinafter abbreviated as MOSFET) 2. After being intermittently connected and rectified by the diode 4 via the transformer 3, the DC power of a desired voltage insulated from the DC power supply 1 is taken out via the filter 5. Note that M1 is the reference potential of the primary side circuit of the transformer 3, and M2 is the reference potential of the secondary side circuit of the transformer 3.
ところで電力変換装置を構成している半導体素子、すな
わち2個のMOSFET2とダイオード4が動作時に発
生する熱を放散するために、これらの半導体素子を共通
の冷却フィンに取付ける場合には、素子と冷却フィンと
の間を絶縁する必要がある。By the way, in order to dissipate the heat generated during the operation of the semiconductor elements constituting the power converter, that is, the two MOSFETs 2 and the diodes 4, when these semiconductor elements are attached to a common cooling fin, the elements and the cooling element are cooled. It is necessary to insulate between the fins.
第10図は半導体素子を絶縁物を介して冷却フィンに取付
けた場合のノイズ防止の従来例を示した構造図であっ
て、MOSFET2と冷却フィン12との間に素子絶縁11
を挿入し、かつ冷却フィン12とケース14との間にフィン
絶縁13を挿入する2重絶縁の構成とすることで冷却フィ
ン12の電位を不定にし、この冷却フィン12をMOSFE
T2の基準電位M1に接続することで、従来はMOSF
ET2→冷却フィン12→ケース14の経路で外部に放出さ
れていたノイズを、MOSFET2→冷却フィン12→基
準電位M1の経路で内部処理することで、ノイズ防止の
効果を挙げるようにしている。FIG. 10 is a structural diagram showing a conventional example of noise prevention when a semiconductor element is attached to a cooling fin via an insulator, and the element insulation 11 is provided between the MOSFET 2 and the cooling fin 12.
Is inserted and the fin insulation 13 is inserted between the cooling fin 12 and the case 14 to make the potential of the cooling fin 12 indefinite.
By connecting to the reference potential M1 of T2, the conventional MOSF
The noise released to the outside through the path of ET2 → cooling fin 12 → case 14 is internally processed through the path of MOSFET2 → cooling fin 12 → reference potential M1 to improve the noise prevention effect.
しかしながら、1つの装置内に多数の回路が存在する場
合は、その基準電位も多数になることから、冷却フィン
12をノイズ対策コンデンサ15を介して基準電位M1に接
続することで、高周波ノイズのみを基準電位M1に戻
し、低周波分や直流分はカットするようにしている。However, when there are many circuits in one device, the number of reference potentials is also many, so that the cooling fin
By connecting 12 to the reference potential M1 via the noise countermeasure capacitor 15, only high frequency noise is returned to the reference potential M1 and low frequency components and direct current components are cut.
第11図は第10図に示す従来構造の等価回路図であって、
ノイズ源30からのノイズは、素子・フィン間静電容量31
→フィン・ケース間静電容量32→ケース・大地間静電容
量33の経路で外部へ放出されるノイズと、素子・フィン
間静電容量31→ノイズ対策コンデンサ15の経路で内部処
理されるノイズとになる。ここでA点は冷却フィン12の
電位であり、B点はケース14の電位である。FIG. 11 is an equivalent circuit diagram of the conventional structure shown in FIG.
The noise from the noise source 30 is the capacitance 31 between the element and the fin.
→ Capacitance between fins and case 32 → Noise emitted to the outside through the path between case and ground capacitance 33, and capacitance between the element and fins 31 → Noise countermeasure Noise that is internally processed through the path of capacitor 15 Becomes Here, the point A is the potential of the cooling fin 12, and the point B is the potential of the case 14.
しかしながら、このノイズ対策コンデンサ15のリードな
どに存在するインダクタンス16や、基準電位M1への配
線に存在するインダクタンス17のために、特に高い周波
数のスパイクノイズなどは基準電位M1へ戻り難くなる
ので、このようなノイズは内部処理されることなく、ケ
ース14を経て外部へ放出される不都合を生じていた。However, due to the inductance 16 present in the lead of the noise countermeasure capacitor 15 and the inductance 17 present in the wiring to the reference potential M1, it is difficult for spike noises having a particularly high frequency to return to the reference potential M1. Such a noise is inconveniently emitted to the outside through the case 14 without being internally processed.
そこでこの考案の目的は、高い周波数のノイズであって
も、これを回路の基準電位に戻すことができるようにし
て、ノイズ防止を効果的に施行できるようにすることに
ある。Therefore, an object of the present invention is to enable even noise with a high frequency to be returned to the reference potential of the circuit and effectively prevent noise.
上記の目的を達成するために、この考案のノイズ防止回
路は、半導体素子と、この半導体素子の発熱を放散させ
る冷却フィンとの間に絶縁物を介在させた構成の電力変
換装置において、前記半導体素子と冷却フィンとの間
に、これら半導体素子ならびに冷却フィンとは絶縁され
ているシールド導体を挿入し、このシールド導体を前記
半導体素子の基準電位に接続するものとする。In order to achieve the above object, the noise prevention circuit of the present invention is a power conversion device in which an insulator is interposed between a semiconductor element and a cooling fin for dissipating heat generated by the semiconductor element. A shield conductor insulated from the semiconductor element and the cooling fin is inserted between the element and the cooling fin, and the shield conductor is connected to the reference potential of the semiconductor element.
この考案は、半導体素子および冷却フィンとは絶縁され
た構造のシールド導体を半導体素子と冷却フィンとの間
に挿入し、このシールド導体を当該半導体素子の基準電
位に接続する。このような構成にすれば、従来のノイズ
対策コンデンサが不要になり、かつこのコンデンサの周
波数特性やリード線のインダクタンスのためにノイズが
外部に放出されるおそれを低減できることになる。In this invention, a shield conductor having a structure insulated from the semiconductor element and the cooling fin is inserted between the semiconductor element and the cooling fin, and the shield conductor is connected to the reference potential of the semiconductor element. With such a configuration, the conventional noise countermeasure capacitor becomes unnecessary, and the risk that noise is emitted to the outside due to the frequency characteristic of this capacitor and the inductance of the lead wire can be reduced.
第1図は本考案の第1実施例をあらわした構造図であ
る。FIG. 1 is a structural view showing a first embodiment of the present invention.
ノイズ源となるのは、第9図に示すスイッチングレギュ
レータにおいては半導体素子としてのMOSFET2お
よびダイオード4であるが、これら半導体素子はその構
造上から冷却フィン12に取付ける金属面にはMOSFE
T2にあってはそのドレインを、またダイオード4にあ
ってはそのカソードを直接つないでいるので、冷却フィ
ン12へノイズを放出しやすい。The noise sources are the MOSFET 2 and the diode 4 as semiconductor elements in the switching regulator shown in FIG. 9, but these semiconductor elements are MOSFE on the metal surface attached to the cooling fin 12 due to their structure.
Since the drain is directly connected to T2 and the cathode is connected to the diode 4, noise is easily emitted to the cooling fin 12.
そこで第1図に示す第1実施例では、MOSFET2と
冷却フィン12との間に第1絶縁シート21と第2絶縁シー
ト22を挿入し、さらにこの第1絶縁シート21と第2絶縁
シート22との間に、このMOSFET2の基準電位であ
るM1に接続しているシールド板23を挿入する。なおケ
ース14と冷却フィン12との間にはフィン絶縁13を設けて
いる。Therefore, in the first embodiment shown in FIG. 1, the first insulating sheet 21 and the second insulating sheet 22 are inserted between the MOSFET 2 and the cooling fin 12, and the first insulating sheet 21 and the second insulating sheet 22 are further connected. A shield plate 23 connected to the reference potential M1 of the MOSFET 2 is inserted between the two. A fin insulation 13 is provided between the case 14 and the cooling fin 12.
第2図は第1図に示す第1実施例の等価回路図であっ
て、A点は冷却フィン12の電位、B点はケース14の電位
であり、C点が本考案によるシールド板23の電位であ
る。FIG. 2 is an equivalent circuit diagram of the first embodiment shown in FIG. 1, where point A is the potential of the cooling fin 12, point B is the potential of the case 14, and point C is the shield plate 23 of the present invention. It is a potential.
この第2図であきらかなように、ノイズ源30で発生した
ノイズは、素子・シールド板間静電容量41を経てC点か
ら基準電位M1への回路により内部処理されることにな
り、シールド板・フィン間静電容量42→フィン・ケース
間静電容量32→ケース・大地間静電容量33の経路で外部
へのノイズ放出が最小限に抑制される。As is apparent from FIG. 2, the noise generated by the noise source 30 is internally processed by the circuit from the point C to the reference potential M1 via the capacitance 41 between the element and the shield plate. The noise emission to the outside is suppressed to a minimum by the path of the capacitance between fins 42 → the capacitance between fins and the case 32 → the case and capacitance between the ground 33.
第3図は本考案の第2実施例をあらわした構造図、第4
図は第3図に示す第2実施例の等価回路図である。この
第2実施例では、冷却フィン12とケース14との間の絶縁
(第1図におけるフィン絶縁13)を省略しているが、本
考案に示すように、シールド板23が冷却フィン12ならび
にMOSFET2の両者と絶縁する構造になっているの
で、このように2重の絶縁を不要にして構造を簡素化で
きる。FIG. 3 is a structural diagram showing a second embodiment of the present invention, and FIG.
The drawing is an equivalent circuit diagram of the second embodiment shown in FIG. In the second embodiment, the insulation between the cooling fin 12 and the case 14 (fin insulation 13 in FIG. 1) is omitted, but as shown in the present invention, the shield plate 23 is used as the cooling fin 12 and the MOSFET 2. Since the structure is insulated from both of them, the structure can be simplified by eliminating the need for double insulation in this way.
第5図は第9図のスイッチングレギュレータに使用して
いるMOSFETに本考案を適用した構成図、第6図は
第9図のスイッチングレギュレータに使用しているダイ
オードに本考案を適用した構成図であるが、第6図では
ダイオードの一方のアノードは基準電位M2に接続して
いるので、このアノードとシールド板とを直接接続する
ことができる。FIG. 5 is a block diagram of the present invention applied to the MOSFET used in the switching regulator of FIG. 9, and FIG. 6 is a block diagram of the present invention applied to the diode used in the switching regulator of FIG. However, in FIG. 6, since one anode of the diode is connected to the reference potential M2, this anode and the shield plate can be directly connected.
第7図は本考案の適用により素子・シールド板間静電容
量の形成を示す図であって、MOSFET2とシールド
板23との間に、厚さが0.1〜0.4mmの第1絶縁シート21を
挿入することにより、数10ピコファラッドの素子・シー
ルド板間静電容量41が形成されることをあらわしてい
る。FIG. 7 is a diagram showing the formation of capacitance between the element and the shield plate by applying the present invention. A first insulating sheet 21 having a thickness of 0.1 to 0.4 mm is provided between the MOSFET 2 and the shield plate 23. It shows that the capacitance 41 between the element and the shield plate of several tens of picofarads is formed by the insertion.
第8図は第9図に示すスイッチングレギュレータに使用
している半導体素子を共通の冷却フィンに搭載する場合
の本考案の実施例を示した図であって、冷却フィン12と
第1絶縁シート21および第2絶縁シート22はMOSFE
T2とダイオード4とに共通したものでよいが、MOS
FET2用のシールド板とダイオード4用のシールド板
とは別個のものとし、MOSFET2用シールド板は基
準電位M1に、またダイオード4用シールド板は基準電
位M2に接続すればよい。FIG. 8 is a view showing an embodiment of the present invention in which the semiconductor element used in the switching regulator shown in FIG. 9 is mounted on a common cooling fin. The cooling fin 12 and the first insulating sheet 21 are shown in FIG. And the second insulating sheet 22 is MOSFE
The one common to T2 and diode 4 may be used, but MOS
The shield plate for the FET 2 and the shield plate for the diode 4 may be separate, and the shield plate for the MOSFET 2 may be connected to the reference potential M1 and the shield plate for the diode 4 may be connected to the reference potential M2.
この考案によれば、ノイズを発生する半導体素子を絶縁
して冷却フィンに取付ける際に、この冷却フィンならび
に半導体素子とは絶縁されているシールド導体をこの半
導体素子と冷却フィンとの間に挿入し、かつシールド導
体を当該半導体素子の基準電位に接続する構成とするこ
とにより、当該半導体素子で構成した電力変換装置が作
動中に発生するノイズを外部に放出することなく、内部
処理することにより、効果的にノイズ防止を図ることが
できる。さらに冷却フィンとケースとの絶縁を省略でき
る効果もあわせて有する。According to this invention, when a semiconductor element that generates noise is insulated and attached to a cooling fin, a shield conductor insulated from the cooling fin and the semiconductor element is inserted between the semiconductor element and the cooling fin. By configuring the shield conductor to be connected to the reference potential of the semiconductor element, by internally processing the noise generated during the operation of the power conversion device configured by the semiconductor element, the internal processing is performed. Noise can be effectively prevented. Further, it also has an effect that the insulation between the cooling fin and the case can be omitted.
第1図は本考案の第1実施例をあらわした構造図、第2
図は第1図に示す第1実施例の等価回路図、第3図は本
考案の第2実施例をあらわした構造図、第4図は第3図
に示す第2実施例の等価回路図、第5図は第9図のスイ
ッチングレギュレータに使用しているMOSFETに本
考案を適用した構成図、第6図は第9図のスイッチング
レギュレータに使用しているダイオードに本考案を適用
した構成図、第7図は本考案の適用により素子・シール
ド板間静電容量の形成を示す図、第8図は第9図に示す
スイッチングレギュレータに使用している半導体素子を
共通の冷却フィンに搭載する場合の本考案の実施例を示
した図であり、第9図はスイッチングレギュレータの一
般的な構成を示した主回路接続図、第10図は半導体素子
を絶縁物を介して冷却フィンに取付けた場合のノイズ防
止の従来例を示した構造図で、第11図は第10図に示す従
来構造の等価回路図である。 1……直流電源、2……半導体素子としてのMOSFE
T、3……変圧器、4……半導体素子としてのダイオー
ド、5……フイルタ、11……素子絶縁、12……冷却フィ
ン、13……フィン絶縁、14……ケース、15……ノイズ対
策コンデンサ、16,17……インダクタンス、21……第1
絶縁シート、22……第2絶縁シート、23……シールド
板、30……ノイズ源、31……素子・フィン間静電容量、
32……フィン・ケース間静電容量、33……ケース・団地
間静電容量、41……素子・シールド板間静電容量、42…
…シールド板フィン間静電容量。FIG. 1 is a structural diagram showing the first embodiment of the present invention, and FIG.
1 is an equivalent circuit diagram of the first embodiment shown in FIG. 1, FIG. 3 is a structural diagram showing a second embodiment of the present invention, and FIG. 4 is an equivalent circuit diagram of the second embodiment shown in FIG. FIG. 5 is a block diagram of the present invention applied to the MOSFET used in the switching regulator of FIG. 9, and FIG. 6 is a block diagram of the present invention applied to the diode used in the switching regulator of FIG. FIG. 7 is a diagram showing the formation of capacitance between the element and the shield plate by applying the present invention, and FIG. 8 is mounting the semiconductor element used in the switching regulator shown in FIG. 9 on a common cooling fin. FIG. 9 is a diagram showing an embodiment of the present invention in the case of the present invention, FIG. 9 is a main circuit connection diagram showing a general configuration of a switching regulator, and FIG. 10 is a semiconductor element mounted on a cooling fin via an insulator. In case of noise prevention, In structural view, FIG. 11 is an equivalent circuit diagram of a conventional structure shown in Figure 10. 1 ... DC power supply, 2 ... MOSFE as semiconductor element
T, 3 ... Transformer, 4 ... Diode as semiconductor element, 5 ... Filter, 11 ... Element insulation, 12 ... Cooling fin, 13 ... Fin insulation, 14 ... Case, 15 ... Noise countermeasure Capacitors, 16,17 …… Inductance, 21 …… First
Insulation sheet, 22 …… Second insulation sheet, 23 …… Shield plate, 30 …… Noise source, 31 …… Element-fin capacitance,
32 …… Fin-case capacitance, 33 …… Case-community capacitance, 41 …… Element-shield plate capacitance, 42…
… Capacitance between shield plate fins.
Claims (1)
散させる冷却フィンとの間に絶縁物を介在させた構成の
電力変換装置において、前記半導体素子と冷却フィンと
の間に、これら半導体素子ならびに冷却フィンとは絶縁
されているシールド導体を挿入し、このシールド導体を
前記半導体素子の基準電位に接続することを特徴とする
電力変換装置のノイズ防止回路。1. A power converter having a structure in which an insulator is interposed between a semiconductor element and a cooling fin that dissipates heat generated by the semiconductor element. Also, a noise prevention circuit for a power conversion device, wherein a shield conductor insulated from the cooling fin is inserted, and the shield conductor is connected to a reference potential of the semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340388U JPH064592Y2 (en) | 1988-08-04 | 1988-08-04 | Noise prevention circuit for power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340388U JPH064592Y2 (en) | 1988-08-04 | 1988-08-04 | Noise prevention circuit for power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0226256U JPH0226256U (en) | 1990-02-21 |
| JPH064592Y2 true JPH064592Y2 (en) | 1994-02-02 |
Family
ID=31334203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10340388U Expired - Lifetime JPH064592Y2 (en) | 1988-08-04 | 1988-08-04 | Noise prevention circuit for power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064592Y2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009101597A (en) * | 2007-10-23 | 2009-05-14 | Seiko Epson Corp | Liquid container |
| WO2009116519A1 (en) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | Apparatus with electronic device mounted therein |
| JP6511992B2 (en) * | 2015-06-30 | 2019-05-15 | オムロン株式会社 | Power converter |
-
1988
- 1988-08-04 JP JP10340388U patent/JPH064592Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0226256U (en) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4685884B2 (en) | Power semiconductor assembly | |
| US7035106B2 (en) | Heat dissipation system for semiconductor device | |
| US7227259B2 (en) | Low-inductance circuit arrangement for power semiconductor modules | |
| TWI538149B (en) | Low EMI circuit package configuration | |
| US10832858B2 (en) | High-frequency transformer design for DC/DC resonant converters | |
| US10243477B2 (en) | Semiconductor device having a bypass capacitor | |
| US6381161B2 (en) | Low-inductance circuit arrangement | |
| US20220415765A1 (en) | Semiconductor module, electrical component, and connection structure of the semiconductor module and the electrical component | |
| WO2016027557A1 (en) | Power conversion device | |
| JP6352556B1 (en) | Semiconductor device | |
| CN108432115B (en) | Power supply device | |
| US8773832B2 (en) | Power supply apparatus | |
| JP2019201187A (en) | Electronic circuit device | |
| US9978671B2 (en) | Power semiconductor device | |
| JP6070581B2 (en) | Terminal block and power conversion device including the terminal block | |
| WO2018047323A1 (en) | Holding device for semiconductor element, and power conversion device using holding device | |
| JPH0226256U (en) | ||
| JPH07221231A (en) | Power transistor fixed structure | |
| US20210118780A1 (en) | Non-insulated power module | |
| JP4385393B2 (en) | Connection structure between printed circuit board and heat sink | |
| US20030089980A1 (en) | Semiconductor component | |
| US20250081328A1 (en) | Circuit assembly including gallium nitride devices | |
| JPH11251780A (en) | Earth structure of shield member | |
| US20240282652A1 (en) | Energy conversion module and energy conversion device | |
| JPH033264A (en) | Semiconductor device |