JPH064592Y2 - 電力変換装置のノイズ防止回路 - Google Patents
電力変換装置のノイズ防止回路Info
- Publication number
- JPH064592Y2 JPH064592Y2 JP10340388U JP10340388U JPH064592Y2 JP H064592 Y2 JPH064592 Y2 JP H064592Y2 JP 10340388 U JP10340388 U JP 10340388U JP 10340388 U JP10340388 U JP 10340388U JP H064592 Y2 JPH064592 Y2 JP H064592Y2
- Authority
- JP
- Japan
- Prior art keywords
- cooling fin
- noise
- semiconductor element
- reference potential
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、電力変換装置を構成している半導体素子が
動作時に発するノイズを防止する回路に関する。
動作時に発するノイズを防止する回路に関する。
電力変換装置として、スイッチングレギュレータを例に
してこれが発生するノイズとその防止回路を以下に説明
する。
してこれが発生するノイズとその防止回路を以下に説明
する。
第９図はスイッチングレギュレータの一般的な構成を示
した主回路接続図であって、直流電源１からの直流電力
を、２個の金属酸化半導体電界効果トランジスタ（以下
ではＭＯＳＦＥＴと略記する）２で断続し、変圧器３を
介してダイオード４により整流したのち、フイルタ５を
介して直流電源１とは絶縁された所望電圧の直流電力を
取出すようにしている。なおＭ１は変圧器３の１次側回
路の基準電位であり、Ｍ２は変圧器３の２次側回路の基
準電位である。
した主回路接続図であって、直流電源１からの直流電力
を、２個の金属酸化半導体電界効果トランジスタ（以下
ではＭＯＳＦＥＴと略記する）２で断続し、変圧器３を
介してダイオード４により整流したのち、フイルタ５を
介して直流電源１とは絶縁された所望電圧の直流電力を
取出すようにしている。なおＭ１は変圧器３の１次側回
路の基準電位であり、Ｍ２は変圧器３の２次側回路の基
準電位である。
ところで電力変換装置を構成している半導体素子、すな
わち２個のＭＯＳＦＥＴ２とダイオード４が動作時に発
生する熱を放散するために、これらの半導体素子を共通
の冷却フィンに取付ける場合には、素子と冷却フィンと
の間を絶縁する必要がある。
わち２個のＭＯＳＦＥＴ２とダイオード４が動作時に発
生する熱を放散するために、これらの半導体素子を共通
の冷却フィンに取付ける場合には、素子と冷却フィンと
の間を絶縁する必要がある。
第10図は半導体素子を絶縁物を介して冷却フィンに取付
けた場合のノイズ防止の従来例を示した構造図であっ
て、ＭＯＳＦＥＴ２と冷却フィン12との間に素子絶縁11
を挿入し、かつ冷却フィン12とケース14との間にフィン
絶縁13を挿入する２重絶縁の構成とすることで冷却フィ
ン12の電位を不定にし、この冷却フィン12をＭＯＳＦＥ
Ｔ２の基準電位Ｍ１に接続することで、従来はＭＯＳＦ
ＥＴ２→冷却フィン12→ケース14の経路で外部に放出さ
れていたノイズを、ＭＯＳＦＥＴ２→冷却フィン12→基
準電位Ｍ１の経路で内部処理することで、ノイズ防止の
効果を挙げるようにしている。
けた場合のノイズ防止の従来例を示した構造図であっ
て、ＭＯＳＦＥＴ２と冷却フィン12との間に素子絶縁11
を挿入し、かつ冷却フィン12とケース14との間にフィン
絶縁13を挿入する２重絶縁の構成とすることで冷却フィ
ン12の電位を不定にし、この冷却フィン12をＭＯＳＦＥ
Ｔ２の基準電位Ｍ１に接続することで、従来はＭＯＳＦ
ＥＴ２→冷却フィン12→ケース14の経路で外部に放出さ
れていたノイズを、ＭＯＳＦＥＴ２→冷却フィン12→基
準電位Ｍ１の経路で内部処理することで、ノイズ防止の
効果を挙げるようにしている。
しかしながら、１つの装置内に多数の回路が存在する場
合は、その基準電位も多数になることから、冷却フィン
12をノイズ対策コンデンサ15を介して基準電位Ｍ１に接
続することで、高周波ノイズのみを基準電位Ｍ１に戻
し、低周波分や直流分はカットするようにしている。
合は、その基準電位も多数になることから、冷却フィン
12をノイズ対策コンデンサ15を介して基準電位Ｍ１に接
続することで、高周波ノイズのみを基準電位Ｍ１に戻
し、低周波分や直流分はカットするようにしている。
第11図は第10図に示す従来構造の等価回路図であって、
ノイズ源30からのノイズは、素子・フィン間静電容量31
→フィン・ケース間静電容量32→ケース・大地間静電容
量33の経路で外部へ放出されるノイズと、素子・フィン
間静電容量31→ノイズ対策コンデンサ15の経路で内部処
理されるノイズとになる。ここでＡ点は冷却フィン12の
電位であり、Ｂ点はケース14の電位である。
ノイズ源30からのノイズは、素子・フィン間静電容量31
→フィン・ケース間静電容量32→ケース・大地間静電容
量33の経路で外部へ放出されるノイズと、素子・フィン
間静電容量31→ノイズ対策コンデンサ15の経路で内部処
理されるノイズとになる。ここでＡ点は冷却フィン12の
電位であり、Ｂ点はケース14の電位である。
しかしながら、このノイズ対策コンデンサ15のリードな
どに存在するインダクタンス16や、基準電位Ｍ１への配
線に存在するインダクタンス17のために、特に高い周波
数のスパイクノイズなどは基準電位Ｍ１へ戻り難くなる
ので、このようなノイズは内部処理されることなく、ケ
ース14を経て外部へ放出される不都合を生じていた。
どに存在するインダクタンス16や、基準電位Ｍ１への配
線に存在するインダクタンス17のために、特に高い周波
数のスパイクノイズなどは基準電位Ｍ１へ戻り難くなる
ので、このようなノイズは内部処理されることなく、ケ
ース14を経て外部へ放出される不都合を生じていた。
そこでこの考案の目的は、高い周波数のノイズであって
も、これを回路の基準電位に戻すことができるようにし
て、ノイズ防止を効果的に施行できるようにすることに
ある。
も、これを回路の基準電位に戻すことができるようにし
て、ノイズ防止を効果的に施行できるようにすることに
ある。
上記の目的を達成するために、この考案のノイズ防止回
路は、半導体素子と、この半導体素子の発熱を放散させ
る冷却フィンとの間に絶縁物を介在させた構成の電力変
換装置において、前記半導体素子と冷却フィンとの間
に、これら半導体素子ならびに冷却フィンとは絶縁され
ているシールド導体を挿入し、このシールド導体を前記
半導体素子の基準電位に接続するものとする。
路は、半導体素子と、この半導体素子の発熱を放散させ
る冷却フィンとの間に絶縁物を介在させた構成の電力変
換装置において、前記半導体素子と冷却フィンとの間
に、これら半導体素子ならびに冷却フィンとは絶縁され
ているシールド導体を挿入し、このシールド導体を前記
半導体素子の基準電位に接続するものとする。
この考案は、半導体素子および冷却フィンとは絶縁され
た構造のシールド導体を半導体素子と冷却フィンとの間
に挿入し、このシールド導体を当該半導体素子の基準電
位に接続する。このような構成にすれば、従来のノイズ
対策コンデンサが不要になり、かつこのコンデンサの周
波数特性やリード線のインダクタンスのためにノイズが
外部に放出されるおそれを低減できることになる。
た構造のシールド導体を半導体素子と冷却フィンとの間
に挿入し、このシールド導体を当該半導体素子の基準電
位に接続する。このような構成にすれば、従来のノイズ
対策コンデンサが不要になり、かつこのコンデンサの周
波数特性やリード線のインダクタンスのためにノイズが
外部に放出されるおそれを低減できることになる。
第１図は本考案の第１実施例をあらわした構造図であ
る。
る。
ノイズ源となるのは、第９図に示すスイッチングレギュ
レータにおいては半導体素子としてのＭＯＳＦＥＴ２お
よびダイオード４であるが、これら半導体素子はその構
造上から冷却フィン12に取付ける金属面にはＭＯＳＦＥ
Ｔ２にあってはそのドレインを、またダイオード４にあ
ってはそのカソードを直接つないでいるので、冷却フィ
ン12へノイズを放出しやすい。
レータにおいては半導体素子としてのＭＯＳＦＥＴ２お
よびダイオード４であるが、これら半導体素子はその構
造上から冷却フィン12に取付ける金属面にはＭＯＳＦＥ
Ｔ２にあってはそのドレインを、またダイオード４にあ
ってはそのカソードを直接つないでいるので、冷却フィ
ン12へノイズを放出しやすい。
そこで第１図に示す第１実施例では、ＭＯＳＦＥＴ２と
冷却フィン12との間に第１絶縁シート21と第２絶縁シー
ト22を挿入し、さらにこの第１絶縁シート21と第２絶縁
シート22との間に、このＭＯＳＦＥＴ２の基準電位であ
るＭ１に接続しているシールド板23を挿入する。なおケ
ース14と冷却フィン12との間にはフィン絶縁13を設けて
いる。
冷却フィン12との間に第１絶縁シート21と第２絶縁シー
ト22を挿入し、さらにこの第１絶縁シート21と第２絶縁
シート22との間に、このＭＯＳＦＥＴ２の基準電位であ
るＭ１に接続しているシールド板23を挿入する。なおケ
ース14と冷却フィン12との間にはフィン絶縁13を設けて
いる。
第２図は第１図に示す第１実施例の等価回路図であっ
て、Ａ点は冷却フィン12の電位、Ｂ点はケース14の電位
であり、Ｃ点が本考案によるシールド板23の電位であ
る。
て、Ａ点は冷却フィン12の電位、Ｂ点はケース14の電位
であり、Ｃ点が本考案によるシールド板23の電位であ
る。
この第２図であきらかなように、ノイズ源30で発生した
ノイズは、素子・シールド板間静電容量41を経てＣ点か
ら基準電位Ｍ１への回路により内部処理されることにな
り、シールド板・フィン間静電容量42→フィン・ケース
間静電容量32→ケース・大地間静電容量33の経路で外部
へのノイズ放出が最小限に抑制される。
ノイズは、素子・シールド板間静電容量41を経てＣ点か
ら基準電位Ｍ１への回路により内部処理されることにな
り、シールド板・フィン間静電容量42→フィン・ケース
間静電容量32→ケース・大地間静電容量33の経路で外部
へのノイズ放出が最小限に抑制される。
第３図は本考案の第２実施例をあらわした構造図、第４
図は第３図に示す第２実施例の等価回路図である。この
第２実施例では、冷却フィン12とケース14との間の絶縁
（第１図におけるフィン絶縁13）を省略しているが、本
考案に示すように、シールド板23が冷却フィン12ならび
にＭＯＳＦＥＴ２の両者と絶縁する構造になっているの
で、このように２重の絶縁を不要にして構造を簡素化で
きる。
図は第３図に示す第２実施例の等価回路図である。この
第２実施例では、冷却フィン12とケース14との間の絶縁
（第１図におけるフィン絶縁13）を省略しているが、本
考案に示すように、シールド板23が冷却フィン12ならび
にＭＯＳＦＥＴ２の両者と絶縁する構造になっているの
で、このように２重の絶縁を不要にして構造を簡素化で
きる。
第５図は第９図のスイッチングレギュレータに使用して
いるＭＯＳＦＥＴに本考案を適用した構成図、第６図は
第９図のスイッチングレギュレータに使用しているダイ
オードに本考案を適用した構成図であるが、第６図では
ダイオードの一方のアノードは基準電位Ｍ２に接続して
いるので、このアノードとシールド板とを直接接続する
ことができる。
いるＭＯＳＦＥＴに本考案を適用した構成図、第６図は
第９図のスイッチングレギュレータに使用しているダイ
オードに本考案を適用した構成図であるが、第６図では
ダイオードの一方のアノードは基準電位Ｍ２に接続して
いるので、このアノードとシールド板とを直接接続する
ことができる。
第７図は本考案の適用により素子・シールド板間静電容
量の形成を示す図であって、ＭＯＳＦＥＴ２とシールド
板23との間に、厚さが0.1〜0.4mmの第１絶縁シート21を
挿入することにより、数10ピコファラッドの素子・シー
ルド板間静電容量41が形成されることをあらわしてい
る。
量の形成を示す図であって、ＭＯＳＦＥＴ２とシールド
板23との間に、厚さが0.1〜0.4mmの第１絶縁シート21を
挿入することにより、数10ピコファラッドの素子・シー
ルド板間静電容量41が形成されることをあらわしてい
る。
第８図は第９図に示すスイッチングレギュレータに使用
している半導体素子を共通の冷却フィンに搭載する場合
の本考案の実施例を示した図であって、冷却フィン12と
第１絶縁シート21および第２絶縁シート22はＭＯＳＦＥ
Ｔ２とダイオード４とに共通したものでよいが、ＭＯＳ
ＦＥＴ２用のシールド板とダイオード４用のシールド板
とは別個のものとし、ＭＯＳＦＥＴ２用シールド板は基
準電位Ｍ１に、またダイオード４用シールド板は基準電
位Ｍ２に接続すればよい。
している半導体素子を共通の冷却フィンに搭載する場合
の本考案の実施例を示した図であって、冷却フィン12と
第１絶縁シート21および第２絶縁シート22はＭＯＳＦＥ
Ｔ２とダイオード４とに共通したものでよいが、ＭＯＳ
ＦＥＴ２用のシールド板とダイオード４用のシールド板
とは別個のものとし、ＭＯＳＦＥＴ２用シールド板は基
準電位Ｍ１に、またダイオード４用シールド板は基準電
位Ｍ２に接続すればよい。
この考案によれば、ノイズを発生する半導体素子を絶縁
して冷却フィンに取付ける際に、この冷却フィンならび
に半導体素子とは絶縁されているシールド導体をこの半
導体素子と冷却フィンとの間に挿入し、かつシールド導
体を当該半導体素子の基準電位に接続する構成とするこ
とにより、当該半導体素子で構成した電力変換装置が作
動中に発生するノイズを外部に放出することなく、内部
処理することにより、効果的にノイズ防止を図ることが
できる。さらに冷却フィンとケースとの絶縁を省略でき
る効果もあわせて有する。
して冷却フィンに取付ける際に、この冷却フィンならび
に半導体素子とは絶縁されているシールド導体をこの半
導体素子と冷却フィンとの間に挿入し、かつシールド導
体を当該半導体素子の基準電位に接続する構成とするこ
とにより、当該半導体素子で構成した電力変換装置が作
動中に発生するノイズを外部に放出することなく、内部
処理することにより、効果的にノイズ防止を図ることが
できる。さらに冷却フィンとケースとの絶縁を省略でき
る効果もあわせて有する。
第１図は本考案の第１実施例をあらわした構造図、第２
図は第１図に示す第１実施例の等価回路図、第３図は本
考案の第２実施例をあらわした構造図、第４図は第３図
に示す第２実施例の等価回路図、第５図は第９図のスイ
ッチングレギュレータに使用しているＭＯＳＦＥＴに本
考案を適用した構成図、第６図は第９図のスイッチング
レギュレータに使用しているダイオードに本考案を適用
した構成図、第７図は本考案の適用により素子・シール
ド板間静電容量の形成を示す図、第８図は第９図に示す
スイッチングレギュレータに使用している半導体素子を
共通の冷却フィンに搭載する場合の本考案の実施例を示
した図であり、第９図はスイッチングレギュレータの一
般的な構成を示した主回路接続図、第10図は半導体素子
を絶縁物を介して冷却フィンに取付けた場合のノイズ防
止の従来例を示した構造図で、第11図は第10図に示す従
来構造の等価回路図である。 １……直流電源、２……半導体素子としてのＭＯＳＦＥ
Ｔ、３……変圧器、４……半導体素子としてのダイオー
ド、５……フイルタ、11……素子絶縁、12……冷却フィ
ン、13……フィン絶縁、14……ケース、15……ノイズ対
策コンデンサ、16,17……インダクタンス、21……第１
絶縁シート、22……第２絶縁シート、23……シールド
板、30……ノイズ源、31……素子・フィン間静電容量、
32……フィン・ケース間静電容量、33……ケース・団地
間静電容量、41……素子・シールド板間静電容量、42…
…シールド板フィン間静電容量。
図は第１図に示す第１実施例の等価回路図、第３図は本
考案の第２実施例をあらわした構造図、第４図は第３図
に示す第２実施例の等価回路図、第５図は第９図のスイ
ッチングレギュレータに使用しているＭＯＳＦＥＴに本
考案を適用した構成図、第６図は第９図のスイッチング
レギュレータに使用しているダイオードに本考案を適用
した構成図、第７図は本考案の適用により素子・シール
ド板間静電容量の形成を示す図、第８図は第９図に示す
スイッチングレギュレータに使用している半導体素子を
共通の冷却フィンに搭載する場合の本考案の実施例を示
した図であり、第９図はスイッチングレギュレータの一
般的な構成を示した主回路接続図、第10図は半導体素子
を絶縁物を介して冷却フィンに取付けた場合のノイズ防
止の従来例を示した構造図で、第11図は第10図に示す従
来構造の等価回路図である。 １……直流電源、２……半導体素子としてのＭＯＳＦＥ
Ｔ、３……変圧器、４……半導体素子としてのダイオー
ド、５……フイルタ、11……素子絶縁、12……冷却フィ
ン、13……フィン絶縁、14……ケース、15……ノイズ対
策コンデンサ、16,17……インダクタンス、21……第１
絶縁シート、22……第２絶縁シート、23……シールド
板、30……ノイズ源、31……素子・フィン間静電容量、
32……フィン・ケース間静電容量、33……ケース・団地
間静電容量、41……素子・シールド板間静電容量、42…
…シールド板フィン間静電容量。
Claims (1)
- 【請求項１】半導体素子と、この半導体素子の発熱を放
散させる冷却フィンとの間に絶縁物を介在させた構成の
電力変換装置において、前記半導体素子と冷却フィンと
の間に、これら半導体素子ならびに冷却フィンとは絶縁
されているシールド導体を挿入し、このシールド導体を
前記半導体素子の基準電位に接続することを特徴とする
電力変換装置のノイズ防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340388U JPH064592Y2 (ja) | 1988-08-04 | 1988-08-04 | 電力変換装置のノイズ防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10340388U JPH064592Y2 (ja) | 1988-08-04 | 1988-08-04 | 電力変換装置のノイズ防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0226256U JPH0226256U (ja) | 1990-02-21 |
| JPH064592Y2 true JPH064592Y2 (ja) | 1994-02-02 |
Family
ID=31334203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10340388U Expired - Lifetime JPH064592Y2 (ja) | 1988-08-04 | 1988-08-04 | 電力変換装置のノイズ防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064592Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009101597A (ja) * | 2007-10-23 | 2009-05-14 | Seiko Epson Corp | 液体容器 |
| WO2009116519A1 (ja) * | 2008-03-17 | 2009-09-24 | 日本電気株式会社 | 電子装置搭載機器 |
| JP6511992B2 (ja) * | 2015-06-30 | 2019-05-15 | オムロン株式会社 | 電力変換装置 |
-
1988
- 1988-08-04 JP JP10340388U patent/JPH064592Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0226256U (ja) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4685884B2 (ja) | パワー半導体アセンブリ | |
| US4712160A (en) | Power supply module | |
| US7035106B2 (en) | Heat dissipation system for semiconductor device | |
| US7227259B2 (en) | Low-inductance circuit arrangement for power semiconductor modules | |
| US10832858B2 (en) | High-frequency transformer design for DC/DC resonant converters | |
| US6381161B2 (en) | Low-inductance circuit arrangement | |
| JPWO2016027557A1 (ja) | 電力変換装置 | |
| US10243477B2 (en) | Semiconductor device having a bypass capacitor | |
| US20220415765A1 (en) | Semiconductor module, electrical component, and connection structure of the semiconductor module and the electrical component | |
| CN108432115B (zh) | 电源装置 | |
| JPH064592Y2 (ja) | 電力変換装置のノイズ防止回路 | |
| US8773832B2 (en) | Power supply apparatus | |
| JP6352556B1 (ja) | 半導体装置 | |
| JP2019201187A (ja) | 電子回路装置 | |
| US9978671B2 (en) | Power semiconductor device | |
| JPH0719166Y2 (ja) | 電力変換装置の素子取付構造 | |
| JP2015133281A (ja) | 端子台、及びこの端子台を備えた電力変換装置 | |
| WO2018047323A1 (ja) | 半導体素子の保持装置およびこの保持装置を用いた電力変換装置 | |
| US20250081328A1 (en) | Circuit assembly including gallium nitride devices | |
| JPH07221231A (ja) | パワー・トランジスタ固定構体 | |
| US6995467B2 (en) | Semiconductor component | |
| JP4385393B2 (ja) | プリント基板と放熱板との接続構造 | |
| US20020190317A1 (en) | Semiconductor module having multiple semiconductor chips | |
| JPH11251780A (ja) | シールド部材のアース構造 | |
| US20240282652A1 (en) | Energy conversion module and energy conversion device |