JPH0646635B2 - 半導体基板の処理方法 - Google Patents
半導体基板の処理方法Info
- Publication number
- JPH0646635B2 JPH0646635B2 JP17505186A JP17505186A JPH0646635B2 JP H0646635 B2 JPH0646635 B2 JP H0646635B2 JP 17505186 A JP17505186 A JP 17505186A JP 17505186 A JP17505186 A JP 17505186A JP H0646635 B2 JPH0646635 B2 JP H0646635B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- thermal
- gettering
- pits
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 title claims description 41
- 238000003672 processing method Methods 0.000 title description 2
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 239000007800 oxidant agent Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 20
- 238000005247 gettering Methods 0.000 description 15
- 230000007547 defect Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の処理方法に関し、特にゲッタリン
グ源となる欠陥層の形成方法に関する。
グ源となる欠陥層の形成方法に関する。
半導体基板のゲッタリング技術には、大きく分けてイン
トリンシックゲッタリング技術とエクストリンシック・
ゲッタリング技術とがあり、有害不純物などをゲッタリ
ングする欠陥層を半導体基板中に形成させる方法として
は、従来、イントリンシック・ゲッタリング技術におい
てはチョクラルスキー法で引き上げたシリコン単結晶中
にもともと過剰に含まれる溶存酸素の析出を利用してシ
リコン半導体基板のバルクに欠陥層を形成させる。また
一方、エクストリンシック・ゲッタリング技術において
は、半導体基板の裏面側に格子歪を導入し、この歪層を
ゲッタリング源としている。ここで半導体基板の裏面に
格子歪を導入するには、たとえば半導体基板の裏面に機
械的損傷を与えたり、あるいは半導体基板の裏面にリン
などの不純物を拡散し、格子不整合転位網を発生させた
り、あるいはアルゴンなどをイオン注入して格子にダメ
ージを与えるなどの方法がある。さらにまた、半導体基
板の裏面に多結晶半導体膜を成長させ、この多結晶膜の
結晶粒界によってゲッタリング作用を与える方法もあ
る。
トリンシックゲッタリング技術とエクストリンシック・
ゲッタリング技術とがあり、有害不純物などをゲッタリ
ングする欠陥層を半導体基板中に形成させる方法として
は、従来、イントリンシック・ゲッタリング技術におい
てはチョクラルスキー法で引き上げたシリコン単結晶中
にもともと過剰に含まれる溶存酸素の析出を利用してシ
リコン半導体基板のバルクに欠陥層を形成させる。また
一方、エクストリンシック・ゲッタリング技術において
は、半導体基板の裏面側に格子歪を導入し、この歪層を
ゲッタリング源としている。ここで半導体基板の裏面に
格子歪を導入するには、たとえば半導体基板の裏面に機
械的損傷を与えたり、あるいは半導体基板の裏面にリン
などの不純物を拡散し、格子不整合転位網を発生させた
り、あるいはアルゴンなどをイオン注入して格子にダメ
ージを与えるなどの方法がある。さらにまた、半導体基
板の裏面に多結晶半導体膜を成長させ、この多結晶膜の
結晶粒界によってゲッタリング作用を与える方法もあ
る。
しかしながら上述した従来のゲッタリング技術は、たと
えばまずイントリンシック・ゲッタリング技術において
は、酸素析出の完全な制御が極めて困難なため、欠陥層
の形成が十分でなかったり、逆に無欠陥であるべき領域
に欠陥が発生したりして半導体装置の歩留りを低下させ
る。
えばまずイントリンシック・ゲッタリング技術において
は、酸素析出の完全な制御が極めて困難なため、欠陥層
の形成が十分でなかったり、逆に無欠陥であるべき領域
に欠陥が発生したりして半導体装置の歩留りを低下させ
る。
一方、エクストリンシック・ゲッタリング技術において
は、たとえば半導体基板の裏面に機械的損傷を与える方
法では、損傷を与えた層の一部がはがれて汚染物になる
ことがあり、また半導体基板の裏面に多結晶膜を形成す
る方法では、多結晶膜成長における処理温度が、半導体
基板中の溶存酸素の析出核を著しく成長させる温度であ
るため、以後の熱プロセスによって半導体基板中には過
剰の酸素析出物が発生し、半導体装置の歩留りを低下さ
せる。なお、これら半導体基板の裏面に機械的損傷を与
えたり、あるいは多結晶膜を形成する方法は、半導体基
板の両面の形状あるいは熱膨張係数が極端に異なってし
まうため、熱処理などによって半導体基板の変形がおき
やすいという問題点もある。
は、たとえば半導体基板の裏面に機械的損傷を与える方
法では、損傷を与えた層の一部がはがれて汚染物になる
ことがあり、また半導体基板の裏面に多結晶膜を形成す
る方法では、多結晶膜成長における処理温度が、半導体
基板中の溶存酸素の析出核を著しく成長させる温度であ
るため、以後の熱プロセスによって半導体基板中には過
剰の酸素析出物が発生し、半導体装置の歩留りを低下さ
せる。なお、これら半導体基板の裏面に機械的損傷を与
えたり、あるいは多結晶膜を形成する方法は、半導体基
板の両面の形状あるいは熱膨張係数が極端に異なってし
まうため、熱処理などによって半導体基板の変形がおき
やすいという問題点もある。
また半導体基板の裏面にリンなどの不純物を拡散する方
法では、表面側への不純物の拡散やオートドーピングが
起こってしまうため、この方法が利用できプロセスは非
常に限られてくる。
法では、表面側への不純物の拡散やオートドーピングが
起こってしまうため、この方法が利用できプロセスは非
常に限られてくる。
また、半導体基板裏面へのイオン注入を利用したゲッタ
リング方法では形成されたダメージが、半導体装置製造
プロセス中で加えられる熱サイクルによって容易にアニ
ールアウトされてゆき、効果が薄れるという欠点を持
つ。
リング方法では形成されたダメージが、半導体装置製造
プロセス中で加えられる熱サイクルによって容易にアニ
ールアウトされてゆき、効果が薄れるという欠点を持
つ。
本発明の目的は、上記欠点を解消し、かつ半導体装置に
二次的な悪影響を与えることのない欠陥層を、半導体基
板裏面に極めて制御性よく形成することにより、信頼性
の高い半導体装置を高歩留りで製造するための半導体基
板の処理方法を提供することにある。
二次的な悪影響を与えることのない欠陥層を、半導体基
板裏面に極めて制御性よく形成することにより、信頼性
の高い半導体装置を高歩留りで製造するための半導体基
板の処理方法を提供することにある。
本発明の半導体基板の処理方法は、片面だけを適当な保
護膜で覆った半導体基板を、化学的に不活性なガス雰囲
気中で高温熱処理し、該半導体基板の保護膜で覆われて
いない方の面だけに微小なサーマルピットを高密度に発
生させる工程と、それに続いてサーマル・ピットを高密
度に発生させた該半導体基板を酸化熱処理して前記サー
マルピットを核とする酸化誘起積層欠陥を導入する工程
とを有している。
護膜で覆った半導体基板を、化学的に不活性なガス雰囲
気中で高温熱処理し、該半導体基板の保護膜で覆われて
いない方の面だけに微小なサーマルピットを高密度に発
生させる工程と、それに続いてサーマル・ピットを高密
度に発生させた該半導体基板を酸化熱処理して前記サー
マルピットを核とする酸化誘起積層欠陥を導入する工程
とを有している。
次に、本発明の実施例について図面を参照して説明す
る。第１図（ａ）〜（ｃ）は本発明の一実施例を説明す
るために工程順に示した半導体基板の縦断面図である。
る。第１図（ａ）〜（ｃ）は本発明の一実施例を説明す
るために工程順に示した半導体基板の縦断面図である。
まず、第１図（ａ）のように片面だけを酸化膜１で覆っ
た＜１００＞シリコン半導体基板２を、通常の熱拡散炉
を用いて化学的に不活性なガス中での高温処理、たとえ
ば窒素雰囲気中で１１５０℃，１０分間の熱処理を行な
うと、該半導体基板の酸化膜で保護されていない方の表
面は窒素によってエッチングされ、第１図（ｂ）のよう
に微小なサーマル・ピット３が全面にわたって高密度に
発生する。続いて第１図（ｂ）に示す半導体基板３を水
蒸気を含んだ酸素雰囲気中で１１５０℃，１時間の熱処
理を施すと、第１図（ｃ）のように、半導体基板３の微
小なサーマル・ピット３が存在していた面にはサーマル
・ピットを該とする酸化誘起積層欠陥５が高密度に発生
し、これによって半導体基板３は強力なゲッタリング作
用を持つようになる。なお４は両面に形成された熱酸化
膜である。
た＜１００＞シリコン半導体基板２を、通常の熱拡散炉
を用いて化学的に不活性なガス中での高温処理、たとえ
ば窒素雰囲気中で１１５０℃，１０分間の熱処理を行な
うと、該半導体基板の酸化膜で保護されていない方の表
面は窒素によってエッチングされ、第１図（ｂ）のよう
に微小なサーマル・ピット３が全面にわたって高密度に
発生する。続いて第１図（ｂ）に示す半導体基板３を水
蒸気を含んだ酸素雰囲気中で１１５０℃，１時間の熱処
理を施すと、第１図（ｃ）のように、半導体基板３の微
小なサーマル・ピット３が存在していた面にはサーマル
・ピットを該とする酸化誘起積層欠陥５が高密度に発生
し、これによって半導体基板３は強力なゲッタリング作
用を持つようになる。なお４は両面に形成された熱酸化
膜である。
以上説明したように本発明は、片面を適当な保護膜で覆
った半導体基板を化学的に不活性なガス雰囲気中で高熱
処理し、その半導体基板の保護膜で覆われていない方の
面に微小なサーマルピットを高密度に発生させ、続いて
その半導体基板を酸化，熱処理して上記サーマル・ピッ
トを核とする酸化誘起積層欠陥を導入することにより、
半導体基板に極めて強力なゲッタリング作用を持たせる
ことができる。
った半導体基板を化学的に不活性なガス雰囲気中で高熱
処理し、その半導体基板の保護膜で覆われていない方の
面に微小なサーマルピットを高密度に発生させ、続いて
その半導体基板を酸化，熱処理して上記サーマル・ピッ
トを核とする酸化誘起積層欠陥を導入することにより、
半導体基板に極めて強力なゲッタリング作用を持たせる
ことができる。
本発明の処理を施した半導体基板は、表裏両面の形状や
熱膨張係数の極端な差に起因する半導体基板の変形は起
こらず、また、本発明の処理は特殊に不純物の拡散など
を伴なわないので、汚染などの心配はなく、半導体装置
の製造プロセス中にかなり自由に挿入することができ、
極めて効果的に応用することかできる。
熱膨張係数の極端な差に起因する半導体基板の変形は起
こらず、また、本発明の処理は特殊に不純物の拡散など
を伴なわないので、汚染などの心配はなく、半導体装置
の製造プロセス中にかなり自由に挿入することができ、
極めて効果的に応用することかできる。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めに工程順に示した半導体基板の縦断面図である。 １…酸化膜、２…シリコン半導体基板、３…サーマル・
ピット、４…熱酸化膜、５…酸化誘起積層欠陥。
めに工程順に示した半導体基板の縦断面図である。 １…酸化膜、２…シリコン半導体基板、３…サーマル・
ピット、４…熱酸化膜、５…酸化誘起積層欠陥。
Claims (1)
- 【請求項１】片面だけを保護膜で覆った半導体基板を、
化学的に不活性なガス雰囲気中で高温熱処理し、該半導
体基板の保護膜で覆われていない方の面だけに微小なサ
ーマル・ピットを高密度に発生させる工程と、続いて該
サーマル・ピットを高密度に発生させた半導体基板を酸
化熱処理して前記サーマル・ピットを核とする酸化誘起
積層欠陥を導入する工程とを含むことを特徴とする半導
体基板の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17505186A JPH0646635B2 (ja) | 1986-07-24 | 1986-07-24 | 半導体基板の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17505186A JPH0646635B2 (ja) | 1986-07-24 | 1986-07-24 | 半導体基板の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6331126A JPS6331126A (ja) | 1988-02-09 |
| JPH0646635B2 true JPH0646635B2 (ja) | 1994-06-15 |
Family
ID=15989374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17505186A Expired - Lifetime JPH0646635B2 (ja) | 1986-07-24 | 1986-07-24 | 半導体基板の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646635B2 (ja) |
-
1986
- 1986-07-24 JP JP17505186A patent/JPH0646635B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6331126A (ja) | 1988-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011178B2 (ja) | 半導体シリコンウェーハ並びにその製造方法と熱処理装置 | |
| JPH0475655B2 (ja) | ||
| JPS6031231A (ja) | 半導体基体の製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JPH02143532A (ja) | 半導体ウェーハの不純物除去方法 | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| JPH0646635B2 (ja) | 半導体基板の処理方法 | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JPH0555233A (ja) | 半導体基板の製造方法 | |
| JPH0247836A (ja) | 半導体装置の製造方法 | |
| JPS6326541B2 (ja) | ||
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JPH0479228A (ja) | 半導体層の形成方法 | |
| JPS59119842A (ja) | 半導体装置の製造方法 | |
| JPS6258138B2 (ja) | ||
| JP2652344B2 (ja) | シリコンウエーハ | |
| JPS63253632A (ja) | 半導体基板の製造方法 | |
| JPH0318330B2 (ja) | ||
| JP4356039B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JPS58111323A (ja) | 半導体装置の製造方法 |