JPH0646728B2 - データ伝送方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は計測ディジタルデータ等を高い信頼性を有して
１つの伝送路で伝送することが可能なデータ伝送方法に
関する。

［従来の技術及び発明が解決しようとする課題］ データビットとクロックビットとを組み合せた直列信号
を伝送又は記録することは既に行われている。しかし従
来の方式はデータを正確且つ容易に抽出することが困難
であった。

そこで、本発明の目的は、データを正確且つ容易に直列
伝送することが可能なデータ伝送方法を提供することに
ある。

［課題を解決するための手段］ 上記目的を達成するための本発明は、データと同期信号
とから成る単位信号を繰返して伝送する方法において、
前記単位信号が、第１の同期区間と、複数ビットを夫々
含む複数のデータ区間と、前記複数のデータ区間の終り
に夫々隣接配置された第２の同期区間とから成り、且つ
前記第１の同期区間が第１の電圧レベルであり、且つ前
記第２の同期区間が前記第１の電圧レベルと異なる第２
の電圧レベルであり、且つ前記データ区間の各ビットが
前記第１又は第２の電圧レベルであり、且つ前記第１の
同期区間の時間幅が前記データ区間の時間幅よりも大き
く設定されていることを特徴とするデータ伝送方法に係
わるものである。

なお、データ区間の時間幅をｎ×Ｔ１（但し、ｎはビッ
ト数、Ｔ１は１ビットの時間幅）とした時に、第１の同
期区間の時間幅を（ｎ＋１）×Ｔ１とし、第２の同期区
間の時間幅をＴ１とすることが望ましい。

［作用］ 上記発明によれば、第１の同期区間の時間幅とデータ区
間の時間幅との差によって第１の同期区間を容易且つ正
確に検出することができる。従って、第１の同期区間と
データ区間とを正確に区別してデータ区間のデータを正
確に読み取ることができる。

［実施例］ 次に、本発明の実施例に係わるデータ伝送方式を説明す
る。

本実施例では第３図（Ａ）に示す直列信号を形成し、こ
れを１本の信号線を使用して送信側から受信側に伝送す
る。第３図（Ａ）の直列信号は、単位信号を周期Ｔで繰
返して配置したものである。単位信号は低レベル（第１
の電圧レベル）の第１の同期区間（リーディングパルス
区間）Ｔａと、高レベル（第２の電圧レベル）の第２の
同期区間Ｔｂと、低レベル又は高レベルから成るデータ
区間Ｔｃとから成る。

第１の同期区間Ｔａは周期Ｔで繰返し発生し、第２の同
期区間Ｔｂは複数（３個）のデータ区間Ｔｃの後に隣接
配置されている。

各データ区間Ｔｃはｎビットを伝送するためにｎ×Ｔ１
（ここでＴ１は１ビットの時間幅）の時間幅を有する。
第１の同期区間Ｔａは（ｎ＋１）×Ｔ１の時間幅を有
し、第２の同期区間ＴｂはＴ１の時間幅を有する。この
実施例ではｎが７であるから、Ｔｃは７Ｔ１、Ｔａは８
Ｔ１、ＴｂはＴ１である。３つのデータ区間Ｔｃの内の
最初のものは第１の同期区間Ｔａに隣接している。第
１、第２及び第３のデータ区間Ｔｃの相互間には第２の
同期区間Ｔｂが配置され、第３のデータ区間Ｔｃと次の
周期の第１の同期区間Ｔａとの間にも第２の同期区間Ｔ
ｂが配置されている。

第３図（Ａ）の直列信号は第１図の送信回路によって形
成する。この送信回路は、２１ビットの計測データ発生
回路１と、２１ビットのラッチ回路２と、３２ビットの
マルチプレクサから成るデータセレクタ３と、１MHzの
発振器４と、アドレスカウンタ５とから成る。

計測データ発生回路１の２１ビットの並列出力ラインは
ラッチ回路２に接続されている。ラッチ回路２は入力デ
ータを一定時間だけラッチ（保持）して出力する。

データセレクタ３は第１〜第３２の入力端子Ａ１〜Ａ32
を有し、第１〜第８の入力端子Ａ１〜Ａ８が第１の電圧
レベル（低レベル）を与えるためのグランド端子６に接
続され、第９〜第１５の入力端子Ａ９〜Ａ15、第１７〜
第２３の入力端子Ａ17〜Ａ23及び第２５〜第３１の入力
端子Ａ25〜Ａ31がラッチ回路２の第１〜第２１の出力端
子に接続され、第１６、第２４及び第３２の入力端子Ａ
16、Ａ24、Ａ32が第２の電圧レベル（高レベル）を与え
る電源端子７に接続されている。

アドレスカウンタ５は１MHz発振器４の出力パルスをカ
ウントしてデータセレクタ３のアドレス信号（選択信
号）を形成し、データセレクタ３に送る。アドレス信号
は周期Ｔを有しているので、データセレクタ３の入力端
子Ａ１〜Ａ32の信号が周期的に選択される。即ち、デー
タセレクタ３において第１〜第８の入力端子Ａ１〜Ａ８
が選択されることによって第３図（Ａ）のｔ１〜ｔ２の
第１の同期区間Ｔａの８ビットの低レベル信号が形成さ
れ、出力端子８に送出される。次に、第９〜第１５の入
力端子Ａ９〜Ａ15の入力が選択されることによって第３
図（Ａ）のｔ２〜ｔ３の第１のデータ区間Ｔｃの７ビッ
トのデータが選択され、出力端子８に送出される。次
に、第１６の入力端子Ａ16の入力が選択され、第３図
（Ａ）のｔ３〜ｔ４の第２の同期区間Ｔｂの高レベル信
号が出力端子８に送出される。この様に順次に入力を選
択することにより、第３図（Ａ）の直列信号が得られ
る。

第３図（Ａ）の直列信号は、第１図の出力端子８から第
２図の受信回路の入力端子１１に有線又は無線又は光伝
送路等の単一の信号伝送路１０を介して送られる。受信
回路はシフトレジスタ１２とラッチ回路１３と、８MHz
の発振器１４と、第１の同期区間終端検出回路１５と、
シフトレジスタ用クロック信号及びラッチ用ストローブ
信号発生回路１６と、誤動作検出回路１７とから成る。

第１の同期区間終端検出回路１５は、カウンタ１８から
成り、このクリア端子ＣＬに直列信号入力端子１１が接
続され、クロック入力端子ＩＮに発振器１４が接続され
ている。なお、発振器１４の発振周波数は送信側発振器
４の発振周波数（１MHz）よりも高く、且つ両発振器
４、１４の出力パルスの周期は第４図（Ａ）の直列信号
のビット周期Ｔ１よりも十分に短い。

カウンタ１８はクリア端子ＣＬが高レベルの時にクリア
されるように形成されているので、直列信号が低レベル
の期間を計測する。カウンタ１８は、 ｎ×Ｔ１＜Ｔａ１＜（ｎ＋１）×Ｔ１ 即ち７Ｔ１＜Ｔａ１＜８Ｔ１を満足する時間Ｔａ１にお
いて連続的に発振器１４の出力を計数した時にライン１
８ａに第３図（Ｂ）の第１の同期区間終端検出パルスを
発生する。要するに、第３図（Ａ）においてｔ１時点で
直列信号が低レベルになり、この低レベルが８ビット期
間連続的に継続した時に第３図（Ｂ）のパルスが発生す
る。ｔ４〜ｔ５のデータ区間においてデータの７ビット
の全部がたとえ低レベルであったとしても、低レベル期
間が７Ｔ１よりも長くならないので、ライン１８ａに第
３図（Ｂ）のパルスは発生しない。従って、第１の同期
区間を確実且つ容易に検出することができる。

シフトレジスタ用クロック信号及びラッチ用ストローブ
信号発生回路１６もカウンタ１９から成り、この入力端
子ＩＮは発振器１４に接続されている。この後段のカウ
ンタ１９のクリア端子ＣＬは前段のカウンタ１８の出力
ライン１８ａに接続されている。カウンタ１９の出力ラ
イン１９ａには第３図（Ｃ）に示すシフトレジスタ用ク
ロック信号が得られ、出力ライン１９ｂには第３図
（Ｄ）のラッチ用ストローブ信号が得られる。即ち、第
２図（Ｂ）のパルスの後縁（立下り）からＴ１／２だけ
計数したら幅Ｔ１／２の高レベルパルスを発生し、再び
Ｔ１／２だけ計数したら幅Ｔ１／２の高レベルパルスを
発生する。要するに、周期Ｔ１で第３図（Ｃ）のクロッ
クパルスを発生し、これをシフトレジスタ１２のクロッ
ク端子ＣＫに与える。シフトレジスタ１２には第３図
（Ａ）の直列信号が第３図（Ｃ）のクロックパルスの前
縁（立下り）に同期して読み込まれる。第３図（Ｃ）の
クロックパルスの前縁は第３図の各ビットのほぼ中央に
位置するので、各ビットは正確に読み取られる。

カウンタ１９は第３図（Ｃ）のクロックパルスを1/8に
分周したパルスに相当するラッチ用ストローブ信号を第
３図（Ｄ）に示すように発生する。即ち、第３図（Ｂ）
の第１の同期区間終端検出パルスの後縁から３（Ｔｃ＋
Ｔｂ）＝２４Ｔ１の計数が終了したｔ８時点から８Ｔ１
後のｔ９まで高レベルパルスを発生する。この第３図
（Ｄ）のパルスは第３図（Ａ）の第１の同期区間Ｔａに
ほぼ一致している。

第２図のラッチ回路１３はカウンタ１９の出力ライン１
９ｂのストローブ信号の前縁（立上り）に同期してシフ
トレジスタ１２の内容を読み込む。例えば、第３図のｔ
８時点においては、シフトレジスタ１２にｔ２〜ｔ８期
間の２４ビットの信号が保持されている。そして、この
２４ビットの信号が同時にラッチ回路１３に移される。
ｔ３〜ｔ４、ｔ５〜ｔ６、ｔ７〜ｔ８期間の第２の同期
信号ビットはデータとしては不要なものであるが、この
実施例では誤動作検出又は正常動作検出のためにデータ
ビットと同時にラッチ回路１３に読み込まれている。

ラッチ回路１３の第１〜第２４の出力端子Ｂ１〜Ｂ24の
第８、第１６、第２４の出力端子Ｂ８、Ｂ16、Ｂ24の出
力を除いた２１ビットの出力Ｄ１〜Ｄ２１を抽出するこ
とによって第３図（Ａ）の３つのデータ区間Ｔｃの全ビ
ットに対応するデータを並列出力させることができる。

誤動作検出回路１７は伝送路１０における断線、短絡等
による伝送異常を検出するものであって、カウンタ１７
ａとこの出力のラッチ回路１７ｂとから成る。カウンタ
１７ａは入力端子１１の直列信号の低レベル期間が２Ｔ
ａ即ち１６Ｔ１以上連続して存在している時に異常出力
を発生し、これがラッチ回路１７ｂでラッチされる。即
ち、正常時には第３図（Ａ）においてｔ２〜ｔ３のデー
タ区間の全ビットがたとえ低レベルであったとしても、
低レベルの連続期間はＴａ＋Ｔｃ＝１５Ｔ１である。従
ってカウンタ１７ａが１６Ｔ１を検出するということ
は、ｔ３〜ｔ４期間の第２の同期区間Ｔｂのビットを検
出することができないことを意味する。第２の同期区間
Ｔｂのビットが受信できないことは伝送異常を意味す
る。

本実施例は次の効果を有する。

（１）第３図（Ａ）のデータフォーマットとすることに
よって、１つの伝送路１１によるデータ伝送を正確且つ
容易に達成することができる。

（２）第１の電圧レベルの第１の同期区間Ｔａと第２の
電圧レベルの第２の同期区間Ｔｂとを第３図（Ａ）に示
すように配置することによってデータビットを正確に判
別することが可能であると共に異常検出を容易に行うこ
とができる。

（３）送信回路を第１図のように構成することによって
第３図（Ａ）のビット配列を容易に行うことができる。

（４）第２図に示すように受信回路を形成することによ
ってデータ検出を容易且つ正確に行うことができる。

（５）第２図の誤動作検出回路によって誤動作を容易に
検出することができる。

［変形例］ 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。

（１）誤動作検出回路１７を第４図に示すように入力端
子１１に接続されたインバータ１７ｄと、この高レベル
出力をクリア入力とするカウンタ１７ｅと、ラッチ回路
１７ｆとで構成することができる。この場合、カウンタ
は、第３図のｔ２〜ｔ８期間３（Ｔｃ＋Ｔｂ）＝２４Ｔ
１よりも長い時間連続して直列信号が高レベルであるか
否かを判定する。即ち、第３図（Ａ）の３つのデータ区
間Ｔｃがすべて高レベルであったとしても、２４Ｔ１の
期間が過ぎると、低レベルの第１の同期区間があるの
で、正常時の場合は２４Ｔ１の後に低レベル信号にな
り、カウンタ１７ｅから異常出力が発生しない。なお、
第２図と第４図の誤動作検出回路１７の両方を組合せて
異常検出を行うようにしてもよい。

（２）第５図に示す正常動作判定回路を設けることがで
きる。第５図の回路は第２図のライン１９ｂに接続され
た第１の同期区間の時間幅判定回路２１とＡＮＤゲート
２２とから成る。時間幅判定回路２１は第３図（Ｄ）の
第１の同期区間の時間幅がＴａ＝８Ｔ１であるか否かを
判定する。ＡＮＤゲート２２は時間幅判定回路２１の出
力に接続されていると共に、第２図のラッチ１３の出力
端子Ｂ８、Ｂ16、Ｂ24に接続されている。これにより、
第１の同期区間Ｔａと第２の同期区間Ｔｂが正常に存在
しているか否かが判明し、正常動作（誤動作）を知るこ
とができる。

（３）第３図（Ａ）では単位信号区間Ｔに３つのデータ
区間Ｔｃが配置されているが、このデータ区間Ｔｃの数
を増減することができる。また、実施例では単位信号区
間Ｔで３つのデータ区間Ｔｃの合計２１ビットで１ワー
ドを伝送しているが、１周期Ｔに複数ワードを含めても
よい。

（４）第１の同期区間Ｔａを高レベル、第２の同期区間
Ｔｂを低レベルにすることができる。

（５）第１図のラッチ回路２、データセレクタ３、第２
のシフトレジスタ１２、ラッチ回路１３を１つのブロッ
クで示したが、複数個の個別回路素子の組み合せで構成
してもよい。

［発明の効果］ 上述のように本発明によればデータの直列伝送を正確且
つ容易に行うことが可能になる。

【図面の簡単な説明】

第１図は本発明の実施例に係わるデータ送信回路を示す
ブロック図、 第２図は本発明の実施例に係わるデータ受信回路を示す
ブロック図、 第３図は第２図の各部の状態を示す波形図、 第４図及び第５図は誤動作又は正常動作検出回路の変形
例を夫々示すブロック図である。 ３…データセレクタ、１０…伝送路、１２…シフトレジ
スタ、１３…ラッチ回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】データと同期信号とから成る単位信号を繰
   返して伝送する方法において、 前記単位信号が、第１の同期区間と、複数ビットを夫々
   含む複数のデータ区間と、前記複数のデータ区間の終り
   に夫々隣接配置された第２の同期区間とから成り、 且つ前記第１の同期区間が第１の電圧レベルであり、 且つ前記第２の同期区間が前記第１の電圧レベルと異な
   る第２の電圧レベルであり、 且つ前記データ区間の各ビットが前記第１又は第２の電
   圧レベルであり、 且つ前記第１の同期区間の時間幅が前記データ区間の時
   間幅よりも大きく設定されていることを特徴とするデー
   タ伝送方法。
2. 【請求項２】前記複数のデータ区間は夫々ｎビットを伝
   送するためにｎ×Ｔ１（但しＴ１は１ビットの伝送時間
   幅）の時間幅を有し、 前記第１の同期区間は（ｎ＋１）×Ｔ１の時間幅を有
   し、 前記第２の同期区間はＴ１の時間幅を有していることを
   特徴とする請求項１記載のデータ伝送方法。