JPH0646787B2 - オ−トペデスタルレベルクランプ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョンの自動輝度調整回路に於けるオー
トペデスタルレベルクランプ回路の改良に関するもので
ある。

〔従来の技術〕

従来のオートペデスタルレベルクランプ回路例を第２図
に示す。第２図において２０１は電源電圧の＋側（以下
ＶＤＤと称する）と電源電圧の−側（以下ＶＳＳと称す
る）の分割電圧を出力するボリューム、２０２はダイオ
ード、２０４、２０５、２０９、２１０はコンデサー、
２０３、２０６、２０８は抵抗、２０７はトランジスタ
ー、２１１はペデスタルレベルクランプパルスにより開
閉するペデスタルレベルクランプスイッち、２１２は合
成映像信号を量子化するＡ／Ｄコンバータである。

第２図において、ボリューム２０１の中間端子に接続し
たダイオードは、コンデンサー２０５を通過して来た合
成映像信号をクランプし、このクランプされた合成映像
信号を抵抗２０３とコンデンサー２０４で平滑する。こ
の平滑された電位の変化に従ってトランジスター２０７
のコレクタ電流が変化し、コンデンサー２０９の充放電
が起る。この結果合成映像信号中の輝度信号の大きい明
るい画面になるとトランジスター２０７のベース電位が
上るためにコレクター電流が増加し、コンデンサー２０
９が放電し、コンデンサーの電位が下降する。一方輝信
号の小さい暗い画面になると反対にコンデンサーは充電
され、電位が上昇する。

第７図は合成映像信号に対するペデスタルクランプパル
スとペデスタルクランプスイッチの開閉の関係を、合成
映像信号の水平周期（以下Ｈと称する）の約Ｈ分を示し
たタイミングチャートであり、第７図(A)は合成映像信
号、第７図(B)は直流レベルを除かれた合成映像信号中
の水平周期信号の立ち上りから輝度信号の表れるまでの
間（以下バックポーチと称す）にハイレベルとなるベデ
スタルレベルクランプパルスを示している。

第７図(C)ではペデスタルレベルクランプスイッチの両
端が導通する状態を閉、非導中の状態を開で示し、閉の
タイミングと第７図(B)のペデスタルレベルクランプパ
ルスのハイレベルと一致しているので、バックポーチの
電圧（以下ペデスタルレベルと称する）とペデスタルク
ランプスイッチの他端の電圧とが等しくなるように合成
映像信号の直流阻止コンデンサーに電荷が出入する。

このようにしてオートペデスタルレベルクランプ回路を
構成する理由として、例えば液晶テレビの時分割駆動表
示のように画像コントラストが低い場合に多階調表示が
むずかしくなる上に、階調表示のダイナミックレンジを
明るい画面に合せると、暗い画面での階調不足の発生な
どの問題がある。そこで、Ａ／Ｄコンバータ等で決まる
ダイナミックレンジを狭くして、明るい画面ではペデス
タルレベルを下降させ明るい画像の階調を多く表示する
一方、暗い画面ではペデスタルレベルを上昇させ暗い画
像の階調を多く表示することで、平均化した表示をする
オートペデスタルクランプ回路が必要になる。

〔発明が解決しようとする問題点〕

しかしながら、第２図に示した回路は良質な表示画面を
得るためには、第２図のボリューム２０１を微調整する
必要があるので、工程が増すためにコストの増加をまね
いた。また第２図においてコンデンサー２０４、２０
５、２０９は０．１〜数１０μＦであるためＩＣ化でき
ないために、この回路を個別部品で構成しなければなら
ないために、コストの低域・回路の小型化のさまたげに
なるなどの問題があった。さらに第２図に示した回路で
はＡ／Ｄコンバータの出力がペデシタルレベルの設定に
対しフィードバックされないので、回路を構成する部品
の定数を精密に選ぶ必要があり、合成映像信号の振幅に
対して汎用性が低下する。

本発明の目的は以上の欠点を改良し、低コストで小型で
汎用性の高いオートペデスタルレベルクランプ回路を提
供するものである。

〔問題点を解決するための手段〕

本発明は、合成映像信号の中の輝度信号のレベルを検出
し、該レベルが第１の領域にある時は第１の検出信号
を、第２の領域にある時は第２の検出信号を出力する、
輝度信号レベル検出器と、所定期間における該第１と第
２の検出信号の出力時間を比較し、２つの信号の出力時
間の長短に応じて第１または第２のスイッチ駆動信号を
出力する比較手段と、該第１、第２のスイッチ駆動信号
により動作し、それぞれ第１の電圧、第２の電圧を、ペ
デスタルレベル調整電圧印加部に導く、第１のスイッチ
と第２のスイッチとを設け、輝度信号のレベルに応じ
て、ペデスタルレベルに対応する期間に、該第１または
第２の電圧を合成映像信号に印加することを特徴として
いる。

〔実施例〕

第１図は本発明の実施例の回路ブロック図である。第１
図において、矢印の示す方向は信号の進む方向を示し、
１０１は画像の暗いことを示す下位の輝度信号レベル検
出器の出力１１４に基づいて１１３で示した連続的に入
力するクロックを通過させる第１のゲート回路、１０２
は画像の暗い状態の数を特定の期間中に１１６で示した
第１のゲート回路１０１を通過したクロックにより計数
する第１の計数回路、１０３は画像の明るいことを示す
上位の輝度信号レベル検出器の出力１１５に基づいてク
ロック１１３を通過させる第２のゲート回路、１０４は
画像の明るい状態の数を特定期間中に１１７で示した第
２のゲート回路１０３を通過したクロックにより計数す
る第２の計数回路、１０５は１１９と１２０でそれぞれ
示した第１と第２の計数回路１０２、１０４の計数値を
比較する比較回路、１０６は１２１で示した「画面が暗
すぎる」か否かの結果を与える比較回路１０５の出力を
特定の期間の最後に読み込み保持する第１のラッチ回
路、１０７は１２２で示した「画面が明るすぎる」か否
かの結果を与える比較回路１０５の出力を特定の期間の
最後に読み込み保持する第２のラッチ回路、１０８は直
流電位としてＶＤＤに接続し、１２５で示した第１のラ
ッチ回路の出力が「画面が暗すぎる」という場合に閉に
なる第１のスイッチ、１０９は直流電位としてＶＳＳに
接続し、１２６で示した第２のラッチ回路１０７の出力
が「画面が明るすぎる」という場合に閉になる第２のス
イッチ、１１０は第１と第２のスイッチ１０８と１０９
に接続しているペデスタルレベルクランプスイッチ、１
１１は入力する合成映像信号の直流阻止コンデンサー、
１１２は入力端がペデスタルレベルクランプスイッチ１
１０と直流阻止コンデンサー１１１のに接続する４ビッ
トＡ／Ｄコンバータ、１１８は特定の期間の最初に第１
と第２の計数回路１０２、１０４をリセットするリセッ
ト信号、１２３は特定の期間の最後に第１と第２のラッ
チ回路１０６、１０７が比較回路１０５の出力１２１と
１２２をそれぞれ読み込むクロック、１２４は垂直帰線
区間などの非表示期間に第１と第２のラッチ回路１０６
と１０７がそれぞれ第１と第２のスイッチ１０８と１０
９を開にしておくようにする制御信号、１２７はペデス
タルレベルクランプパルス、１２８はＡ／Ｄコンバータ
１１２の４ビット量子化出力である。

第１図において、まづ第１と第２の計数回路１０２、１
０４が特定の期間の最初にリセットされ、次に特定の期
間中で輝度信号の低い部分の多いときにはクロック１１
３が第１のゲート回路１０１を通過できる回数が多くな
る一方、第２のゲート回路１０３を通過できる回数が少
くなるので特定の期間の最後に第１と第２の計数回路１
０２、１０４の計数値出力１１９、１２０を比較回路１
０５が比較を行い、「暗すぎる」という出力を第１のラ
ッチ回路１０６が読み込み、「明るすぎない」という出
力を第２のラッチ回路が読み込む。そして次の特定の期
間に第１のスイッチ１０８が閉になり、ペデスタルレベ
ルクランプスイッチ１１０が閉になると、回路の抵抗や
直流阻止コンデンサー１１１の容量などによって決まる
時定数により＋の電荷が直流阻止コンデンサー１１１に
流入し、Ａ／Ｄコンバータ１１２に入力する合成映像信
号のペデスタルレベルを上昇させる。

一方、第１図においてまづ特定の期間の最初に第１と第
２の計数回路１０２、１０４がリセットされ、次に特定
の期間中で輝度信号の高い部分の多いときにはクロック
１１３が第２のゲート回路１０３を通過できる回数が多
くなるのに対し第１のゲート回路１０１を通過できる回
数が少なくなるので、特定の期間の最後に第１と第２の
計数回路１０２、１０４の計数値出力１１９、１２０を
比較回路１０５が比較を行い、「明るすぎる」という出
力を第２のラッチ回路１０７が読み込み、「暗すぎな
い」という出力を第１のラッチ回路１０６が読み込む。
そして、次の特定の期間に第２のラッチ回路１０７の出
力により第２のスイッチ１０９が閉になり、ペデスタル
レベルクランプスイッチ１１０が閉になると、回路定数
に従って＋の電荷が直流阻止コンデンサー１１１から流
出し、Ａ／Ｄコンバータ１１２に入力する合成映像信号
のペデスタルレルを下降させる。

また、特定の期間中で輝度信号の高い所と低い所がほぼ
同程度である場合には、特定の期間の最後に比較回路１
０５は固有の精度の範囲内で第１と第２の計数回路１０
２、１０４の計数出力１１９、１２０を同数と判定し、
第１と第２のラッチ回路１０６、１０７はそれぞれ「暗
すぎない」、「明るすぎない」という比較回路１０５の
出力を読み込む。そして、次の特定の期間は、第１と第
２のスイッチ１０８、１０９はともに開となり、Ａ／Ｄ
コンバータ１１２に入力する合成映像のペデスタルレベ
ルは変化しない。

この結果、特定の期間の最後に比較回路１０５の出力１
２１が「暗すぎる」という場合には、次の特定の期間に
Ａ／Ｄコンバータ１１２に入力するペデスタルレベルが
若干上昇するので、Ａ／Ｄコンバータ１１２に入力する
輝度信号のレベルも上昇するから「暗すぎる」状態が緩
和されるようにフィードバックループを形成する。

反対に、特定の期間の最後に比較回路１０５の出力１２
２が「明るすぎる」という場合には、ペデスタルレベル
が下降し、「明るすぎる」という状態が緩和されるよう
にフィードバックループを形成し、ペデスタルレベルの
自動調整を行う。

第３図は第１図の実施例で用いた第１と第２のゲート回
路１０１、１０３の回路図であり、第３図(A)と第３図
(B)は第１のゲート回路、第３図(C)と第３図(D)は第２
のゲート回路である。

第３図において第１図と同じ番号は同じ信号に対応し、
３０１はＡ／Ｄコンバータ内で入力する輝度信号のレベ
ルが固有の閾値以下のときにハイレベルを出力し、第１
のゲート回路に入力する下位のコンパレータ出力、３０
２はＡ／Ｄコンバータの最上位ビット出力、３０３はＡ
／Ｄコンバータの上位２番目のビット出力、３０４は出
力３０２を行うコンパレータと同じかまたは閾値が高く
同等の動作をする上位のコンパレータ出力、３０５はア
ンド回路、３０６はノア回路、３０７はインバーターで
ある。第１のゲート回路として第３図(A)と第３図(B)の
回路は、輝度信号のレベルが低いときに、下位のコンパ
レータの出力３０１がハイレベルになるか、Ａ／Ｄコン
バータの最上位ビット出力３０２と２番目のビット出力
３０３のどちらもローレベルになると「暗い」と判断
し、クロック１１３を通過させる一方、輝度信号レベル
の高い時には、コンパレータの出力３０１はローレベル
になるか、または上位２ビット出力３０２、３０３のど
ちらかがハイレベルになり、「明るい」と判断しクロッ
クを通過させない。

第２のゲート回路として第３図(C)と第３図(D)の回路
は、輝度信号レベルが高いときに上位のコンパレータの
出力３０４がローレベルになるか、上位２ビット出力３
０２、３０３のどちらもハイレベルになり、「明るい」
と判断してクロック１１３を通過させる一方、輝度信号
レベルが低いときにはコンパレータの出力３０４がハイ
レベルになるか、上位２ビット出力３０２、３０３のう
ち少なくとも一方がローレベルになり「暗い」と判断し
てクロックを通過させない。

第４図は、第１図の実施例で用いた第１と第２の計数回
路１０２、１０４と比較回路１０５の回路図である。第
４図において第１図と同じ番号は同じ信号を示し、４０
１、４０２、４０３、４０４、４０５、４０６、４０
７、４０８、４０９、４１０、４１１、４１２は分周器
で、φがクロック入力、Ｑが分周出力、Ｒがリセット入
力で、４１３、４１４、４１５、４１６がインバータ、
４１７、４１８、４１９、４２０がアンド、４２１、４
２２がオア、４２３がエアスクルーシブノア、４２４で
示した点線で囲んだブロックが第１の計数回路、４２５
で示した点線で囲んだブロックが第２の計数回路であ
り、残りの部分が比較回路である。

第４図において、たとえば輝度信号の低い部分の多い
「暗すぎる」場合に、特定の期間中に第１のカウンター
４２４に入力したクロック１１６が３２〜６３発の間で
分周器４０６の出力がハイレベルとなり、第２のカンウ
ンター４２５に入力したクロック１１７が３１発以下の
ため分周器４１２の出力がローレベルになっている場合
では、アンド４１８がハイレベルになるので、比較回路
の出力１２１と１２２はそれぞれハイレベルとローレベ
ルになり、「暗すぎる」という結果になる。

また、第１のカウンター４２４に特定の期間中で入力す
るクロック１１６の数が１６〜３１発で、第２のカンウ
ンター４２５に入力するクロック１１７が３１発以下で
あると分周器４０５、４０６、４１１、４１２の出力１
１９、１２０はそれぞれハイレベル、ローレベル、ロー
レベル、ローレベルとなり、エクスクルーシブノア４２
３とアンド４１７がハイレベルになるので、この場合も
比較回路の出力１２１と１２２の出力はそれぞれハイレ
ベルとローレベルとなり「暗すぎる」という結果にな
る。

第４図において以上の２例以外でも、特定の期間に第１
および第２の計数回路４２４、４２５に入力できるクロ
ック１１６、１１７の最大値が６３発以内であるとし
て、「暗すぎる」という結果を出力するのに比較精度が
１６発で比較回路は動作をする。

反対に、特定の期間中に輝度信号の高い部分の多い「明
るすぎる」場合には、第２の計数回路４２５に入力する
クロック１１７の数が、第１の計数回路４２４に入力す
るクロック１１６の数より多くなるので、比較精度が１
６発として、比較回路の出力１２１と１２２はそれぞれ
ローレベルとハイレベルとなり、「明るすぎる」という
結果を出力する。

また、特定の期間中に第１と第２の計数回路４２４と４
２５に入力するクロック１１６と１１７の数が、比較精
度の１６発以内で一致する場合には比較回路の出力１２
１と１２２はともにローレベルとなり、「暗すぎない」
かつ「明るすぎない」という結果になる。

第５図は第１図の第１の実施例の第１と第２のラッチ回
路１０６、１０７と第１と第２のスイッチ１０８、１０
９とペデスタルレベルクランプスイッチ１１０と直流阻
止コンデンサー１１１を示した回路図である。

第５図において第１図と同じ番号は同じ信号に対応し、
５０１は第１図の第１のラッチ回路１０６として用いた
データタイプのフリップフロップ（以下Ｄ−ＦＦと称す
る）であり、Ｄがデータ入力端で比較回路の出力１２１
が入力し、Ｒが垂直期間区間等で第１と第２のスイッチ
をともに開にするための信号１１８の入力するリセット
入力端、Ｑが正転出力、ＱＢが反転出力、５０２は第１
図の第２のラッチ回路として用いたＤ−Ｆ下、５０３は
第１図の第１のスイッチ１０８として用いたＰ−ＭＯＳ
ＦＥＴで、第１のラッチ回路であるＤ−ＦＦ５０１の保
持・出力している内容が「暗すぎる」という場合にＤ−
ＦＦ５０１のＱＢ出力がローレーブルとなるので第１の
スイッチ５０３は閉になり、５０４は第１図の第２のス
イッチ１０９として用いたＮ−ＭＯＳＦＥＴであり、第
２のラッチ回路であるＤ−ＦＦ５０２の保持・出力して
いる内容が「明るすぎる」という場合にＤ−ＦＦ５０２
のＱ出力がハイレベルとなり、第２のスイッチ５０４は
閉となり、５０５はインバータ、５０６はトランスミッ
ションゲートで、インバータ５０５とトランスミッショ
ンゲート５０６でペデスタルレベルクランプスイッチを
構成し、５０７は合成映像信号の直流阻止コンデンサー
である。

第６図は合成映像信号に対する第１の計数回路と第２の
計数回路のリセット信号と第１のラッチ回路と第２のラ
ッチ回路の読み込み用クロックのタイミングの例を示す
タイミングチャートである。

第６図において、特定の期間を水平一周期とし、第６図
(A)は合成映像信号、第６図(B)は特定の期間の最初に出
力されるリセットパルス、第６図(B)は特定の期間の最
後に出力される読み込み用パルスである。

第１図において第１と第２のスイッチ１０８、１０９の
接続部とペデスタルレベルクランプスイッチ１１０の間
に抵抗とコンデンサー等による平滑回路を配置し、オー
トペデスタルレベルクランプ機能を弱めると小振幅の合
成映像信号に対して有効になる。

なお第１のスイッチと第２のスイッチが閉になれるタイ
ミングをペデスタルクランプスイッチと同じタイミング
になるように第１のラッチ回路と第２のラッチ回路に制
御機能を加えると、ペデスタルレベルクランプ用スイッ
チを省略できる。

これは本発明の応用と考えられる。

また、輝度信号レベル検出器としてＡ／Ｄコンバータの
最上位のコンパレータと最下位のコンパレータを用いる
と、Ａ／Ｄコンパレータに入力したデータがオーバフロ
ーとアンダフローを起し、それぞれの表示部分が完全な
白と安全な黒になる割合が一致し、表示装置のコントラ
ストを有効に使用できる。

また、第１のゲート回路と第２のゲート回路を通過する
クロックはＡ／Ｄコンバータのサンプリングクロック
か、その反転を用いると便利である。

また、ペデシタルレベルクランプを微調整するには、第
１図において第１のスイッチ１０８と第２のスイッチ１
０９とペデスタルレベルクランプスイッチ１１０の接続
部に、可変抵抗器ないし固定抵抗器でＶＤＤか、または
ＶＳＳになどの直流電位接続すればよい。さらに液晶パ
ネル等の温度特性を考慮する場合は前記の抵抗器の抵抗
値の温度による変化が、調整の最適値になるように抵抗
器の材料を選べばよい。また、ＣＲＴ表示方式のテレビ
にも本回路は応用できる。

〔発明の効果〕

以上の説明で明らかなように、本発明によればオートペ
デスタルレベルクランプ回路をほとんどデジタル回路で
構成できるために、ＩＣ化が容易となるので、部品コス
トの低下、および小型化が可能となる。

さらに、Ａ／Ｄコンバータ等の輝度信号レベル検出器出
力をフィードバックしてペデスタルレベルを決定するの
で無調整で良質な画面が得られるため、調整コストの低
下が可能であり、その上合成映像信号の振幅に対する制
約条件がほとんどないので汎用性が向上する。

【図面の簡単な説明】

第１図は本発明の実施例の回路ブロック図、第２図は従
来のオートペデスタルレベルクランプ回路の回路図、第
３図(A)、(B)は第１図の第１の実施例の第１のゲート回
路図、第３図(C)、(D)は第１の実施例の第２のゲート回
路の例を示す回路図、第４図は、第１図の実施例の第１
と第２の計数回路と比較回路の回路例を示す回路図、第
５図は第１図の実施例の第１と第２のラッチ回路と第１
と第２のスイッチとトランスミッションゲートと直流阻
止コンデンサーの回路例を示す回路図、第６図は本発明
の実施例で第６図(A)は合成映像信号、第６図(B)は第１
の計数回路と第２の計数回路のリセット信号、第６図
(C)は第１のラッチ回路と第２のラッチ回路の読み込み
用クロックのそれぞれ波形図、第７図は従来技術を説明
する、第７図(A)は合成映像信号、第７図(B)はペデスタ
ルレベルクランプパルス、第７図(C)はペデスタルレベ
ルクランプスイッチの開閉のタイミングのそれぞれ波形
図。 １０１……第１のゲート回路、 １０２……第１の計数回路、 １０３……第２のゲート回路、 １０４……第２の計数回路、 １０５……比較回路、 １０６……第１のラッチ回路、 １０７……第２のラッチ回路、 １０８……第１のスイッチ、 １０９……第２のスイッチ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】合成映像信号のペデスタルレベルの対応す
   る期間に、該合成映像信号の中の輝度信号のレベルに応
   じて、ペデスタルレベル調整電圧を、該合成映像信号に
   印加するオートペデスタルレベルクランプ回路におい
   て、前記輝度信号のレベルを検出し、該レベルが第１の
   領域にある時は第１の検出信号を、第２の領域にある時
   は第２の検出信号を出力する輝度信号レベル検出器と、
   所定期間における該第１と第２の検出信号の出力時間を
   比較し、２つの信号の出力時間の長短に応じて第１また
   は第２のスイッチ駆動信号を出力する比較手段と、該第
   １、第２のスイッチ駆動信号により動作し、それぞれ第
   １の電圧、第２の電圧を、ペデスタルレベル調整電圧印
   加部に導く、第１のスイッチと第２のスイッチとを設
   け、輝度信号のレベルに応じて、ペデスタルレベルに対
   応する期間に、該第１または第２の電圧を合成映像信号
   に印加することを特徴とするオートペデスタルレベルク
   ランプ回路。
2. 【請求項２】輝度信号レベル検出器は、輝度信号を量子
   化するＡ／Ｄコンバータからのデータが、第１のビット
   領域にあるときは、第１の検出信号を、第２のビット領
   域にあるときは、第２の検出信号を出力することを特徴
   とする、特許請求の範囲第１項記載のオートペデスタル
   レベルクランプ回路。
3. 【請求項３】比較手段は、それぞれ第１、第２の検出信
   号に基づいてクロックの通過を制御する第１、第２のゲ
   ート回路と、該第１、第２のゲート回路からの信号をそ
   れぞれ計数する第１、第２の計数回路と、該第１、第２
   の計数回路の所定期間における計数値を比較し、２つの
   計数値の大小に応じて第１または第２の比較信号を出力
   する比較回路と、該第１、第２の比較信号によりラッチ
   され、それぞれ第１、第２のスイッチ駆動信号を出力す
   る第１、第２のラッチ回路から構成されていることを特
   徴とする、特許請求の範囲第１項記載のオートペデスタ
   ルレベルクランプ回路。
4. 【請求項４】所定期間は合成映像信号の水平周期である
   ことを特徴とする特許請求の範囲第１項記載のオートペ
   デスタルレベルクランプ回路。