JPH0648222U - 無線周波受信機用トランジスタ化増幅兼混合入力段 - Google Patents

無線周波受信機用トランジスタ化増幅兼混合入力段

Info

Publication number
JPH0648222U
JPH0648222U JP037431U JP3743192U JPH0648222U JP H0648222 U JPH0648222 U JP H0648222U JP 037431 U JP037431 U JP 037431U JP 3743192 U JP3743192 U JP 3743192U JP H0648222 U JPH0648222 U JP H0648222U
Authority
JP
Japan
Prior art keywords
radio frequency
input stage
output
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP037431U
Other languages
English (en)
Other versions
JPH0718180Y2 (ja
Inventor
グラツィアディ リナルド
ルソー ミケランジェロ
Original Assignee
エスジーエス−アテス コンポネンチ エレットロニシ ソシエタ ペル アチオニ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジーエス−アテス コンポネンチ エレットロニシ ソシエタ ペル アチオニ filed Critical エスジーエス−アテス コンポネンチ エレットロニシ ソシエタ ペル アチオニ
Publication of JPH0648222U publication Critical patent/JPH0648222U/ja
Application granted granted Critical
Publication of JPH0718180Y2 publication Critical patent/JPH0718180Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1433Balanced arrangements with transistors using bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1491Arrangements to linearise a transconductance stage of a mixer arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0025Gain control circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0043Bias and operating point

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【目的】 無線周波受信機用増幅兼混合入力段のダイナ
ミックレンジの拡大をはかる。 【構成】 無線周波信号発生器(RF)の出力に接続し、増
幅器の利得を自動的に調整する受信機回路(AGC) に接続
する差動増幅器(T1−T4) と、その差動増幅器の差動出
力端子に接続する第1の入力と、発振器(OS)に接続する
第2の入力と、これが出力を形成する出力とを有する混
合回路(T5−T11)とを具えた無線周波受信機用増幅兼混
合入力段において、前記混合器(T5−T11)と前記信号発
生器(RF)の出力との間に減衰器(T12, T13, R7−R10)を
具え、入力段の利得のダイナミックレンジを拡大するよ
う、当該減衰器があらかじめ設定された減衰係数を有す
るよう構成する。

Description

【考案の詳細な説明】
【0001】
【技術分野】
この発明は無線周波受信機、特にかかる受信機用集積回路構成に適用されるト ランジスタ化された増幅兼混合入力段に関するものである。
【0002】
【背景技術】
受信機入力段のダイナミックレンジ、すなわち感知されうる歪を含まず受信さ れる入力信号の最大および最小レベル差は、この段の感度によって下限が、この 段の伝送特性の直線性からの偏倚によって上限が制限される。
【0003】 入力ダイナミックレンジの上限を拡大するために、簡単な方法で、入力段回路 を設計し直したり修正したりする種々の既知の手段があり、特に1981年9月16日 本願人により出願されたイタリア特許出願第23984A/81号(特願昭57-156886 号 に相当) に記述されている手段は、以下に先行例として引用される。これらの手 段は、前述の目的を十分には満足しておらず、入力段が非直線的に働いたりその 利得が不連続になったりする過渡期を生じさせる不便さがあり、その結果信号の 歪とか出力レベルの減少が発生する。また印加電圧が2V以下の時は回路は効率 的に動作しない。
【0004】 本考案の目的は、広いダイナミックレンジを持ち、入力信号の全領域で利得が 直線性を有し不連続がなく、非常に簡単な回路で先行技術で要求されるよりも低 い印加電圧で効率的に動作する無線周波受信機用入力段を構成するにある。
【0005】
【考案の開示】
この目的を達成するために、本考案無線周波受信機用トランジスタ化増幅兼混 合入力段は、無線周波信号発生器(RF)の出力に接続する差動入力端子と、増幅器 の利得を自動的に調整するため、前記無線周波信号の平均レベルに依存して変化 する少なくとも一つの電圧(V1, V2) を発生する受信機回路(AGC) に接続する調 整端子とを有する差動増幅器(T1−T4) と、前記差動増幅器(T1−T4) の差動出 力端子に接続する第1の入力と、発振器(OS)に接続する第2の入力と、これが出 力を形成する出力とを有する混合回路(T5−T11)とを具えた無線周波受信機用ト ランジスタ化増幅兼混合入力段において、当該入力段が前記混合器(T5−T11)と 前記無線周波信号発生器(RF)の出力との間に接続する減衰器(T12, T13, R7−R1 0)を具え、前記入力段の利得のダイナミックレンジを拡大するよう、当該減衰器 があらかじめ設定された減衰係数を有するようにしたことを特徴とするものであ る。
【0006】 以下添付図面を参照して詳細に説明する。 複数の図面で同一素子には同一の参照符号を付した。図1(従来の技術)では 特に、入力段は“カスケード”形差動増幅器として知られ、通常の広帯域無線周 波入力段として使用されている第1の差動増幅器を具えている。それはnpn トラ ンジスタT1, T2とT3, T4の二つの対を具えている。トランジスタT1, T2の対で、 それらのエミッタは互いに接続し、抵抗R1を介して印加電圧の負の端子(接地符 号で示されている)に接続し、一方それらのベースは無線周波信号源、すなわち アンテナ変圧器(ブロックRFの中に巻線で図示されている) に接続している。T1 とT2のベースはまた抵抗R2を介して直流的に基準電圧源Vr1 の正の端子に接続し ている。T2のベースはまた入力信号を短絡するコンデンサC1を介して接地されて いる。T1とT2のコレクタはそれぞれトランジスタT3とT4のエミッタに接続し、T3 とT4のベースは直流基準電圧源Vr2 の正の端子にともに接続されている。第2の 差動増幅器は二つのnpn トランジスタT5とT6を具え、T5とT6のエミッタは線形化 抵抗R3とR4をそれぞれ介してnpn トランジスタT7のコレクタに接続し、T7のエミ ッタは接地され電流発生源として適応されている。T5とT6のベースは、T3のコレ クタとT4のコレクタそれぞれに接続し、両者とも抵抗R5とR6それぞれを介して印 加電流源+Vcc の正の端子に接続している。補助入力段は二つのnpn トランジス タT12 とT13 を具え、T12 とT13 のベースはT3とT4のベースと共通に接続し、T1 2 とT13 のコレクタはT5とT6のコレクタそれぞれに接続し、T12 とT13 のエミッ タはそれぞれ抵抗R7を介してT1のベースと抵抗R8を介してT2のベースに接続して いる。二つのトランジスタT12 とT13 はベース接地の形態をしているので1以下 の電流利得、すなわち入力信号に対し減衰段を形成している。この減衰入力段は 、さらに詳細に後述するが、無線周波入力信号が低い平均レベルの時は動作せず 、反対に入力信号の平均レベルが高い時は減衰段が導通し、第1と第2の差動増 幅器を具えた増幅入力段を短絡する。
【0007】 第1の差動増幅器の入力すなわちT1とT2のベース、および抵抗R7とR8それぞれ を介した減衰段の入力、すなわちT12 とT13 のエミッタは、ブロックAGC で表示 される回路の第1出力に直流的に接続し、AGC の第2出力はT7のベースに接続し ている。ブロックAGC で表示される回路は、入力無線周波信号のレベルに依存す る二つの直流電圧V1とV2を発生する。この依存性を表示するものとしてAGC の入 力端子は線図でV(RF) と表わされている。
【0008】 同じnpn トランジスタT8, T9とT10, T11の二つの対は、平衡のとれた二重の混 合器を形成するよう相互接続されている。さらに対T8, T9のエミッタはT5とT12 のコレクタに共に接続し、T10, T11のエミッタはT6とT13 のコレクタに共に接続 している。混合器の第1入力の二つの端子は無線周波信号の平均レベルが低い時 、第2の差動増幅器の入力端子、すなわちトランジスタT5とT6のベースを具え、 前記レベルが高い時は前記端子は減衰段の入力端子、すなわちT12 とT13 のエミ ッタからなる。T9とT10 のベースは互いに接続し、混合器第2入力の第1端子を 形成し、その第2端子は正の印加電圧端子+Vcc である。
【0009】 混合器の第2入力は、図面でブロックOSで表示され、ブロックRFに同調した信 号の周波数に依存して、当業者によく知られた従って記述されてもいないし線図 に示されてもいない方法で周波数が可変となる発振器に接続している。
【0010】 T8のベースとコレクタ、T10 のコレクタとT11 のベースは電圧印加端子+Vcc に接続し、T9とT11 のコレクタは互いに接続し混合段の出力を形成し、バンド・ パスフィルタFTを介し、図でブロックIFで表示される中間周波増幅段の入力に接 続している。
【0011】 前述の混合器回路の動作を次に説明しよう。ブロックRFに同調した無線周波信 号が低い平均レベルの時は、二つの差動増幅器(T1−T4とT5, T6) を具えた増幅 入力段で増幅されて混合器(T8−T11)に加えられる。混合器では、無線周波信号 は混合器第2の入力に印加される発振器OSからの信号と結合され、従って混合器 出力には入力信号の周波数と発振器OSの周波数との和および差の周波信号が現わ れる。この信号はフィルタFTで適正にフィルタされ、中間周波増幅器IFで増幅さ れ、図には図示されていないが他の受信機回路でさらに信号処理される。
【0012】 第1および第2の差動増幅器の利得は、無線周波入力信号の平均レベルに依存 する振幅を有する二つの直流電圧V1とV2を介して回路AGC によって自動的に調整 される。電圧V1は第1の差動増幅器に作用し二つのトランジスタT1とT2のベース のバイアスを修正する。電圧V2は第2の差動増幅器に作用しトランジスタT7の導 通を変化させ、従ってこの回路に印加する電流を変化させる。さらに入力信号の 平均レベルが増加すると、電圧V1とV2とは減少し、容易にわかるように、二つの 差動増幅器のトランジスタのエミッタ電流は減少して利得が下がる。
【0013】 抵抗R7とR8はある大きさを持っているので、トランジスタT12 とT13 は、回路 AGC によって第1の差動増幅器の入力に印加される電圧が、その増幅器の直線性 応答を保証するに足る十分な大きさを有する限りは非導通である。入力信号レベ ルが大きくなってAGC を介した電圧V1に減少が発生すると、トランジスタT12 と T13 は導通し、カスケードに接続した第1および第2の差動増幅器によって形成 される回路の入力と出力を短絡する。短絡効果は信号レベルとともに増加しカス ケードの二つの差動増幅器の利得はその増幅器が完全に非能動になるまで減少し 、入力信号はトランジスタT12 とT13 のみを介して混合回路に送られる。すなわ ちトランジスタT12 とT13 は入力信号に対し減衰段として働き、高い入力レベル でも歪なく動作する。しかし実際には信号レベルはバイアス条件によって、さら に基準電圧Vr1 およびVr2 によってより制限される。
【0014】 上述の解決法が適用され、信号レベルが一方の入力段を非能動化し、他方の入 力段を能動化するよう変化すると、この構成の回路は非線形に動作し信号を歪ま せてしまう。また利得に不連続性が生じ、出力信号レベルを低めてしまう。こう いった不都合は、理論的には二つの入力段のスイッチオフ,スイッチオンを支配 する法則を限定するパラメータを精確に調整することによって避けることができ るが、量産にある集積回路の素子のパラメータのばらつきは、上述の不都合を避 けられないものとし、精確な設計も役立たないものとしてしまう。
【0015】
【本考案に係る実施例】
入力信号レベルの変化に応じて、ある信号通路または他の信号通路に特権を与 える図1に示されたごとき回路の動作は、ほんのわずかの素子を付加したのみで 本考案に係る大きな改善が達成される。図2で示されるごとくその素子は二つの 抵抗R9とR10 および基準電圧源Vr3 である。図2に示される回路形態では、減衰 入力段の二つのトランジスタT12, T13は抵抗R9とR10 それぞれを介して接地され るエミッタと、基準印加電圧Vr3 の正の端子にともに接続するベースとを有して いる。基準電圧Vr3 の値と抵抗R9とR10 の大きさは、トランジスタT12 とT13 の ベース・エミッタ接合が正方向にバイアスされるように選択され、それでこれら トランジスタは常時スイッチオンされ従ってA級で動作する。それ故この減衰段 はあらかじめ設定可能な一定の減衰係数を有している。平均入力信号レベルがま だかなり低い時は、信号はカスケードに接続された二つの差動増幅器よりなる高 利得入力段により増幅され、一方補助入力段T12, T13はほんのわずかの信号を減 衰しその効果はほとんど無視できる。
【0016】 入力信号の平均レベルが増大すると、回路AGC が電圧V1とV2を減少させ、結果 として増幅入力段の利得を非常に高い入力信号で増幅器を非能動化させるまで減 少させる。それで入力信号は減衰段のみを介して混合回路に送りこまれ、信号は 非常に高いレベルでも歪が生じない(勿論バイアス条件と適合する限度内で)。 前述のように入力段は常にスイッチオンされあらかじめ設定された減衰条件で動 作しているので、増幅段が打ち切られ減衰段のみが残留する局面でも利得の非直 線性も不連続も示さない。これは減衰器がスイッチオンまたはオフされる過渡期 における信号中の歪発生や出力レベルの減少を避けているからである。
【0017】 図2に示される本考案に係る回路は、また特に図1の回路動作に必要とするよ りも低い印加電圧で動作するという有利さがある。図1および図2に示される回 路で印加電圧を決める要素について次に検討してみる。
【0018】 ブロックAGC で発生する直流電圧V1は設計の段階で選択され、それで入力信号 レベルが増大すると、電圧V1は第1の差動段の最大利得に対応するほぼ2VBEの 最大値からこの段の非能動化に対応するほぼ1VBEの最小値まで変化する。図1 の回路形態での抵抗R7とR8は、入力信号レベルが十分高くなるまでトランジスタ T12 とT13 を非能動に保つ大きさである。トランジスタT12 とT13 が導通すると 、二つの抵抗R7とR8のそれぞれに約1VBEの電圧降下が生ずるよう設計されてい る。
【0019】 結果的に基準電圧源Vr2 はトランジスタT12 とT13 が導通にある時、ほぼ3V BE の電圧を提供せねばならない。印加電圧は、それ故この基準電圧源Vr2 と他の 電圧源を含む図1の回路の種々の回路素子で生ずる電圧降下を補償するため、こ の基準電圧源Vr2 よりも十分高くなければならない。回路素子の抵抗とトランジ スタが適正な大きさで、トランジスタの静的動作点が必要上飽和領域近くの能動 領域の限界にあるときは、印加電圧はほぼ2V以内でよいが、受信機回路が適正 に動作しているときはこの値以下になってはいけない。
【0020】 他方、図2における回路形態の本考案の原理により、抵抗R9とR10 がトランジ スタT12 とT13 の動作に適合した大きさであれば、基準電圧源Vr3 にとって、対 応するトランジスタのベース・エミッタ接合での電圧降下と接地した抵抗での電 圧降下の和に等しいほぼ2VBEの電圧を減衰段の各分岐に印加することのみが必 要となる。同様に、トランジスタT1とT2の静的動作点を飽和領域近くの能動領域 の限界に持っていくと、第1の差動段を導通させるには基準電源Vr2 がほぼ2V BE の電圧を供給するのみでよい。従って抵抗R5とR6が適切な大きさで、トランジ スタT3とT4が飽和領域近くの能動領域の限界で動作していれば、図2の系は約1. 5 Vの印加電圧で効率よく動作し、すなわちこの値は図1の回路におけるより小 さい。
【0021】 本考案の他の実施態様では単一の減衰分岐が対称構造の減衰段の代わりに使用 され得る。かかる実施態様は、勿論素子の数を極力減ずる必要があり、わずかの S/N比の劣化が許容される場合に使用することができる。
【0022】 勿論多くの変形と修正が本考案の実施態様として考案の本質を離れることなく 可能である。例えばnpn トランジスタはpnp トランジスタで置換可能であり、バ イポーラトランジスタとして示され記述されてきた一個または複数個のトランジ スタは電界効果トランジスタで置換することができる。
【図面の簡単な説明】
【図1】先願の特許明細書に示され記述された増幅兼混
合入力段の簡略化した回路線図である。
【図2】本考案に係る先願の回路線図を修正した入力段
の回路線図である。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 ミケランジェロ ルソー イタリア国 70012 カルボナーラ(バリ) ピィアツァ ウンベルト 129

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 無線周波信号発生器(RF)の出力に接続す
    る差動入力端子と、増幅器の利得を自動的に調整するた
    め、前記無線周波信号の平均レベルに依存して変化する
    少なくとも一つの電圧(V1, V2)を発生する受信機回路(A
    GC) に接続する調整端子とを有する差動増幅器(T1−T
    4) と、前記差動増幅器(T1−T4) の差動出力端子に接
    続する第1の入力と、発振器(OS)に接続する第2の入力
    と、これが出力を形成する出力とを有する混合回路(T5
    −T11)とを具えた無線周波受信機用トランジスタ化増幅
    兼混合入力段において、当該入力段が前記混合器(T5−
    T11)と前記無線周波信号発生器(RF)の出力との間に接続
    する減衰器(T12, T13, R7−R10)を具え、前記入力段の
    利得のダイナミックレンジを拡大するよう、当該減衰器
    があらかじめ設定された減衰係数を有するようにしたこ
    とを特徴とする無線周波受信機用トランジスタ化増幅兼
    混合入力段。
  2. 【請求項2】 前記無線周波信号発生器の出力が直流短
    絡回路であり、前記利得調整端子が前記差動増幅器(T1
    −T4) の一入力端子と一致し、前記混合器(T5−T11)が
    差動入力段(T5−T7) を具えている請求項1記載の入力
    段において、前記減衰器(T12, T13, R7−R10)が少なく
    とも1個のトランジスタ(T12, T13)を具え、当該トラ
    ンジスタのエミッタが抵抗(R7, R8) を介して前記無線
    周波信号発生器の出力に接続し、コレクタが前記混合器
    の前記差動入力段(T5−T7) の出力端子に接続し、前記
    トランジスタ(T12, T13) がそのエミッタ・ベース接合
    を正方向にバイアスするよう適合された回路手段に接続
    されていることを特徴とする無線周波受信機用トランジ
    スタ化増幅兼混合入力段。
JP1992037431U 1983-09-29 1992-06-03 無線周波受信機用トランジスタ化増幅兼混合入力段 Expired - Lifetime JPH0718180Y2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT23043A/83 1983-09-29
IT8323043A IT1212776B (it) 1983-09-29 1983-09-29 Stadio d'ingresso amplificatore e miscelatore a transistori per un radioricevitore.

Publications (2)

Publication Number Publication Date
JPH0648222U true JPH0648222U (ja) 1994-06-28
JPH0718180Y2 JPH0718180Y2 (ja) 1995-04-26

Family

ID=11203200

Family Applications (2)

Application Number Title Priority Date Filing Date
JP59198761A Pending JPS60102028A (ja) 1983-09-29 1984-09-25 無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段
JP1992037431U Expired - Lifetime JPH0718180Y2 (ja) 1983-09-29 1992-06-03 無線周波受信機用トランジスタ化増幅兼混合入力段

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP59198761A Pending JPS60102028A (ja) 1983-09-29 1984-09-25 無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段

Country Status (6)

Country Link
US (1) US4704738A (ja)
JP (2) JPS60102028A (ja)
DE (1) DE3435728C2 (ja)
FR (1) FR2552956B1 (ja)
GB (1) GB2149600B (ja)
IT (1) IT1212776B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6218809A (ja) * 1985-07-18 1987-01-27 Toshiba Corp チユ−ナagc回路
DE69107698T2 (de) * 1990-06-16 1995-07-06 Nippon Electric Co Empfänger für ein zelluloses Mobilfunkübertragungssystem.
JP2884869B2 (ja) * 1991-12-12 1999-04-19 日本電気株式会社 周波数ミキサ回路
US5625307A (en) * 1992-03-03 1997-04-29 Anadigics, Inc. Low cost monolithic gallium arsenide upconverter chip
US5465415A (en) * 1992-08-06 1995-11-07 National Semiconductor Corporation Even order term mixer
US5396192A (en) * 1993-12-29 1995-03-07 At&T Corp. Radio frequency amplifier
JPH08307181A (ja) * 1995-05-09 1996-11-22 Sony Corp レベル制御回路
US5570056A (en) * 1995-06-07 1996-10-29 Pacific Communication Sciences, Inc. Bipolar analog multipliers for low voltage applications
US5650743A (en) * 1995-12-12 1997-07-22 National Semiconductor Corporation Common mode controlled signal multiplier
GB2321148B (en) * 1997-01-11 2000-10-25 Plessey Semiconductors Ltd Double balanced mixer
US5933771A (en) * 1997-06-20 1999-08-03 Nortel Networks Corporation Low voltage gain controlled mixer
US6073002A (en) * 1998-05-04 2000-06-06 Motorola Mixer circuit and communication device using the same
JP2000174576A (ja) * 1998-12-08 2000-06-23 Fujitsu Ltd 可変利得増幅器
US6230001B1 (en) * 1999-05-27 2001-05-08 Rockwell Collins, Inc. Active commutated double balanced mixer
GB2351404B (en) 1999-06-24 2003-11-12 Nokia Mobile Phones Ltd A transmitter and a modulator therefor
US6259323B1 (en) 1999-12-17 2001-07-10 Nokia Mobile Phones Ltd. Gain control for low noise amplifier
GB2358532A (en) * 2000-01-22 2001-07-25 Mitel Semiconductor Ltd AC voltage amplifier using current mode stages
US6725030B2 (en) * 2000-12-28 2004-04-20 Koninklijke Philips Electronics N.V. CMOS radio frequency amplifier with inverter driver
US6865382B2 (en) * 2002-01-07 2005-03-08 Broadcom Corp. Mixer having low noise, controllable gain, and/or low supply voltage operation
CN1856933B (zh) * 2003-09-23 2011-04-13 Nxp股份有限公司 信号处理电路以及包含该电路的芯片和接收机
KR100574470B1 (ko) * 2004-06-21 2006-04-27 삼성전자주식회사 전류증폭결합기를 포함하는 선형 혼합기회로
KR100783492B1 (ko) * 2004-07-31 2007-12-11 인티그런트 테크놀로지즈(주) 차동증폭회로 및 이를 포함한 믹서회로
US20100127735A1 (en) * 2006-10-31 2010-05-27 Wen Hu Zhao Mixer circuit and mixer circuit arrangement
CN103607177B (zh) * 2013-12-05 2016-04-20 中国电子科技集团公司第三十八研究所 一种解决芯片批次间增益不一致性的电路
WO2021102916A1 (zh) * 2019-11-29 2021-06-03 华为技术有限公司 一种射频接收机

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879342A (ja) * 1981-09-16 1983-05-13 エス・ジ−・エス−アテス・コンポネンチ・エレツトロニシ・ソシエタ・ペル・アチオニ 無線周波受信機用トランジスタ化増幅兼混合入力段

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3431506A (en) * 1965-06-23 1969-03-04 Us Army Electronically variable radio frequency attenuator
US4301455A (en) * 1979-10-17 1981-11-17 United States Of America Groundspeed measurement system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879342A (ja) * 1981-09-16 1983-05-13 エス・ジ−・エス−アテス・コンポネンチ・エレツトロニシ・ソシエタ・ペル・アチオニ 無線周波受信機用トランジスタ化増幅兼混合入力段

Also Published As

Publication number Publication date
IT8323043A0 (it) 1983-09-29
GB8424549D0 (en) 1984-11-07
GB2149600A (en) 1985-06-12
DE3435728A1 (de) 1985-04-11
IT1212776B (it) 1989-11-30
JPH0718180Y2 (ja) 1995-04-26
DE3435728C2 (de) 1995-04-13
GB2149600B (en) 1986-11-05
JPS60102028A (ja) 1985-06-06
FR2552956A1 (fr) 1985-04-05
US4704738A (en) 1987-11-03
FR2552956B1 (fr) 1988-03-25

Similar Documents

Publication Publication Date Title
JPH0718180Y2 (ja) 無線周波受信機用トランジスタ化増幅兼混合入力段
US4480337A (en) Transistor mixer and amplifier input stage
US4267518A (en) Gain controllable amplifier stage
US4388540A (en) Controllable multiplier circuit with expanded gain control range
US6304142B1 (en) Variable transconductance amplifier
GB2074409A (en) Variable load impedance gain-controlled amplifier
US3914704A (en) Feedback amplifier
US4379995A (en) Gain controlled amplifier
US4864248A (en) Amplifier arrangement with controllable gain
US4463319A (en) Operational amplifier circuit
JPH0237129B2 (ja)
US4385400A (en) Automatic gain control arrangement useful in an FM radio receiver
US4439696A (en) Dividing circuit
US4167649A (en) Current mirror circuit and apparatus for using same
KR850000733B1 (ko) 가변 에미터 감쇄 이득제어 증폭기
US4502016A (en) Final bridge stage for a receiver audio amplifier
US3651420A (en) Variable gain direct coupled amplifier
US3731216A (en) Automatic gain control circuit
US4393354A (en) Crossover circuit for use in automatic gain control systems
JPH0712153B2 (ja) Fm受信機
JPH0510408Y2 (ja)
JPS6056322B2 (ja) 利得切換機能を有する広帯域平衡増幅器
JPS60182812A (ja) 自動利得調整回路
JPS604614B2 (ja) 利得制御回路
JPS6221405B2 (ja)