JPH0648243U - シリアル−パラレル変換回路 - Google Patents

Abstract

(57)【要約】 【目的】マイコンからイニシャライズ信号を受けずに簡
単にラッチ回路をイニシャライズすることを目的とす
る。 【構成】クロック信号が「Ｈ」レベルのときのラッチ信
号をイニシャライズ信号に使用する構成とした。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、グラフィックイコライザー用電子ボリウムやアナログファンクショ ンスイッチ等に用いられるマイクロコンピュータ・プロセスユニット（以下、「 マイコン」と言う）からの信号によって駆動するシリアル−パラレル変換回路で あり、特にそのラッチ回路をイニシャライズする構成に関する。

【０００２】

【従来の技術】

図３は従来のシリアル−パラレル変換回路の一例を示す。図において、１はシ フトレジスタ、２はラッチ回路、３は出力回路、５はコントロール回路、６はマ イコンからのシリアルデータを受けるデータ入力、７はクロック入力、８はラッ チ入力、９はクリア入力、１０はパラレルデータを次段回路に送るデータ出力、 １１はマイコンである。

【０００３】 上記のようなシリアル−パラレル変換回路では、ラッチ回路２をイニシャライ ズするにはマイコン１１からのイニシャライス信号をクリア入力９に直接入力し て、イニシャライズを行ない、ラッチ回路２を初期値にセットしていた。

【０００４】

【考案が解決しようとする課題】

ところが、このようなシリアル−パラレル変換回路は１個の半導体チップに形 成され、樹脂封止されて半導体装置となっている。この半導体装置とマイコン１ １を接続するには、プリント基板に配置して配線パターンによって結線されるこ とになる。このため、マイコン１１にイニシャライズ信号を出力するための出力 端子をまた、シリアル−パラレル変換回路の半導体装置にはイニシャライズ信号 を入力するための入力端子であるクリア入力１０が必要であった。このように半 導体装置に外部回路との接続するための端子を設けるには、大きなチップ面積を 使用しなければならなかった。

【０００５】 また端子数を減らす手段として、クリア信号に相当する疑似データをデータ入 力６に入力してイニシャライズする方法もある。しかしこの疑似データを入力す るにはシリアル信号のデータであるため、例えば８ビット分のシリアルデータを データ入力６に入力するにはそのビット分だけ送信する時間を必要とし、処理ビ ット数が多いシリアル−パラレル変換回路には適さない方法であった。

【０００６】 本考案は、上記の問題を解決するためになされたもので、マイコンからのイニ シャライズ信号を受けずに、簡単にイニシャライズを行なえるシリアル−パラレ ル変換回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】

本考案は、上記目的を達成するため、マイコンからのラッチ信号をクロック信 号のレベルによってラッチ信号とイニシャライズ信号の両方に用いる構成とした 。

【０００８】

【実施例】

図１は本考案のシリアル−パラレル変換回路の実施例を示す。図において図３ と同一符合は同一または相当するものを示し、４はイニシャライズ回路である。 シリアル−パラレル変換回路は、マイコンからのシリアルデータをデータ入力６ より入力し、シフトレジスタ１にセットした後、クロック信号をラッチ入力８に 入力し、ラッチ回路２にデータを送るようになっている。したがって、ラッチ信 号が入力される時はクロック信号が「Ｌ」レベルとなる。通常動作ではクロック 信号の「Ｈ」レベルを使用していないので、このクロック信号を用いてリセット を行なうようにしたものである。つまり、クロック信号を「Ｈ」レベルとして、 ラッチ信号が入力された時、これをイニシャライズ信号として用いることができ る。

【０００９】 図２は本考案のイニシャライズ回路の具体例を示す。図において２１ａ、２１ ｂはインバータ、２２ａ、２２ｂはナンドゲートである。このような簡単な回路 構成により、クロック信号が「Ｌ」レベルのときは、ラッチ信号が通常のラッチ 信号として動作し、クロック信号が「Ｈ」レベルのとき、ラッチ信号をイニシャ ライズ信号として用いることができる。 したがって、マイコンとシリアル−パラレル変換回路にはイニシャライズ信号 用の端子が不要となり、また、ラッチ回路を初期値にセットすることが瞬時に行 なえるようになる。

【００１０】

【考案の効果】

以上説明したように、マイコンからのクロック信号のレベルと、ラッチ信号に よってイニシャライズ信号を発生させることができるので、マイコンのプログラ ム動作も簡単となり、シリアル−パラレル変換回路も簡単な構成とすることがで き、チップ面積が小さくなり、より集積度を増すことが容易にできる。また、初 期値を瞬時にセットすることができるので、ビット数が増えても有効に行なえる という利点がある。

【図面の簡単な説明】

【図１】本考案のシリアル−パラレル変換回路の実施例
を示す図である。

【図２】本考案のシリアル−パラレル変換回路における
イニシャライズ回路の具体的な一例を示す図である。

【図３】従来のシリアル−パラレル変換回路の一例を示
す図である。

【符合の説明】

１ シフトレジスタ ２ ラッチ回路 ３ 出力回路 ４ イニシャライズ回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 マイクロコンピュータ・プロセス・ユニ
   ットから送られたシリアル信号を入力し、シフトレジス
   タとラッチ回路によってパラレル信号に変換して出力す
   るシリアル−パラレル変換回路において、ラッチ信号を
   本来の機能と該ラッチ回路をイニシャライズする機能を
   兼ねさせ、両者の機能をクロック信号のレベルによって
   選択できるように構成したことを特徴とするシリアル−
   パラレル変換回路。