JPH0648391U

JPH0648391U - スイッチング電源

Info

Publication number: JPH0648391U
Application number: JP8821092U
Authority: JP
Inventors: 茂亀山
Original assignee: Toko Inc
Current assignee: Toko Inc
Priority date: 1992-11-30
Filing date: 1992-11-30
Publication date: 1994-06-28
Anticipated expiration: 2007-11-30
Also published as: JP2564054Y2

Abstract

(57)【要約】【目的】スイッチング素子のオン・オフ動作時におけ
る時間的な遅れを短縮することにより、電力損失を低減
し、高効率かつ高信頼性のスイッチング電源を提供す
る。【構成】スイッチングトランジスタＱ１のエミッタ、
コレクタ間に、トランジスタＱ３のコレクタ、エミッタ
を接続し、トランジスタＱ３のベース、エミッタ間に抵
抗Ｒ３及びダイオードＤ１を並列に接続し、トランジス
タＱ２のベースと制御用トランジスタＱ２のコレクタの
間にコンデンサＣ１を接続する。【効果】ターンオンの時にはコンデンサが瞬時にスイ
ッチングトランジスタを飽和領域に移行するのに充分な
電流を流し、ターンオフの時にはトランジスタが蓄積キ
ャリアを放電することにより、スイッチングトランジス
タのオン・オフ動作速度を向上させる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、スイッチング素子のオン・オフ動作時のドライブ特性を改善したスイッチング電源に関する。

【０００２】

【従来の技術】

従来の一般的なスイッチング電源のスイッチング駆動回路部分は、図４に示すような構成をしている。すなわち、ＰＮＰ型トランジスタによるスイッチングトランジスタＱ１のエミッタ、コレクタを、それぞれ直流電源１の高電位側出力端と平滑回路２の高電位側入力端に接続する。ＰＮＰ型トランジスタによるスイッチングトランジスタＱ１のベースを、抵抗Ｒ１を介して制御用トランジスタＱ２のコレクタに接続する。制御用トランジスタＱ２のエミッタを直流電源１の低電位側出力端と平滑回路２の低電位側入力端に接続し、ベースを制御回路４の出力端に接続する。スイッチングトランジスタＱ１のエミッタ、ベース間に抵抗Ｒ２を接続する。

【０００３】図５は、図４に示す回路の各点における電圧、電流波形を示している。図５において、Ｖ₄は制御回路４の出力端の電圧、Ｖ_CE2は制御用トランジスタＱ２のコレクタ、エミッタ間電圧、Ｖ_EC1はスイッチングトランジスタＱ１のエミッタ、コレクタ間電圧、Ｉ_EC1はスイッチングトランジスタＱ１のエミッタ、コレクタ間を通過し、平滑回路２へ流入する電流を示している。以下に、図５の電圧、電流波形によって図４に示す回路の動作を説明する。

【０００４】ある時間ｔ₁において、制御回路４にパルス状の駆動信号が発生し、制御回路４の出力端の電圧Ｖ₄が立ち上がると、制御用トランジスタＱ２がターンオンし、そのコレクタ、エミッタ間電圧Ｖ_CE2が立ち下がる。制御用トランジスタＱ２がオン状態に移行すると、スイッチングトランジスタＱ１のエミッタ、ベース間に順方向電圧が印加され、スイッチングトランジスタＱ１のベース及び抵抗Ｒ１に電流が流れ、スイッチングトランジスタＱ１がターンオンする。スイッチングトランジスタＱ１がターンオンすることにより、そのエミッタ、コレクタ間電圧Ｖ_EC1が立ち下がり、エミッタ、コレクタ間を通過する電流Ｉ_EC1が流れ始める。

【０００５】次に時間ｔ₂において、制御回路４の出力端の電圧Ｖ₄が立ち下がると、制御用トランジスタＱ２がターンオフし、電圧Ｖ_CE2が立ち上がる。制御用トランジスタＱ２がオフ状態に移行すると、スイッチングトランジスタＱ１のベース及び抵抗Ｒ１に流れる電流は零となり、スイッチングトランジスタＱ１はターンオフする。スイッチングトランジスタＱ１がターンオフすることにより、そのエミッタ、コレクタ間電圧Ｖ_EC1が立ち上がり、エミッタ、コレクタ間を通過する電流Ｉ_EC1は零となる。

【０００６】一般に、トランジスタがオン状態、あるいはオフ状態に移行する過渡時、ベース領域のキャリア走行時間の遅れにより、入力に対して出力が若干遅れることになる。そのため、図５に示すように、制御用トランジスタＱ２がターンオンしてからスイッチングトランジスタＱ１がターンオンするのに遅れ時間Δｔ₁が発生する。制御用トランジスタＱ２がターンオフし、スイッチングトランジスタＱ１のベースの流れる電流が零となった時、スイッチングトランジスタＱ１のエミッタ、ベース間に蓄えられた蓄積キャリアにより、スイッチングトランジスタＱ１は、制御用トランジスタＱ２がオフ状態となっても直ちにはターンオフはしない。

【０００７】蓄積キャリアは、スイッチングトランジスタＱ１のエミッタ、ベース間に接続された抵抗Ｒ２を通して放電され、蓄積キャリアの消費によってエミッタ、コレクタ間の電位差が徐々に上昇し、蓄積キャリアを全て消費した時点でスイッチングトランジスタＱ１はターンオフする。この蓄積キャリアが抵抗Ｒ２で消費されている期間中は、スイッチングトランジスタＱ１のターンオフに遅れ時間Δｔ₂を発生させ、スイッチングトランジスタＱ１のエミッタ、コレクタ間に流れる電流Ｉ_EC1は徐々に減少し、逆に、エミッタ、コレクタ間の電圧は徐々に上昇する。

【０００８】以上より、スイッチングトランジスタＱ１のターンオン・オフの遅れ時間Δｔ ₁ 、Δｔ₂の期間中には、コレクタ、エミッタ間に電流が流れている期間と、電位差が発生している期間が共に存在することになる。電流と電圧が共に存在する期間において、スイッチングトランジスタＱ１には電力損失が生じ、スイッチング電源の電力変換効率を低下させ、スイッチング素子の発熱を増大させるといった問題点が存在する。

【０００９】

【考案が解決しようとする課題】

本考案は、以上に述べたようなスイッチング素子のオン・オフ動作時における時間的な遅れを短縮することによって、電力損失を低減し、高効率かつ高信頼性のスイッチング電源を提供する。

【００１０】

【課題を解決するための手段】

本考案は、スイッチング素子の直流電源側の端子と制御入力端子の間に、トランジスタのコレクタ、エミッタ端子を並列に接続し、該トランジスタのベース、エミッタ端子間に第２の抵抗及びダイオードを夫々並列に接続し、第１の抵抗と制御用トランジスタの接続点と該トランジスタのベースとの間にコンデンサを接続した回路構成を有することを特徴とする。

【００１１】

【実施例】

図１には、本考案の一実施例であるスイッチング電源の回路図を示す。なお、図１の図４と同一部分については同じ符号を付与してある。以下に、図１の回路構成を述べる。直流電源１の高電位側出力端と平滑回路２の高電位側入力端に、それぞれ、ＰＮＰ型トランジスタによるスイッチングトランジスタＱ１のエミッタ、コレクタが接続される。スイッチングトランジスタＱ１のベースには、抵抗Ｒ１を介してＮＰＮ型トランジスタによる制御用トランジスタＱ２のコレクタが接続される。制御用トランジスタＱ２のエミッタは、直流電源１の低電位側出力端と平滑回路２の低電位側入力端に接続され、ベースは制御回路４の出力端に接続される。

【００１２】スイッチングトランジスタＱ１のエミッタ、ベースに、それぞれＮＰＮ型トランジスタによるトランジスタＱ３のコレクタ、エミッタが接続される。トランジスタＱ３のベース、エミッタ間に抵抗Ｒ３とダイオードＤ１が夫々並列に接続され、ダイオードＤ１は、トランジスタＱ３のエミッタからベースの方向を順方向とする。トランジスタＱ３のベースと制御用トランジスタＱ２のコレクタ間にコンデンサＣ１を接続する。

【００１３】図２には、図１に示す回路の各点における電圧、電流波形を示している。図２において、Ｖ₄は制御回路４の出力端の電圧、Ｖ_CE2は制御用トランジスタＱ２のコレクタ、エミッタ間電圧、Ｖ_CはコンデンサＣ１の両端の電圧、Ｖ_CE ₃ はトランジスタＱ３のコレクタ、エミッタ間電圧、Ｖ_EC1はスイッチングトランジスタＱ１のエミッタ、コレクタ間電圧、Ｉ_EC1はスイッチングトランジスタＱ１のエミッタ、コレクタ間を通過し、平滑回路２へ流入する電流を示している。以下に、図２の電圧、電流波形によって図１に示す回路の動作を説明する。

【００１４】ある時間ｔ₁において、制御回路４にパルス状の駆動信号が発生し、制御回路４の出力端の電圧Ｖ₄が立ち上がると制御用トランジスタＱ２がターンオンし、そのコレクタ、エミッタ間電圧Ｖ_CE2が立ち下がる。制御用トランジスタＱ２がオン状態に移行すると、スイッチングトランジスタＱ１のエミッタ、ベース間に順方向電圧が印加され、ベースに電流が流れ、制御用トランジスタＱ２のターンオンから遅れ時間Δｔ₁後にスイッチングトランジスタＱ１がターンオンする。スイッングトランジスタＱ１がターンオンすることにより、そのエミッタ、コレクタ間の電圧Ｖ_EC1が立ち下がり、エミッタ、コレクタ間を通過する電流Ｉ_EC ₁ が流れ始める。

【００１５】制御用トランジスタＱ２がオン状態に移行した時、スイッチングトランジスタＱ１、ダイオードＤ１、コンデンサＣ１、制御用トランジスタＱ２の経路にて電流が流れ、コンデンサＣ１を急速に充電し、その端子間電圧Ｖ_Cを立ち上がらせる。この時、コンデンサＣ１は未充電状態であるため、インピーダンスが低く、スイッチングトランジスタＱ１のエミッタ、ベース間の拡散容量とコンデンサＣ１に充電電流が瞬時に流れ、スイッチングトランジスタＱ１のエミッタ、ベース間には大きな順方向電圧が印加される。

【００１６】エミッタ、ベース間に大きな順方向電圧が加わり、瞬時に充電電流が流れることにより、ベース領域のキャリアの移動速度が早まる。このことにより、スイッチングトランジスタＱ１は、より早く飽和領域へ移行し、従来に比べてターンオンのスイッチング速度が向上することになり、制御用トランジスタＱ２のターンオンからの遅れ時間Δｔ₁が短縮される。コンデンサＣ１が充電され、インピーダンスが高くなると、今度はスイッチングトランジスタＱ１、抵抗Ｒ１、制御用トランジスタＱ２の経路で電流が流れ、スイッチングトランジスタＱ１のオン状態を維持する。この時、コンデンサＣ１の両端の電圧Ｖ_Cは抵抗Ｒ１の両端に発生する電圧値とほぼ等しい値に維持される。

【００１７】次に、ある時間ｔ₂において、制御回路４の出力端の電圧Ｖ₄が立ち下がると制御用トランジスタＱ２がターンオフし、電圧Ｖ_CE2が立ち上がる。制御用トランジスタＱ２がオフ状態に移行すると、スイッチングトランジスタＱ１、抵抗Ｒ１、制御用トランジスタＱ２の経路で流れていた電流は零となる。制御用トランジスタＱ２がオフ状態に移行した時、コンデンサＣ１はトランジスタＱ３のベース、エミッタ、抵抗Ｒ１の経路で放電を開始する。コンデンサＣ１の放電によりトランジスタＱ３がターンオンし、そのコレクタ、エミッタ間の電圧Ｖ_CE3が立ち下がる。

【００１８】トランジスタＱ３がオン状態となることで、スイッチングトランジスタＱ１のエミッタ、ベース間が短絡され、スイッチングトランジスタＱ１のエミッタ、ベース間の蓄積キャリアは急速に放電して消滅し、スイッチングトランジスタＱ１のエミッタ、コレクタ間の電圧Ｖ_EC1は速やかに上昇する。スイッチングトランジスタＱ１のエミッタ、ベース間の蓄積キャリアの放電速度が速くなるので、従来に比べてターンオフのスイッチング速度が向上し、制御用トランジスタＱ２のターンオフからの遅れ時間Δｔ₂が短縮される。

【００１９】コンデンサＣ１は、放電により徐々にその両端の電圧Ｖ_Cが低下し、ある時間ｔ₃において電圧Ｖ_Cは零となり、放電を終了する。ベースに電圧Ｖ_Cが印加されるトランジスタＱ３は、電圧Ｖ_Cの低下に伴ってコレクタ、エミッタ間電圧Ｖ _CE3 が上昇し、時間ｔ₃において完全にターンオフする。以上に説明したように、図１の回路構成のスイッチング電源では、図４に示す従来のスイッチング電源に比べて、スイッチング素子のオン・オフ動作時における時間的な遅れを短縮することができる。

【００２０】図３には、本考案の別の実施例であるスイッチング電源の回路図を示す。なお、図３において図１、図４と同一部分については同じ符号を付与してある。図１の回路図では、スイッチング素子としてＰＮＰ型トランジスタを用いているが、図３の回路においてはスイッチング素子として、そのソース、ゲート間に抵抗Ｒ４を接続したＰチャネル型電界効果トランジスタによるスイッチングトランジスタＱ４を用いている。

【００２１】直流電源１の高電位側出力端と平滑回路２の高電位側入力端に、それぞれスイッチングトランジスタＱ４のソース、ドレインが接続される。スイッチングトランジスタＱ４のソース、ゲート間には抵抗Ｒ４を接続し、ゲートはさらに、抵抗Ｒ１を介して制御用トランジスタＱ２のコレクタと接続される。制御用トランジスタＱ２のエミッタは直流電源１の低電位側出力端と平滑回路２の低電位側入力端に接続され、ベースは制御回路４の出力端と接続される。

【００２２】スイッチングトランジスタＱ４のソース、ゲートには、それぞれＮＰＮ型トランジスタによるトランジスタＱ３のコレクタ、エミッタが接続される。トランジスタＱ３のベース、エミッタ間には、抵抗Ｒ３とダイオードＤ１が並列に接続され、ダイオードＤ１は、トランジスタＱ３のエミッタからベースの方向を順方向とする。トランジスタＱ３のベースと制御用トランジスタＱ２のコレクタ間にコンデンサＣ１を接続する。

【００２３】以下に図３に示す回路の動作を説明する。制御回路４のパルス状の駆動信号により、その出力端の電圧が立ち上がると、制御用トランジスタＱ２がターンオンする。制御用トランジスタＱ２がオン状態に移行した時、コンデンサＣ１は未充電状態であるためインピーダンスが低く、スイッチングトランジスタＱ４のソース、ゲート間の入力容量とコンデンサＣ１に充電電流が瞬時に流れ、ソース、ゲート間に大きな電位差が発生し、しきい値電圧以上の電圧値でスイッチングトランジスタＱ４はターンオンする。

【００２４】コンデンサＣ１に流れる充電電流によりスイッチングトランジスタＱ４のソース、ゲート間の電位差が急速に上昇することになり、スイッチングトランジスタＱ４は、より速く飽和領域に移行し、従来に比べてターンオンのスイッチング速度が向上する。コンデンサＣ１が充電されインピーダンスが高くなると、抵抗Ｒ４、抵抗Ｒ１、制御用トランジスタＱ２の経路で電流が流れ、抵抗Ｒ４と抵抗Ｒ１で分圧された電圧がスイッチングトランジスタＱ１のゲートに印加され、スイッチングトランジスタＱ１のオン状態を維持する。

【００２５】この時、コンデンサＣ１の両端の電圧は、抵抗Ｒ１の両端に発生する電圧とほぼ等しい値に維持される。また、抵抗Ｒ１と抵抗Ｒ４によって分圧され、スイッチングトランジスタＱ４のゲートに印加される電圧は、スイッチングトランジスタＱ４のしきい値電圧以上かつ、ゲート耐圧以下に設定されている。

【００２６】次に、制御回路４の出力端の電圧が立ち下がると、制御用トランジスタＱ２がターンオフする。制御用トランジスタＱ２がオフ状態に移行すると、抵抗Ｒ４、抵抗Ｒ１、制御用トランジスタＱ２の経路で流れていた電流は零となる。すると、コンデンサＣ１は、トランジスタＱ３のベース、エミッタ、抵抗Ｒ１の経路で放電を開始し、トランジスタＱ３をターンオンさせる。

【００２７】トランジスタＱ３がターンオンすると、スイッチングトランジスタＱ４のソース、ゲート間が短絡され、スイッチングトランジスタＱ４のソース、ゲート間の入力容量のゲート電荷は急速に放電して消滅し、電位差は速やかに降下する。スイッチングトランジスタＱ４のソース、ゲート間の電位差の降下速度が速くなるので、従来に比べてターンオフのスイッチング速度が向上する。よって、従来のスイッチング電源に比べてスイッチング素子のオン・オフ動作時における時間的な遅れを短縮することができる。

【００２８】

【考案の効果】

以上に述べたように、本考案は、スイッチング素子がターンオンする時にはコンデンサによりスイッチング素子の制御入力端子に瞬時にスイッチング素子を飽和領域に移行させるのに充分な電流を流し、、スイッチング素子がターンオフする時にはトランジスタによりスイッチング素子の直流電源側端子と制御入力端子間を短絡する。このことにより、スイッチング素子のオン・オフ動作速度を向上させることができる。これにより、オン・オフ動作時において、電流と電圧が共に存在する期間が短縮され、スイッチング素子の電力損失が低減される。また、スイッチング電源としての電力変換効率が向上し、スイッチング素子の発熱が抑えられることから、小型で高信頼性のスイッチング電源が提供できる。

【図面の簡単な説明】

【図１】本考案のスイッチング電源の一実施例の回路
図。

【図２】図１の回路の各点における電圧、電流の波形
図。

【図３】本考案のスイッチング電源の他の実施例の回
路図。

【図４】従来のスイッチング電源の回路図。

【図５】図４の回路の各点における電圧、電流の波形
図。

【符号の説明】

１直流電源２平滑回路３負荷４制御回路

Claims

【実用新案登録請求の範囲】

【請求項１】制御回路がベースに接続された制御用ト
ランジスタと、その制御入力端子が第１の抵抗を介して
該制御用トランジスタと接続され、駆動されるスイッチ
ング素子からなり、前段の直流電源の直流出力を該スイ
ッチング素子により高速でオン・オフし、後段の平滑回
路を介して負荷へ安定化した直流出力を供給するスイッ
チング電源において、該スイッチング素子の直流電源側
の端子と制御入力端子の間に、トランジスタのコレク
タ、エミッタ端子を並列に接続し、該トランジスタのベ
ース、エミッタ端子間に、第２の抵抗及びダイオードを
並列に接続し、第１の抵抗と制御用トランジスタの接続
点と、該トランジスタのベースとの間にコンデンサを接
続した回路構成を有することで、スイッチング素子のオ
ン・オフ動作を高速化せしめたことを特徴とするスイッ
チング電源。
【請求項２】スイッチング素子として、電源回路側の
端子と制御入力端子の間に第３の抵抗が接続された電界
効果型トランジスタを用いることを特徴とする、請求項
１のスイッチング電源。