JPH0648715B2 - 集積回路チツプ - Google Patents

集積回路チツプ

Info

Publication number
JPH0648715B2
JPH0648715B2 JP61276391A JP27639186A JPH0648715B2 JP H0648715 B2 JPH0648715 B2 JP H0648715B2 JP 61276391 A JP61276391 A JP 61276391A JP 27639186 A JP27639186 A JP 27639186A JP H0648715 B2 JPH0648715 B2 JP H0648715B2
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
outer edge
peripheral
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61276391A
Other languages
English (en)
Other versions
JPS62130549A (ja
Inventor
ウエイン モーリス ステイーブン
ポール リデイツク リチヤード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS62130549A publication Critical patent/JPS62130549A/ja
Publication of JPH0648715B2 publication Critical patent/JPH0648715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10Integrated device layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90Masterslice integrated circuits
    • H10D84/998Input and output buffer/driver structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> この発明は、集積回路チツプに関し、詳しくは、その集
積回路チツプ中における回路の物理的配置に関する。
<発明の背景> この発明に関連する集積回路(IC)チツプは、通常長方
形であり、その中央領域に集積回路を有する。第1図に
は、リード・フレーム・パツド12に通常の方法で設けら
れたICチツプ10を有する従来技術のIC装置が示されてい
る。複数の端子接触フインガ14が、フレーム・パツド12
の外縁の周囲に離れて配置されている。一連の接続ワイ
ヤ16が、フインガ14と、ICチツプ10の周辺内上に設けら
れた端子ボンド・パツド18とを電気的に相互接続してい
る。長方形の中央領域20は装置の集積回路を含み、側辺
22を有する点線によつて囲まれて示されている。互いに
独立した端子ボンド・パツド18は、周辺回路30を介し
て、中央領域20に収容された集積回路と相互接続されて
いる。周辺回路30は、この場合入力/出力回路であり、
第1図に示されるように長方形に形成されていて、中央
領域20の側辺22とボンド・パツド18との間に設けられて
いる。周辺回路30は、ICチツプ10のコーナー領域32内で
周辺回路同士が不用意に重畳しないように、側辺22に直
接隣接するチツプ領域に限定される。チツプの物理的な
レイアウトは通常コンピユータ・システムによつて行わ
れ、これにより周辺回路30がほぼ長方形の伸張された形
状に形成される。更に、これらの伸張された形状の周辺
回路30は、そのほぼ縦方向の軸(その1つが第1図の34
で示されている)が側辺22に実質的に垂直になるように
形成されている。第1図から明らかなように、互いに垂
直でありコーナー領域32に隣接する2つの周辺回路30a
は、このコーナー領域32に入り込めば必然的に互いに重
畳することになる。この潜在的な門題をなくすため、産
業界では通常、コンピユータ・システムを利用して、こ
れら周辺回路30をコーナー領域32に配置しないようにプ
ログラムされたチツプ・レイアウトが行われる。この結
果、接続ワイヤ16のうちの数本、特に、チツプ10の角の
近くに配置された接触フインガ14に接続される接続ワイ
ヤは、極端に長くなる。このような極端に長い接続ワイ
ヤは、完成された装置が使用中に振動を受けると、断線
或いは隣接する他のワイヤとの短絡により故障しやす
い。
この問題を軽減する方法の1つは、適切なパツドがコー
ナー領域32内のチツプの角付近に配置されるように、チ
ツプ周辺に沿う端子ボンド・パツド18を配分することで
ある。しかし、こうすることにより別の不都合な問題が
生じる。端子ボンド・パツド18が通常周辺回路30のレイ
アウトに含まれるため、両者がこの同じ処理工程で一緒
に形成される。もし端子ボンド・パツド18が、それに関
連する周辺回路30に対して離れて配置されるならば、両
者を同じレイアウトに含めることは実用的でなくなる。
これは、そのようにすることにより標準的であるべき周
辺回路30の各々が必然的に特殊なものになつてしまうか
らである。当業者であれば、このことが数多くの理由で
望ましくないことが判るであろう。従つて、端子ボンド
・パツド18を、それに関連する周辺回路30の形成に使用
する処理工程とは別の処理工程によつてこの周辺回路30
から離れた位置に形成することが必要である。しかし、
これにより、当然、装置の複雑さ及びその製造コストが
増すことになる。
<発明の概要> この発明による外縁部を有する長方形の集積回路チツプ
をここに開示する。チツプ内の実質的に長方形の領域に
は、上記外縁端部から離間された集積回路が収容されて
いる。複数の端子パツドがチツプの上記外縁部に沿つて
配置されている。複数の周辺回路が、チツプ内に上記長
方形領域の側辺と端子パツドとの間に配置されている。
各周辺回路は、上記長方形領域の側辺に対して90度より
小さい角度を成す縦方向の軸を有し、概して伸張された
形状に形成されている。
<実施例の詳細な説明> 第2図は、通常の方法でリード・フレーム・パツド12に
設けられた集積回路(IC)チツプ110を含む集積回路(I
C)装置100を示す。複数の端子接触フインガ114が、フ
レーム・パツド112の外縁の周りに離れて配置されてい
る。第2図に示すように一連の接続ワイヤ116が、フイ
ンガ114と、ICチツプ110上にこの外縁部119に隣接して
配置された一連の端子ボンド・パツド118とを電気的に
相互接続している。点線によつて囲まれて示された側辺
122を有する実質的に長方形の中央領域120には、装置10
0の集積回路が収容されている。一般に伸張された形状
に形成された一連の周辺回路130が、第2図に示される
ように、中央領域120の側辺122とボンド・パツト118と
の間に配置されており、ボンド・パツト118と集積回路
の能動素子とを相互接続するのに使用される。端子ボン
ド・パツド118の各々は、周辺回路130の端部136に結合
されている。
第1図の従来技術のICチツプ10の周辺回路30とは異な
り、装置100の周辺回路130は、その縦方向の軸134が隣
接する側辺122と非垂直になるように形成されている。
即ち、第2図及び第3図からよく判るように、軸134と
側辺122によつて形成される角度Aは90度より小さい角
度である。これによつて、周辺回路130を、端子ボンド
・パツド118に隣接するその端部136がICチツプ110の角
部150の方向に傾くように配置できる。第3図には、代
表的な入力回路152を詳細に表す具体的な周辺回路130b
が示されている。第3図から判るように、周辺回路130b
の端部136は左に傾いており、縦方向の軸134は側辺122
に対して90度より小さい角度をなしている。端子ボンド
・パツド118は、通常の形式のものであり、端部136に近
接して配置されている。
当業者であれば、この構造には左方向に傾く構成、右方
向に傾く構成の双方があり、第3図には左方向に傾く構
成が示されていることが判るであろう。右方向に傾く構
成は、左方向に傾く構成と単に線対称になつているにす
ぎない。再び第2図を参照すると、左方向に傾く構成、
右方向に傾く構成の周辺回路130は共に、その各々の端
子ボンド・パツド118が第1図の従来技術のチツプ10の
ものに比べて角部150に相当接近して配分されるようにI
Cチツプ110の周辺上に配置されて示されている。この結
果、相当短い接続ワイヤ116により、フインガ114と角部
150に最も近い端子ボンド・パツド118とを相互接続する
ことができる。90度より小さく且つ約45度より大きいこ
の角度Aにより、ボンド・パツド118を、互いに隣接す
る周辺回路130が重畳する危険性なしにICチツプ110の角
部150に比較的接近して配置することができる。
当業者であれば、角度Aを互いに隣接する周辺回路130
に合わせて変えてもよいことが判るであろう。例えば、
第2図では実質的に同じ角度で示されているが、周辺回
路130bの縦方向の軸134と側辺122との角度は、右隣りの
周辺回路130Cの場合に比べて小さくてもよい。同様
に、角部150から遠くにある周辺回路130の場合、その角
度Aをそれに応じて大きくしてよい。このように角度A
を変化させると、中央領域120と端子ボンド・パツド118
との間のICチツプ110の表面領域を周辺回路130に合わせ
て最大限に利用できる。
この発明の技術の重要な利点は、接続ワイヤ116として
比較的短いものが使用できるように端子ボンド・パツド
118をチップ周辺に沿つて容易に配列できることであ
る。このように接続ワイヤを短くすることにより、長い
ワイヤの断線或いは隣り合うワイヤの短絡による故障の
可能性を低減して、完成装置の信頼度を増すことが出来
る。更に、この利点は、処理工程の追加が不要であるた
めそれに要する費用がかからず、標準的であるべき各周
辺回路を独持の特別な回路とすることなしに得られる。
【図面の簡単な説明】
第1図はリード・フレームの端子接触フインガと電気的
に相互接続された集積回路チツプを示す従来技術の集積
回路装置の概略的な平面図、第2図はこの発明の実施例
を示す第1図に類似した平面図、第3図は代表的な周辺
回路の平面図である。 110……集積回路チツプ、118……端子パツド、119……
外縁部、120……長方形の領域、122……側辺、130……
周辺回路、134……縦方向の軸、150……角部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】外縁部と、この外縁部から離れた集積回路
    を含むチツプ内にある実質的に長方形の領域と、上記外
    縁部に隣接して配置された複数の端子パツドと、各々が
    縦方向の軸を有し、かつ、上記チツプ内で上記長方形の
    領域の側辺と上記端子パツドの個々のものとの間に配置
    された概して伸張された形状に形成された複数の周辺回
    路とから成り、上記縦方向の軸の各々が上記側辺に対し
    て90度より小さい角度をなし、上記端子パツドの1つが
    上記チツプの角部に隣接しているように構成された実質
    的に長方形の集積回路チツプ。
JP61276391A 1985-11-20 1986-11-19 集積回路チツプ Expired - Fee Related JPH0648715B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US799825 1985-11-20
US06/799,825 US4789889A (en) 1985-11-20 1985-11-20 Integrated circuit device having slanted peripheral circuits

Publications (2)

Publication Number Publication Date
JPS62130549A JPS62130549A (ja) 1987-06-12
JPH0648715B2 true JPH0648715B2 (ja) 1994-06-22

Family

ID=25176862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61276391A Expired - Fee Related JPH0648715B2 (ja) 1985-11-20 1986-11-19 集積回路チツプ

Country Status (8)

Country Link
US (1) US4789889A (ja)
JP (1) JPH0648715B2 (ja)
KR (1) KR950010046B1 (ja)
CN (1) CN1007477B (ja)
DE (1) DE3639053C2 (ja)
GB (1) GB2183399B (ja)
IT (1) IT1197923B (ja)
SE (1) SE504241C2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
AT395494B (de) * 1988-06-14 1993-01-25 Automations Und Informationssy Integrierte schaltungsanordnung
JP2560805B2 (ja) * 1988-10-06 1996-12-04 三菱電機株式会社 半導体装置
US5072279A (en) * 1990-10-29 1991-12-10 Delco Electronics Corporation Electrical interconnection having angular lead design
US5162265A (en) * 1990-10-29 1992-11-10 Delco Electronics Corporation Method of making an electrical interconnection having angular lead design
JP3315834B2 (ja) 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5859448A (en) * 1996-06-27 1999-01-12 Sun Microsystems, Inc. Alternative silicon chip geometries for integrated circuits
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
US8040465B2 (en) 2008-09-19 2011-10-18 Apple Inc. External light illumination of display screens

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
US4125798A (en) * 1977-04-11 1978-11-14 Miller C Fredrick Method and means for locating process points on miniaturized circuits
US4278897A (en) * 1978-12-28 1981-07-14 Fujitsu Limited Large scale semiconductor integrated circuit device
US4413271A (en) * 1981-03-30 1983-11-01 Sprague Electric Company Integrated circuit including test portion and method for making
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS5921035A (ja) * 1982-07-26 1984-02-02 Nec Corp 半導体装置
JPS5943553A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体素子の電極構造

Also Published As

Publication number Publication date
DE3639053A1 (de) 1987-05-21
KR870005455A (ko) 1987-06-09
SE504241C2 (sv) 1996-12-16
GB8627557D0 (en) 1986-12-17
CN1007477B (zh) 1990-04-04
SE8604869L (sv) 1987-05-21
JPS62130549A (ja) 1987-06-12
KR950010046B1 (ko) 1995-09-06
CN86107224A (zh) 1987-05-27
GB2183399B (en) 1989-10-11
GB2183399A (en) 1987-06-03
SE8604869D0 (sv) 1986-11-13
IT8622150A0 (it) 1986-10-27
IT1197923B (it) 1988-12-21
IT8622150A1 (it) 1988-04-27
DE3639053C2 (de) 1995-06-08
US4789889A (en) 1988-12-06

Similar Documents

Publication Publication Date Title
US5473514A (en) Semiconductor device having an interconnecting circuit board
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
US5164817A (en) Distributed clock tree scheme in semiconductor packages
JPH1140754A (ja) 半導体装置
JPH04307943A (ja) 半導体装置
JPH0648715B2 (ja) 集積回路チツプ
JPS61278160A (ja) 半導体集積回路用接続装置
JP3274633B2 (ja) 半導体集積回路装置
JPH04364051A (ja) 半導体装置
JPH05243472A (ja) 半導体集積回路
US5856687A (en) Semiconductor device with connected source electrode pads at diagonal corners
JP2000022079A (ja) 半導体集積回路
JPS59139660A (ja) 半導体装置
JPH04199563A (ja) 半導体集積回路用パッケージ
US6975020B2 (en) Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size
JPS63253635A (ja) 半導体装置
JPH01100959A (ja) 混成半導体集積回路
JPS60101938A (ja) 半導体装置
JPH01114049A (ja) サイズ可変の集積回路チップ
JPS6020239Y2 (ja) バブルメモリチツプ
JPS6046041A (ja) 半導体装置
JPS6231132A (ja) 半導体装置
JPH0727187Y2 (ja) Icカード用icモジュール
JPH05175341A (ja) 半導体装置
JPH05190674A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees