JPH0648873Y2 - マルチチップ実装構造 - Google Patents
マルチチップ実装構造Info
- Publication number
- JPH0648873Y2 JPH0648873Y2 JP3719589U JP3719589U JPH0648873Y2 JP H0648873 Y2 JPH0648873 Y2 JP H0648873Y2 JP 3719589 U JP3719589 U JP 3719589U JP 3719589 U JP3719589 U JP 3719589U JP H0648873 Y2 JPH0648873 Y2 JP H0648873Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- substrate
- pad
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Description
【考案の詳細な説明】 〔概要〕 複数個の集積回路を集合実装させた回路モジュールでの
マルチチップ実装構造に関し、 良好な放熱特性と、接続配線の短縮化と、端子数の増加
が図れる実装構造の提供を目的とし、 片面に複数個の半導体装置或いは固体装置のチップをダ
イボンディングさせ、余白部に相互接続配線とパッドを
具え、配線上の外部接続位置にバンプを形成させた絶縁
層を設け、チップのパッドと絶縁層のパッドとをワイヤ
ボンディングさせ、他面に放熱部材を固着或いは一体に
成形させた金属基板と、片面に配線と、配線上の所定位
置にバンプを形成させ、他面の所定位置に配線に接続し
た外部接続用のリード端子を突設させた絶縁基板とから
構成され、金属基板と絶縁基板とを対向させ、バンプ同
士を一体に接合し、所定間隔に保持してなるように構成
する。
マルチチップ実装構造に関し、 良好な放熱特性と、接続配線の短縮化と、端子数の増加
が図れる実装構造の提供を目的とし、 片面に複数個の半導体装置或いは固体装置のチップをダ
イボンディングさせ、余白部に相互接続配線とパッドを
具え、配線上の外部接続位置にバンプを形成させた絶縁
層を設け、チップのパッドと絶縁層のパッドとをワイヤ
ボンディングさせ、他面に放熱部材を固着或いは一体に
成形させた金属基板と、片面に配線と、配線上の所定位
置にバンプを形成させ、他面の所定位置に配線に接続し
た外部接続用のリード端子を突設させた絶縁基板とから
構成され、金属基板と絶縁基板とを対向させ、バンプ同
士を一体に接合し、所定間隔に保持してなるように構成
する。
本考案は、複数個の集積回路を集合実装させた回路モジ
ュールでのマルチチップ実装構造に関する。
ュールでのマルチチップ実装構造に関する。
電子装置の回路の大規模化や高速化に伴い、高集積度の
LSIを一つの基板に出来る目だけ多数実装することが必
要とされる。
LSIを一つの基板に出来る目だけ多数実装することが必
要とされる。
このためには、LSIチップからの放熱と、回路モジュー
ルの接続端子の増大と、更に、消費電流の増大による供
給法等に工夫が必要である。
ルの接続端子の増大と、更に、消費電流の増大による供
給法等に工夫が必要である。
第２図（ａ）に従来の一例の構造断面図、同図（ｂ）に
同底面図を示す。
同底面図を示す。
従来の一例のマルチチップ実装構造は、第２図に示す如
く、複数のLSIのチップ１を搭載するセラミックの絶縁
基板85に、枠形の端子板86と、多数のフィンを一体に設
けたアルミの放熱部材65とを取付けて構成される。
く、複数のLSIのチップ１を搭載するセラミックの絶縁
基板85に、枠形の端子板86と、多数のフィンを一体に設
けたアルミの放熱部材65とを取付けて構成される。
絶縁基板85は、片面にチップ１をダイボンディングさ
せ、余白部に相互接続の配線25とパッド35,36を薄膜に
形成した絶縁層55が設けられ、チップ１とその周りのパ
ッド35とをワイヤボンディングにて接続し、配線25でチ
ップ１の相互接続を行うと共に、外部接続配線は、チッ
プ１の実装区域には端子が設けられないので、この中央
部を避けた基板周辺部に集められ、外部接続用パッド36
まで配線してある。尚、チップ１とワイヤボンディング
部分を保護するため保護コート87を施してある。
せ、余白部に相互接続の配線25とパッド35,36を薄膜に
形成した絶縁層55が設けられ、チップ１とその周りのパ
ッド35とをワイヤボンディングにて接続し、配線25でチ
ップ１の相互接続を行うと共に、外部接続配線は、チッ
プ１の実装区域には端子が設けられないので、この中央
部を避けた基板周辺部に集められ、外部接続用パッド36
まで配線してある。尚、チップ１とワイヤボンディング
部分を保護するため保護コート87を施してある。
端子板86は、絶縁基板85の外形と同じ大きさの四角形の
枠で、2.54mm間隔二列で一周してリード端子37が植設さ
れ、他端が枠の内側面から表面接続型に引出された合成
樹脂成型品であり、絶縁基板85の所定位置に接着させれ
ば、パッド36にリード端子37の他端が重なり、リフロー
方式にて接続させる。
枠で、2.54mm間隔二列で一周してリード端子37が植設さ
れ、他端が枠の内側面から表面接続型に引出された合成
樹脂成型品であり、絶縁基板85の所定位置に接着させれ
ば、パッド36にリード端子37の他端が重なり、リフロー
方式にて接続させる。
放熱部材65は、絶縁基板85のチップ１の搭載面の裏面に
密着固定させて、放熱し易くしてある。
密着固定させて、放熱し易くしてある。
しかしながら、 放熱経路が、チップ１絶縁基板85放熱部材65とな
り、金属に比べると熱伝導性が劣るセラミックをコスト
的に使用せざるを得ず、放熱性に余裕が持てない。
り、金属に比べると熱伝導性が劣るセラミックをコスト
的に使用せざるを得ず、放熱性に余裕が持てない。
更に、高集積化かるに従い、絶縁基板85での多層配線
化が必要になり、基板厚が厚くなるため、益々熱抵抗が
増大し、放熱が悪化する。
化が必要になり、基板厚が厚くなるため、益々熱抵抗が
増大し、放熱が悪化する。
リード端子37を絶縁基板85の周辺部にしか出せないた
め、入出力信号や電源供給等の外部接続端子数が不足し
たり、周辺部のリード端子37の位置まで配線25を延ばす
ため、電圧降下が大となり、電源雑音が乗り易い等で機
能特性が制約される。
め、入出力信号や電源供給等の外部接続端子数が不足し
たり、周辺部のリード端子37の位置まで配線25を延ばす
ため、電圧降下が大となり、電源雑音が乗り易い等で機
能特性が制約される。
等の問題点がある。
本考案は、かかる問題点に鑑みて、良好な放熱特性と、
接続配線の短縮化と、端子数の増加が図れる実装構造の
提供を目的としている。
接続配線の短縮化と、端子数の増加が図れる実装構造の
提供を目的としている。
上記問題点は、第１図に示す如く、 片面に複数個の半導体装置或いは固体装置のチップ１を
ダイボンディングさせ、余白部に相互接続配線２とパッ
ド３を具え、配線２上の外部接続位置にバンプ４を形成
させた絶縁層５を設け、チップ１のパッドと絶縁層５の
パッド３とをワイヤボンディング９させ、他面に放熱部
材６を固着或いは一体に成形させた金属基板７と、片面
に配線21と、配線21上の所定位置にバンプ41を形成さ
せ、他面の所定位置に配線21に接続した外部接続用のリ
ード端子31を突設させた絶縁基板８とから構成され、金
属基板７と絶縁基板８とを対向させ、バンプ4,41同士を
一体に接合し、所定間隔に保持してなる、本考案のマチ
ルチップ実装構造により解決される。
ダイボンディングさせ、余白部に相互接続配線２とパッ
ド３を具え、配線２上の外部接続位置にバンプ４を形成
させた絶縁層５を設け、チップ１のパッドと絶縁層５の
パッド３とをワイヤボンディング９させ、他面に放熱部
材６を固着或いは一体に成形させた金属基板７と、片面
に配線21と、配線21上の所定位置にバンプ41を形成さ
せ、他面の所定位置に配線21に接続した外部接続用のリ
ード端子31を突設させた絶縁基板８とから構成され、金
属基板７と絶縁基板８とを対向させ、バンプ4,41同士を
一体に接合し、所定間隔に保持してなる、本考案のマチ
ルチップ実装構造により解決される。
即ち、チップ１の放熱性では、放熱部材６を有する金属
基板７に直接固着させるので、最良の放熱取付け状態が
得られる。
基板７に直接固着させるので、最良の放熱取付け状態が
得られる。
又、外部接続配線は、チップ１の周りのパッド３から短
い配線２でバンプ４を設け、このバンプ４と、対向する
絶縁基板８に設けたバンプ41とを突き当て接合し、絶縁
基板８の配線21を経てリード端子31に導出される。
い配線２でバンプ４を設け、このバンプ４と、対向する
絶縁基板８に設けたバンプ41とを突き当て接合し、絶縁
基板８の配線21を経てリード端子31に導出される。
従って、絶縁基板８にはリード端子31と配線21とバンプ
41とが存るのみで、リード端子31を基板面の実装格子上
に配設する以外には何も制約がなく、端子配置を全面積
に拡張出来るので、配線の短縮化と数の増大が可能とな
る。
41とが存るのみで、リード端子31を基板面の実装格子上
に配設する以外には何も制約がなく、端子配置を全面積
に拡張出来るので、配線の短縮化と数の増大が可能とな
る。
金属基板７の絶縁層５は、例えば、ポリイミド等で容易
に作成出来、その上に薄膜、厚膜或いは鍍金で配線２と
パッド３を形成させ、更に、配線２上の所定位置に、例
えば、金、半田、銅等のバンプ４を設けるもので、何れ
も公知の技術で行える。
に作成出来、その上に薄膜、厚膜或いは鍍金で配線２と
パッド３を形成させ、更に、配線２上の所定位置に、例
えば、金、半田、銅等のバンプ４を設けるもので、何れ
も公知の技術で行える。
又、絶縁基板８も同様に、例えば、セラミック基板を用
い、リード端子31用のスルーホールを設け、片面に薄膜
で配線21を作成して、端部にバンプ41を形成させてか
ら、スルーホールにリード端子31を挿入固着させたもの
である。
い、リード端子31用のスルーホールを設け、片面に薄膜
で配線21を作成して、端部にバンプ41を形成させてか
ら、スルーホールにリード端子31を挿入固着させたもの
である。
この金属基板７と絶縁基板８とを対向させ、バンプ4,41
同士を突き当て、例えば、金バンプなら熱圧着、半田バ
ンプならリフロー方式で容易に接合出来、基板の周辺部
で所定間隔に保持させればよい。
同士を突き当て、例えば、金バンプなら熱圧着、半田バ
ンプならリフロー方式で容易に接合出来、基板の周辺部
で所定間隔に保持させればよい。
チップ１及びワイヤボンディング９の部分は、全面が対
向する絶縁基板８にて保護されるので、保護コートは不
要となるが、密封が必要であれば、所定間隔の保持機構
を考慮することにより、容易に適えることが可能であ
る。
向する絶縁基板８にて保護されるので、保護コートは不
要となるが、密封が必要であれば、所定間隔の保持機構
を考慮することにより、容易に適えることが可能であ
る。
かくして、良好な放熱特性と、接続配線の短縮化と、端
子数の増加が図れる実装構造の提供が可能となり、回路
モジュールのより高集積化に対処出来る。
子数の増加が図れる実装構造の提供が可能となり、回路
モジュールのより高集積化に対処出来る。
以下図面に示す実施例によって本考案を具体的に説明す
る。
る。
第１図（ａ）に本考案の一実施例の構造断面図、同図
（ｂ）に同底面図を示す。
（ｂ）に同底面図を示す。
金属基板７は、アルミ板で、片面に９個のLSIの半導体
装置のチップ１を接着にてダイボンディングさせ、チッ
プ１を囲んで接続用のパッド３と、相互接続のための配
線２（多層配線も在る）を薄膜で形成させ、配線２上の
外部接続位置に金のバンプ４を形成させた、ポリイミド
樹脂の絶縁層５を余白部に設けてある。
装置のチップ１を接着にてダイボンディングさせ、チッ
プ１を囲んで接続用のパッド３と、相互接続のための配
線２（多層配線も在る）を薄膜で形成させ、配線２上の
外部接続位置に金のバンプ４を形成させた、ポリイミド
樹脂の絶縁層５を余白部に設けてある。
金属基板７は、アルミ基板で、片面に９個のLSIの半導
体装置のチップ１を固着し、余白部表面にポリイミド樹
脂の絶縁層５を作成し、その上に相互接続用の多層の配
線２とパッド３を形成しており、他面には、全面に多数
の放熱フィン61を基板62に一体に垂設した放熱部材６が
密着接着してある。
体装置のチップ１を固着し、余白部表面にポリイミド樹
脂の絶縁層５を作成し、その上に相互接続用の多層の配
線２とパッド３を形成しており、他面には、全面に多数
の放熱フィン61を基板62に一体に垂設した放熱部材６が
密着接着してある。
チップ１は所定位置に接着にてダイボンディングし、チ
ップ１の周りに設けたパッド３と短くワイヤボンディン
グ９する。
ップ１の周りに設けたパッド３と短くワイヤボンディン
グ９する。
チップ１間の接続は、パッド３相互を配線２で接続して
行う。
行う。
外部接続の入出力信号回路及び電源回路は、パッド３か
ら短い配線２で所定位置に金のバンプ４を設けてある。
ら短い配線２で所定位置に金のバンプ４を設けてある。
この金属基板７に対向して取付けられる絶縁板８は、多
層構造のセラミック板で、片面に、金属基板７のバンプ
４と対向した位置に金のバンプ41が配線21の上に設けら
れ、配線21は多層構造により反対面側まで導出され、2,
54mmピッチの実装格子の身近な任意位置にリード端子31
の設置用のパッド32を形成している。
層構造のセラミック板で、片面に、金属基板７のバンプ
４と対向した位置に金のバンプ41が配線21の上に設けら
れ、配線21は多層構造により反対面側まで導出され、2,
54mmピッチの実装格子の身近な任意位置にリード端子31
の設置用のパッド32を形成している。
一端部がヘッディングにより平らで端面積が拡大された
座を有するリード端子31は、その端面を前記パッド32に
突き当てて圧接接着して設ける。
座を有するリード端子31は、その端面を前記パッド32に
突き当てて圧接接着して設ける。
かくして、チップ１を取付けた金属基板７と、リード端
子31を設けた絶縁基板８とを、バンプ4,41同士が突き当
たる状態に対向させ、所定対向間隔に、一体に熱圧着接
合を行い、終りに、基板の縁部の間隙に枠形の銀蝋のシ
ール部材81を挟み、リフロー方式にて封止し、チップ１
と接続、接合部分を密封して高信頼性を図っている。
子31を設けた絶縁基板８とを、バンプ4,41同士が突き当
たる状態に対向させ、所定対向間隔に、一体に熱圧着接
合を行い、終りに、基板の縁部の間隙に枠形の銀蝋のシ
ール部材81を挟み、リフロー方式にて封止し、チップ１
と接続、接合部分を密封して高信頼性を図っている。
上記実施例は一例を示し、各部の材料、寸法、個数、配
線2,21の層数及び絶縁基板８での配線21とリード端子31
の構成方法、密封方法は上記のものに限定するものでは
ない。
線2,21の層数及び絶縁基板８での配線21とリード端子31
の構成方法、密封方法は上記のものに限定するものでは
ない。
以上の如く、本考案の実装構造により、LSIのチップか
らの放熱特性を大幅に改善出来ると共に、モジュールか
らの入出力端子を２倍〜10倍と大幅に増加が可能であ
り、更に、配線の引き回しに自由度を得たことにより、
短縮化や相互の誘導を防止させることが可能となり、回
路モジュールのより高集積化に対処出来、の実用的効果
は大なるものがある。
らの放熱特性を大幅に改善出来ると共に、モジュールか
らの入出力端子を２倍〜10倍と大幅に増加が可能であ
り、更に、配線の引き回しに自由度を得たことにより、
短縮化や相互の誘導を防止させることが可能となり、回
路モジュールのより高集積化に対処出来、の実用的効果
は大なるものがある。
第１図は本考案の一実施例、 第２図は従来の一例の構造図である。 図において、 １はチップ、2,21,25は配線、 3,32,35,36はパッド、4,41はバンプ、 5,55は絶縁層、6,65は放熱部材、 ７は金属基板、8,85は絶縁基板、 ９はワイヤボンディング、 31,37はリード端子、61はフィン、 62は基板、81はシール部材、 86は端子板、87は保護コートである。
Claims (1)
- 【請求項１】片面に複数個の半導体装置或いは固体装置
のチップ（１）をダイボンディングさせ、余白部に相互
接続配線（２）とパッド（３）を具え、該配線（２）上
の外部接続位置にバンプ（４）を形成させた絶縁層
（５）を設け、該チップ（１）のパッドと該絶縁層
（５）のパッド（３）とをワイヤボンディング（９）さ
せ、他面に放熱部材（６）を固着或いは一体に成形させ
た金属基板（７）と、 片面に配線（21）と、該配線（21）上の所定位置にバン
プ（41）を形成させ、他面の所定位置に該配線（21）に
接続した外部接続用のリード端子（31）を突設させた絶
縁基板（８）とから構成され、 該金属基板（７）と該絶縁基板（８）とを対向させ、該
バンプ（４）（41）同士を一体に接合し、所定間隔に保
持してなることを特徴とするマルチチップ実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3719589U JPH0648873Y2 (ja) | 1989-03-30 | 1989-03-30 | マルチチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3719589U JPH0648873Y2 (ja) | 1989-03-30 | 1989-03-30 | マルチチップ実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02127040U JPH02127040U (ja) | 1990-10-19 |
| JPH0648873Y2 true JPH0648873Y2 (ja) | 1994-12-12 |
Family
ID=31544087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3719589U Expired - Lifetime JPH0648873Y2 (ja) | 1989-03-30 | 1989-03-30 | マルチチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648873Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114361063B (zh) * | 2021-11-24 | 2024-12-13 | 苏州科阳半导体有限公司 | 基板键合方法及基板 |
-
1989
- 1989-03-30 JP JP3719589U patent/JPH0648873Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02127040U (ja) | 1990-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3762844B2 (ja) | 対向マルチチップ用パッケージ | |
| US5646828A (en) | Thin packaging of multi-chip modules with enhanced thermal/power management | |
| US5705851A (en) | Thermal ball lead integrated package | |
| KR102005830B1 (ko) | 플립-칩, 페이스-업 및 페이스-다운 센터본드 메모리 와이어본드 어셈블리 | |
| US6525942B2 (en) | Heat dissipation ball grid array package | |
| KR100604821B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
| US6657311B1 (en) | Heat dissipating flip-chip ball grid array | |
| US20030178719A1 (en) | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package | |
| JPH0445981B2 (ja) | ||
| JP2013540371A (ja) | 中心コンタクト及び改良された熱特性を有する改善された積層型超小型電子アセンブリ | |
| TW200403822A (en) | Package for integrated circuit with thermal vias and method thereof | |
| US20040175862A1 (en) | Semiconductor chip package and method for manufacturing the same | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JPS6220707B2 (ja) | ||
| JPH08148608A (ja) | 半導体装置及びその製造方法及び半導体装置用基板 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| CN101005062A (zh) | 使用相互连接的三维层片将垂直封装的mosfet和集成电路功率器件构建成集成模块 | |
| US6265769B1 (en) | Double-sided chip mount package | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| JP2008300390A (ja) | 半導体装置 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| KR100256305B1 (ko) | 칩 스케일 패키지 |