JPH0650582B2

JPH0650582B2 - 再生装置

Info

Publication number: JPH0650582B2
Application number: JP60146268A
Authority: JP
Inventors: 敏行谷; 俊彦高橋; 克純稲沢; 成行里村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1985-07-03
Filing date: 1985-07-03
Publication date: 1994-06-29
Anticipated expiration: 2009-06-29
Also published as: JPS628354A

Description

【発明の詳細な説明】以下の順序で本発明を説明する。

Ａ産業上の利用分野Ｂ発明の概要Ｃ従来の技術Ｄ発明が解決しようとする問題点Ｅ問題点を解決するための手段（第１図）Ｆ作用Ｇ実施例Ｇ_１回路構成（第１図）Ｇ_２高速動作（第２図、第３図）Ｇ_３再生データとクロックの同期前の動作（第４図）Ｇ_４再生データとクロックの同期後の動作（第５図〜第７図）Ｇ_５要部回路構成の一例（第８図）Ｇ_６要部回路動作（第９図）Ｈ発明の効果Ａ産業上の利用分野この発明は、テープとヘッドの相対速度を一定制御する
場合等に用いて好適な再生装置に関する。

Ｂ発明の概要この発明はテープとヘッドの相対速度を一定制御する再
生装置において、ドラムの回転速度を検出してドラムモ
ータの加速又は減速情報を決定し、この情報をドラム駆
動回路に供給して相対速度がある設定値になった時相対
速度を一定とするサーボを働かせることにより、ドロッ
プアウト等の影響等をうけることなくテープとヘッドの
相対速度を一定制御するようにしたものである。

Ｃ従来の技術従来、テープとヘッドの相対速度を制御するために、テ
ープとヘッドの相対速度がある設定値より大部離れてい
るときは、つまり再生データと再生クロックが同期して
いないときは、再生データに含まれる特定パターン例え
ば４Ｔパターン等のパターンの時間幅を基純値と比較す
ることによりサーボをかけ、再生データと再生クロック
が同期する範囲の相対速度に引き込むようにしている
（特願昭59-232077 号等）。

Ｄ発明が解決しようとする問題点ところが、上述の如き従来法の場合、再生データを実質
的に利用してサーボをかけるようにしているので、ドロ
ップアウト等のデータ欠落に弱いと云う欠点があった。

この発明は斯かる点に鑑み、ドロップアウト等に全く影
響されることなく、必ずある設定された相対速度にサー
ボを引き込むことが可能な再生装置を提供するものであ
る。

Ｅ問題点を解決するための手段この発明の再生装置は、ドラムモータ(36)の回転速度を
検出するための回転速度検出手段(26,27)と、該回転速
度検出手段の出力に基づいて上記ドラムモータを加速さ
せるか減速させるかの判断を行ない上記ドラムモータの
回転速度制御を行うためのドラムサーボ手段(28,34)を
備える第１のサーボ系と、記録媒体から再生された信号
から生成された再生クロックに基づいて上記ドラムモー
タの回転速度制御を行うためのドラムサーボ手段(37,3
9,40,41,42)を備える第２のサーボ系と、上記記録媒体
とドラムモータとの相対速度の所定値に対するずれに基
づいて上記第１のサーボ系と第２のサーボ系とを切り替
えるための切換手段(43,35)を備えて構成する。

Ｆ作用記録媒体を定速送りに対して高速送りする。そしてこの
とき、ドラムモータ(36)の回転に関連したパルス信号
（ＦＧパルス）によりドラムの回転速度を周期検出回路
(27)で検出する。次にこの検出した回転速度に基づいて
ドラムモータを加速するか減速するかの情報をドラム加
速又は減速判定手段(28)で決定する。そしてこの情報を
ドラムサーボ回路(34)に含まれるドラム駆動回路に供給
してドラムモータを駆動し、相対速度がある設定値にな
った時、相対速度を一定とするサーボを働かせる。これ
により再生データを利用してないので、ドロップアウト
等に全く影響されることなく、必ずある設定された相対
速度にサーボを引き込むことができる。

Ｇ実施例以下、この発明の一実施例を第１図〜第９図に基いて詳
しく説明する。

Ｇ_１回路構成第１図は本実施例の回路構成を示すもので、同図におい
て、入力端子(1)からのアナログ信号はローパスフィル
タ(2)を通してアナログ−ディジタル変換器(3)に供給さ
れ、ここでアナログ信号よりディジタル信号に変換され
た後スイッチ回路(4)の接点ａ側を介して記録信号発生
回路(5)に供給される。またスイッチ回路(4)を接点ｂ側
に切り換えることにより端子(6)よりディジタル信号を
記録信号発生回路(5)へ直接供給することも可能であ
る。

そして、この記録信号発生回路(5)ではタイミング発生
回路(7)からのタイミング信号に基いてデータの誤り訂
正信号の付加やインターリーブ或いは変調を行う等の信
号処理を行った後、スイッチ回路(8)に供給する。この
スイッチ回路(8)は回転磁気ヘッド(11A),(11B)を切り換
えるためのものであって、タイミング信号発生回路(7)
からの切り換え信号によって、ヘッド(11A)のテープ当
接期間を含む半回転期間とヘッド(11B)のテープ当接期
間を含む半回転期間とで交互に切り換えられる。このタ
イミング発生回路(7)はパルス発生器(25)からの回転ヘ
ッド(11A),(11B)の回転駆動用モータの回転に同期して
得られる回転ヘッド(11A),(11B)の回転位相を示す30Hz
のパルスが供給されると共にモータ軸に取付けられた周
波数発電機(26)からの信号（ＦＧパルス）も供給され
る。タイミング発生回路(7)からの切り換え信号により
切り換えられたスイッチ回路(8)からの信号はアンプ(9
A)，(9B)で増幅された後、夫々スイッチ回路(10A)，(10
B)の接点Ｒ側を介して回転ヘッド(11A)，(11B)に供給さ
れ、リール(12)，(13)間に巻回された磁気テープ(14)に
記録される。スイッチ回路(10A)及び(10B)は記録時は接
Ｒ側に接続され、再生時には接点Ｐ側に切り換えられ
る。

また、(15A)，(15B)は再生時スイッチ回路(10A)，(10B)
が接点Ｐ側に切り換えたとき対応する回転ヘッド(11
A)，(11B)からの再生出力が供給されるアンプであっ
て、これらのアンプ(15A)，(15B)の各出力はスイッチ回
路(16)に供給される。スイッチ回路(16)はタイミング信
号発生回路(7)からの30Hzの切り換え信号により記録時
と同様にヘッド(11A)のテープ当接期間を含む半回転期
間と、ヘッド(11B)のテープ当接期間を含む半回転期間
とで交互に切り換えられる。

そして、スイッチ回路(16)で切り換えられた出力信号は
イコライザ(17)、比較器(18)及びＰＬＬ回路(19)を通し
て誤に訂正回路(20)に供給され、ここで誤りが検出さ
れ、必要に応じて誤り訂正がなされる。そして更にディ
ジタル−アナログ変換器(21)に供給され、ここでディジ
タル信号よりアナログ信号に変換された後ローパスフィ
ルタ(22)を通して出力端子(23)に元のアナログ信号とし
て取り出される。

また、ディジタルデータを直接取り出したい場合には誤
り訂正回路(20)の出力側の端子(24)より導出することが
できる。

また、周波数発電機(26)からはドラムモータ(36)の回転
速度に比例したＦＧパルスが発生されており、その周波
数は例えばドラムの回転速度が2000rpmで800Hz，4000rp
mで1600Hzである。周波数発電機(26)からのＦＧパルス
は周期検出回路(27)に供給され、こゝでＦＧパルスの周
期を適当なクロックでカウントすることによりドラムの
回転速度が検出される。周期検出回路(27)からの回転速
度情報はドラム加速又は減速判定手段(28)に供給され、
こゝで加速又は減速情報が決定される。

判定手段(28)は第１速度以下をデコードするデコーダ(2
9)と、第２速度以下をデコードするデコーダ(30)と、第
３速度以下をデコードするデコーダ(31)と、これ等デコ
ーダ(29)，(30)及び(31)からの出力に基づいて加速又は
減速情報を決定する判定回路(32)とから成り、この判定
回路(32)は端子(33)より早送り（ＦＦ）モード及び巻戻
し（ＲＥＷ）モードを切換えるモード切換信号が供給さ
れるようになされている。

判定回路(32)からの出力信号は加速又は減速情報として
ドラムサーボ回路(34)のドラム駆動回路（図示せず）に
供給され、このドラムサーボ回路(34)によって、スイッ
チ(35)を介して回転ヘッド(11A)，(11B)が取り付けられ
ているドラム（図示せず）を回転しているドラムモータ
(36)を制御するようにする。

また、分周器(37)が設けられ、これによりＰＬＬ回路(1
9)で再生データより生成された再生クロックが所定の比
率でもって分周される。分周器(37)の出力をスイッチ(3
8)を介して周波数−電圧（Ｆ／Ｖ）変換回路(39)に供給
され、周波数信号より電圧信号に変換される。スイッチ
(38)は誤り訂正回路(20)より発生される誤りチェック出
力（第５図Ｂ）によって制御され、例えばハイレベルの
ときオンとなる。変換回路(39)からの電圧信号は比較器
(40)の一方の入力側に供給され、その他方の入力側に基
準電圧発生回路(41)より供給される基準電圧と比較され
る。比較器(40)からの比較誤差信号は相対速度情報とし
てドラムサーボ回路(42)に供給され、このドラムサーボ
回路(42)によって、スイッチ回路(35)を介してモータ(3
6)を制御するようにする。こゝではドラムサーボ回路(3
4)等によるサーボ系と、ドラムサーボ回路(42)等による
サーボ系の２系統があり、これらが後述されるように相
対速度に応じて適宜切換えられる。

ドラムサーボ回路(34)及び(42)の出力側に設けられたス
イッチ回路(35)を切換えられるために切換手段(43)を設
ける。この切換手段(43)は相対速度が設定値より大部離
れているとき、つまり再生データと再生クロックの同期
がとれていないとき例えばローレベルの信号を発生して
スイッチ回路(35)を接点ａ側に接続し、一方相対速度が
設定値に近づいているとき、つまり再生データと再生ク
ロックの同期がとれているときハイレベルの信号を発生
してスイッチ回路(35)を接点ｂ側に切換えるように働
く。

この切換手段(43)の一例として例えばカウンタ(44)、ナ
ンド回路(45)、インバータ(46)及びＤ型フリップフロッ
プ回路(47)から成る回路を設け、カウンタ(44)のリセッ
ト端子Ｒ及びフリップフロップ回路(47)のクロック端子
ＣＫにタイミング発生回路(7)からスイッチ回路(16)に
供給される信号（スイッチングパルス）を供給するよう
にする。この信号の例えば立下りに同期してカウンタ(4
4)がリセットされ、また、フリップフロップ回路(47)が
入力データをラッチする。また、カウンタ(44)の出力端
子Ｑ_Ａ，Ｑ_Ｂの各出力をナンド回路(45)の各入力端子に
供給し、ナンド回路(45)の出力をインバータ(46)を介し
てフリップフロップ回路(47)の入力端子Ｄに供給すると
共にカウンタ(44)のイネーブル端子Ｅに供給する。カウ
ンタ(44)のイネーブル端子Ｅに供給される信号が例えば
ハイレベルのときカウント動作するも、ローレベルのと
きカウント停止動作に入る。そしてフリップフロップ回
路(47)の出力端子Ｑの出力が切換信号としてスイッチ回
路(35)に供給される。

次に、第１図の回路動作を第２図〜第７図を参照しなが
ら説明する。

Ｇ_２高速動作今、再生装置のモードが早送りモード或いは巻き戻し時
には、ヘッド(11A)，(11B)の軌跡は夫々第２図にＡ，Ｂ
で示すような軌跡となる。なお、同図において破線は早
送り時のヘッド軌跡、実線は巻き戻し時のヘッド軌跡を
示し、又Ｈはヘッド(11A)，(11B)の回転方向、Ｔはテー
プ(14)の走行方向を表している。このときヘッド(11
A)，(11B)の出力は、アジマスの合ったトラックでは出
力が得られ、アジマスの合わないトラックでは出力が得
られないため第３図に示すようにいわゆるソロバン玉の
ような波形の信号が得られる。この信号がイコライザ(1
7)，比較器(18)を通ることにより、その出力側には矩形
波の信号が得られる。この矩形波の信号の周期は相対速
度の大小に対応して変化する。従って、後述されるよう
にこの比較器(18)からの信号に対応した相対速度を検出
し、その大小に応じてドラムサーボ回路(42)等を介して
ドラムモータ(35)にサーボをかければ相対速度を一定制
御することができることが理解される。

Ｇ_３再生データとクロックの同期前の動作次に、相対速度がある設定値より大部離れているとき、
つまり再生データと再生クロックの同期がとれてないと
きの動作に付いて説明する。いま、早送り時及び巻戻し
時の相対速度Ｖ_Ｒは次式より計算される。

たゞし、上記式において、Ｖ_Ｄはドラムの回転速度、θ
_０はスチル角、ｎはテープ倍速値、Ｖ_Ｔは１倍速時のテ
ープ速度である。こゝで例えばＶ_Ｒ＝3.13349(m/s)、θ
_０＝6.36667(deg)、Ｖ_Ｔ＝8.15(mm/s)とすると、テープ
倍速値ｎとドラムの回転速度Ｖ_Ｄの関係は第４図のよう
に表される。

この第４図より、ドラムの回転数は、ｎ＝250のとき328
3.96rpm、ｎ＝-250のとき705.7rpmとなる。従って、早
送り時に相対速度をある一定値に引き込むには、ｎ≦25
0のときドラム回転数は2000〜3284rpmの範囲でドラムの
回転速度を変化させればよい。また巻戻し時に相対速度
をある一定値に引き込むには、ｎ≧−250のときドラム
回転数は、705〜2000rpmの範囲でドラムの回転速度を変
化させればよい。

そこで、周期検出回路(27)において、周波数発電機(25)
からのＦＧパルスをカウントしてドラム回転速度を検出
し、このドラム回転速度情報をデコード(29)〜(31)に供
給してデコードする。例えばデコーダ(29)における第１
速度を705rpm、デコーダ(30)における第２速度を2000rp
m、デコーダ(31)における第３速度を3284rpmとすると、
早送り時には3284rpmより早く回転しているとき、デコ
ーダ(31)の出力ＤＯ_１は「０」、デコーダ(30)の出力Ｄ
Ｏ_２は「０」となり、で回転しているとき、ＤＯ_１は「１」、ＤＯ_２は「０」
となり、で回転しているとき、ＤＯ_１は「１」、ＤＯ_２は「１」
となる。また、巻戻し時には、2000rpmより早く回転し
ているとき、ＤＯ_２は「０」、デコーダ(29)の出力ＤＯ
_３は「０」となり、で回転しているとき、ＤＯ_２は「１」、ＤＯ_３は「０」
となり、で回転しているとき、ＤＯ_２は「１」、ＤＯ_３は「１」
となる。

これ等の結果は判定回路(32)に供給される。判定回路(3
2)は端子(33)から供給されるモード切換信号に応じて、
早送りモード時には、ＤＯ_１，ＤＯ_２が共に「０」のと
き減速、ＤＯ_１が「１」、ＤＯ_２が「０」のとき前の状
態を保持、ＤＯ_１，ＤＯ_２が共に「１」のとき加速する
ように決定し、一方巻戻しモードには、ＤＯ_２，ＤＯ_３
が共に「０」のとき減速、ＤＯ_２が「１」、ＤＯ_３が
「０」のとき前の状態を保持、ＤＯ_２、ＤＯ_３が共に
「１」のとき加速するように決定する。

この決定に基づいて判定回路(32)は加速のときは「１」
の信号、減速のときは「０」の信号をドラムサーボ回路
(34)に供給し、ドラムサーボ回路(34)はこれらの信号に
応じてドラムモータ(36)を加速または減速する等の制御
を行なう。

このような動作中に必ず、相対速度がある設定値を通過
し、この時再生データが再生クロックと同期するので、
その時でスイッチ回路(35)を接点ｂ側に切換えるように
する。

Ｇ_４再生データとクロックの同期後の動作上述は加速、減速情報を発生するドラムサーボ回路(34)
等のサーボ系に付いてであるが、次に再生クロックを用
いるドラムサーボ回路(42)等のサーボ系に付いて説明す
る。

早送りモード或いは巻き戻しモード時にはスイッチ回路
(16)の出力側には上述同様第５図Ａに示すようなソロバ
ン玉のようなＲＦ波形の信号Ｓ_１が得られる。この信号
Ｓ_１がイコライザ(17)、比較器(18)を通ることにより、
その出力側には第６図Ａに示すような矩形波の信号（再
生データ）Ｓ_３が得られる。この信号Ｓ_３はＰＬＬ回路
(19)に供給され、再生データが正しければ、こゝで第６
図Ｂに示すような再生データに同期した再生クロック信
号Ｓ_４が生成される。再生データが正しいか否かは誤り
検出回路(20)において、第５図Ｂに示すような誤りチェ
ック出力信号Ｓ_２が発生されることにより判別される。
つまり、信号Ｓ_２がハイレベルのとき、再生データは正
しいものが再生されている。そして、この信号Ｓ_２がハ
イレベルのときスイッチ(38)が閉成し、分周器(37)から
の第７図Ａに拡大して示す再生クロック信号Ｓ_５が変換
回路(39)に供給される。

変換回路(39)では信号Ｓ_５の立上りに同期して一定の傾
斜をもって立上る第７図Ｂに実線で示すような鋸歯状波
信号を内部的に発生しており、この信号の傾斜部が信号
Ｓ_５の立下りでサンプリングされ、この結果変換回路(3
9)の出力側には周波数信号より電圧信号に変換された第
７図Ｂに破線で示すような信号Ｓ_６が導出される。この
信号Ｓ_６のレベルは信号Ｓ_５の周期に比例して大きくな
る。つまり相対速度が早くなると周期が短くなるので信
号Ｓ_６のレベルは小さくなり、逆に相対速度が遅いと周
期が長くなるので信号Ｓ_６のレベルは大きくなる。

変換回路(39)からの電圧信号Ｓ_６は比較器(40)に供給さ
れ、基準電圧発生回路(41)からの基準電圧と比較され
る。比較器(40)の出力側には信号Ｓ_６のレベルが基準信
号のレベルより大きいと正の比較誤差信号が得られ、逆
に小さいと負の比較誤差信号が得られる。この比較誤差
信号が相対速度情報としてドラムサーボ回路(42)に供給
される。

また、カウンタ(44)はスイッチングパルスの立下りに同
期してリセットされ、誤り訂正回路(20)からの誤りチェ
ック出力信号Ｓ_２を順次カウントする。そして、スイッ
チングパルスの１周期中、つまりヘッド(1A)，(1B)の両
スキャン中にわたって、信号Ｓ_２が所定個数例えば３個
カウントされたら、データが正しく再生していると看破
し、カウンタ(44)は出力端子Ｑ_Ａ，Ｑ_Ｂに〔１１〕の出
力を発生する。これによりナンド回路(45)の出力側には
ローレベルの信号が得られ、この信号によりカウンタ(4
4)がカウント動作を停止する。また、ナンド回路(45)か
らの信号がインバータ(46)を介してフリップフロップ回
路(47)の入力端子Ｄに供給され、次のスイッチングパル
スの立下りでラッチされる。この結果、フリップフロッ
プ回路(47)の出力端子Ｑにはハイレベルの信号が得ら
れ、これによってスイッチ回路(35)が接点ｂ側に切換え
られる。

従って、ドラムサーボ回路(42)の出力がモータ(36)に供
給され、ドラムサーボ回路(42)は比較誤差信号が正のと
きはモータ(36)を加速し、負のときはモータ(36)を減速
するように制御する。つまり、モータ(36)は相対速度が
設定値より遅いときは加速され、早いときは減速され
る。これによって回転ヘッド(1A)，(1B)とテープ(14)の
相対速度は一定に制御される。

このようにして再生データが再生クロックに同期せず相
対速度が設定値より大きくずれているときは、ドラムサ
ーボ回路(34)等のサーボ系を用いて制御を行い、再生デ
ータが再生クロックに同期して相対速度が設定値に近づ
いているときは、ドラムサーボ回路(42)等のサーボ系を
用いて制御を行うようにしたので、より精度の高いきめ
細かな相対速度の制御が可能となる。

なお、上述の実施例ではヘッド(1A)，(1B)の両スキャン
中にわたって３個の誤りをチェック出力信号が得られた
場合を再生データが正しいとしたが、これに限定される
ことなく、例えばヘッド(1A)，(1B)のスキャン中に任意
の数の誤りチェック出力信号が得られた場合を再生デー
タが正しいとしてもよい。

Ｇ_５要部回路構成の一例第８図は周期検出回路(27)及びドラム加速又は減速判定
手段(28)の具体的回路構成の一例を示すもので、同図に
おいて、(50)は周波数発電機(25)（第１図）からのＦＧ
パルスが印加される入力端子であって、この入力端子(5
0)からのＦＧパルスは、そのエッヂ例えば立上りエッヂ
を検出するためのエッヂ検出回路(51)に供給される。エ
ッヂ検出回路(51)からのパルス信号は縦続接続されたカ
ウンタ(52)及び(53)のクリア端子ＣＬに供給される。エ
ッヂ検出回路(51)及びカウンタ(52)，(53)で周期検出回
路(27)（第１図）を構成している。また、カウンタ(5
2)，(53)のクロック端子には端子(54)より所定周波数例
えば10kHzのクロック信号が供給される。

カウンタ(52)は端子Ｑ_Ａ，Ｑ_Ｂ，Ｑ_Ｃ及びＱ_Ｄを有し、
夫々１，２，４及び８の重み付けを有する。また、カウ
ンタ(53)も出力端子Ｑ_Ａ，Ｑ_Ｂ，Ｑ_Ｃ及びＱ_Ｄを有し、
夫々16，32，64及び128の重み付けを有する。カウンタ
(52)のキャリ端子ＣＡはカウンタ(53)の入力端子ＩＮに
接続されている。カウンタ(52)の出力端子Ｑ_Ｃはデコー
ダ(29)（第１図）相当するナンド回路(55)の一方の入力
端に接続されると共にデコーダ(30)（第１図）に相当す
るナンド回路(56)の一方の入力端に接続される。また、
カウンタ(52)の出力端子Ｑ_Ｄはナンド回路(56)の他方の
入力端に接続されると共にデコーダ(31)（第１図）に相
当するインバータ(57)の入力端に接続される。更にカウ
ンタ(53)の入力端子Ｑ_Ｂがナンド回路(55)の他方の入力
端に接続される。

705rpm以下をデコードするコーダ(29)に相当するナンド
回路(55)はカウンタ(52)，(53)が端子(54)からのクロッ
クをＦＧパルスの一周期中約36個カウントするとゲート
を開き、2000rpm以下をデコードするデコーダ(30)に相
当するナンド回路(56)はカウンタ(52)が端子(54)からの
クロックをＦＧパルスの１周期中約12個カウントすると
ゲートを開き、3284rpm以下をデコードするデコーダ(3
1)に相当するインバータ(57)はカウンタ(52)が端子(54)
からのクロックをＦＧパルスの１周期中約８個カウント
すると反転出力を得るようになされている。

ナンド回路(55)，(56)及びインバータ(57)の出力側はＲ
−Ｓ型フリップフロップ回路(58)，(59)及び(60)の各セ
ット端子Ｓに夫々接続され、フリップフロップ回路(5
8)，(59)及び(60)の各出力端子ＱはＤ型フリップフロッ
プ回路(61)，(62)及び(63)の各入力端子に夫々接続され
ている。そして、エッヂ検出回路(51)の出力側がフリッ
プフロップ回路(58)〜(60)のリセット端子Ｒに接続され
ると共にインバータ(64)を介してフリップフロップ回路
(61)〜(63)のクロック端子に接続される。

フリップフロップ回路(61)の出力側はインバータ(65)を
介してＲ−Ｓ型フリップフロップ回路(66)のセット端子
Ｓに接続され、フリップフロップ回路(62)の出力側はフ
リップフロップ回路(66)のリセット端子Ｒに接続される
と共にインバータ(67)を介してＲ−Ｓ型フリップフロッ
プ回路(68)のセット端子Ｓの接続され、フリップフロッ
プ回路(63)の出力側はフリップフロップ回路(68)のリセ
ット端子Ｒに接続される。フリップフロップ回路(66)及
び(68)の出力側は夫々アンド回路(69)及び(70)の一方の
入力端に接続され、アンド回路(69)の方の入力端にはモ
ード切換信号が印加される端子(71)がインバータ(72)を
介して接続され、アンド回路(70)の他方の入力端には端
子(71)が直接接続される。そして、アンド回路(69)，(7
0)の各出力端はオア回路(73)の各入力端に接続され、オ
ア回路(73)の出力端より出力端子(74)が取り出され、こ
の出力端子(74)がドラムサーボ回路(34)（第１図）の入
力側に接続される。なお、(58)〜(73)で判定回路(32)
（第１図）を構成している。

Ｇ_６要部回路動作次にこの回路の動作を第９図の信号波形を参照して説明
する。いま、端子(50)より第９図Ａに示すようなＦＧパ
ルスがエッジ検出回路(51)に供給されると、こゝでその
立上りエッジが検出されてその出力側には第９図Ｂに示
すようなパルス信号が得られる。このパルス信号がカウ
ンタ(52)，(53)のクリア端子ＣＬに供給されることによ
りカウンタ(52)，(53)がクリアされる。そして、この時
点よりカウンタ(52)，(53)は端子(54)からのクロックを
カウントする。この結果、ＦＧパルスの１周期の長さに
応じたカウント値がカウンタ(52)，(53)より得られる。
つまり、任意の時点におけるドラムの回転速度が検出さ
れる。

ドラムの回転数が705rpm以下であるとナンド回路(55)の
出力側には「０」の出力が得られ、2000rpm以下である
とナンド回路(56)の出力側には「０」の出力が得られ、
3284rpm以下であるとインバータ(57)の出力側には
「０」の信号が得られる（第４図Ｃ）。アンド回路(5
5)，(56)及びインバータ(57)の出力が「０」になると、
フリップフロップ回路(58)〜(60)の出力側には「１」の
信号が夫々得られる（第４図Ｄ）。そして、この「１」
の信号がエッヂ検出回路(51)からのパルス信号がインバ
ータ(64)で反転されてフリップフロップ回路(61)〜(63)
のクロック端子に印加された時点でフリップフロップ回
路(61)〜(63)に取り込まれ、フリップフロップ回路(61)
〜(63)の出力は「１」となる（第４図Ｅ）。なお、この
ときのＲ−Ｓ型フリップフロップ回路(58)〜(60)の真理
値表は次の第１表の如くである。

こゝでフリップフロップ回路(61)〜(63)の出力ＤＯ_３′
〜ＤＯ_１′は、ドラムの回転速度及び各モード（早送
り、巻戻し）に応じて次のようになる。すなわち、早送
りモードではドラムの回転速度が3284rpmより早い場
合、フリップフロップ回路(63)の出力ＤＯ_１′及びフリ
ップフロップ回路(62)の出力ＤＯ_２′は共に「１」とな
り、2000〜3284rpmの範囲の場合、出力ＤＯ_１′は
「０」、出力ＤＯ_２′は「１」となり、2000rpm以下の
場合、出力ＤＯ_１′及びＤＯ_２′は共に「０」となる。
一方、巻戻しモードではドラムの回転速度が2000rpmよ
り早い場合、フリップフロップ回路(62)の出力ＤＯ_２′
及びフリップフロップ回路(61)の出力ＤＯ_３′は共に
「１」となり、705〜2000rpmの範囲の場合、出力Ｄ
Ｏ_２′は「０」、出力ＤＯ_３′は「１」となり、705rpm
以下の場合、出力ＤＯ_２′及びＤＯ_３′は共に「０」と
なる。

これ等を整理すると次の第２表の如くなる。

フリップフロップ回路(61)の出力はインバータ(65)を介
してフリップフロップ回路(66)のセット端子Ｓに供給さ
れ、フリップフロップ回路(62)の出力はフリップフロッ
プ回路(66)のリセット端子Ｒに供給されると共にインバ
ータ(67)を介してフリップフロップ回路(68)のセット端
子Ｓに供給され、フリップフロップ回路(63)の出力はフ
リップフロップ回路(68)のリセット端子Ｒに供給され
る。そして、フリップフロップ回路(66)及び(68)は上記
第１表の真理値表に従って働く。たゞしこの場合、フリ
ップフロップ回路(66)，(68)のセット端子Ｓとリセット
端子が共に「０」で出力端子Ｑが「０」である動作は存
在しない。

また、端子(71)より早送りモードではハイレベル「１」
の信号が供給され、巻戻しモードではローレベル「０」
の信号が供給される。従って早送りモードではアンド回
路(70)のゲートが開き、フリップフロップ回路(68)の出
力がオア回路(73)を介して出力端子(74)に取り出され
る。つまり、出力端子(74)にはフリップフロップ回路(6
8)の出力端子Ｑの出力が「１」の時は加速情報が得ら
れ、出力が「０」の時は減速情報が得られ、出力が「不
変」の時は前の状態が保持される。また、巻戻しモード
ではアンド回路(69)のゲートが開き、フリップフロップ
(66)の出力がオア回路(73)を介して出力端子(74)に取り
出される。つまり、出力端子(74)にはフリップフロップ
回路(66)の出力端子Ｑの出力が「１」の時は加速情報が
得られ、出力が「０」の時は減速情報が得られ、出力が
「不変」の時は前の状態が保持される。

Ｈ発明の効果上述の如くこの発明によれば、ドラムモータの回転速度
に比例したＦＧパルスの周期を計測して、その周期より
そのときのドラムの回転速度がどの範囲にあるかを判定
し、加速または減速を決定し、この加速または減速情報
をドラム駆動回路に供給してドラムの回転速度を所定の
範囲内で変化させ、相対速度がある設定値を通過させる
ようにして再生クロックによるドラムサーボに入るよう
にしたので、ドロップアウト等の影響を何等受けること
なくテープとヘッドの相対速度を常に一定制御すること
ができる。

【図面の簡単な説明】第１図はこの発明の一実施例を示すブロック図、第２図
〜第７図は第１図の動作説明に供するための線図、第８
図はこの発明の要部の具体的回路構成の一例を示す回路
図、第９図は第８図の動作説明に供するための波形図で
ある。 (11A)，(11B)は回転磁気ヘッド、(14)は磁気テープ、(1
8)，(40)は比較器、(27)は周期検出回路、(28)はドラム
加速又は減速判定手段、(34)はドラムサーボ回路であ
る。

Claims

【特許請求の範囲】

【請求項１】ドラムモータの回転速度を検出するための
回転速度検出手段と、該回転速度検出手段の出力に基づ
いて上記ドラムモータを加速させるか減速させるかの判
断を行ない上記ドラムモータの回転速度制御を行うため
のドラムサーボ手段を備える第１のサーボ系と、記録媒体から再生された信号から生成された再生クロッ
クに基づいて上記ドラムモータの回転速度制御を行うた
めのドラムサーボ手段を備える第２のサーボ系と、上記記録媒体とドラムモータとの相対速度の所定値に対
するずれに基づいて上記第１のサーボ系と第２のサーボ
系とを切り替えるための切換手段を備えることを特徴と
する再生装置。