JPH06506319A - リードレス・パッド・アレイ・チップ・キャリア - Google Patents

リードレス・パッド・アレイ・チップ・キャリア

Info

Publication number
JPH06506319A
JPH06506319A JP4503144A JP50314492A JPH06506319A JP H06506319 A JPH06506319 A JP H06506319A JP 4503144 A JP4503144 A JP 4503144A JP 50314492 A JP50314492 A JP 50314492A JP H06506319 A JPH06506319 A JP H06506319A
Authority
JP
Japan
Prior art keywords
circuit board
leadless
printed circuit
pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4503144A
Other languages
English (en)
Other versions
JP2822272B2 (ja
Inventor
ミューレン，ウィリアム・ビー・ザ・サード
アービッシュ，グレン・エフ
フレイマン，ブルース・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Motorola Solutions Inc
Original Assignee
Citizen Watch Co Ltd
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24533025&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06506319(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Citizen Watch Co Ltd, Motorola Inc filed Critical Citizen Watch Co Ltd
Publication of JPH06506319A publication Critical patent/JPH06506319A/ja
Application granted granted Critical
Publication of JP2822272B2 publication Critical patent/JP2822272B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 リードレス・パッド・アレイ・チップ・キャリア技術分野 本発明は、一般に電子デバイスに関し、さらに詳しくは、半導体デバイス用パッ ケージに関し、特にトランスファー成形された半導体パッケージに関する。
背景 ビン・グリッド・アレイ・パッケージはプラグイン型パッケージにおいて非常に 多くのビンを設けるので、集積回路パッケージングにおいて広く利用されている 。標準的な間隔（例えば、２中心点間で２．５ｍｍ）を有するビンのアレイはセ ラミック基板上に配置され、ビンが基板の一面から外側に延在して、主プリント 回路板上のソケットと結合するようになっている。集積回路または半導体デバイ スは、セラミック基板の上面上に装着され、集積回路のポンディング・バンドと 基板上のトレースとの間でワイヤ・ボンディングが行なわれる。集積回路、リー ドおよびワイヤ・ボンドは封入体（ｅｎｃａｐｓｕｌａｎｔ）によって被覆され 、パッケージを完成する。
二種類の封入方法が利用されている。第１の方法では、グロブ・トップ（ｇｌｏ ｂｔｏｐ）またはチップ・オン・ボード（ｃｈｉｐ−ｏｎ−ｂｏａｒｄ）技術の ように、集積回路チップおよび関連する相互接続がプラスチック樹脂内に封入さ れる。第２の方法では、デバイスおよびセラミック基板上に熱硬化性プラスチッ ク材料をトランスファー成形することによってアセンブリが封入される。トラン スファー成形では、封入されるアセンブリは金属モールド内に配置され、このモ ールドは形成すべき被覆の形状を定める凹部を有する。固形プラスチックが加熱 され、ゲートを介してモールドに圧入される。この熱と圧力とによって、プラス チックは液化し、集積回路を取り巻くモールド中空部に流入する。このモールド は加熱され、プラスチックを硬化させ、そして成形されたアセンブリはモールド から取り外される。トランスファー成形の基本的特性は米国特許第４，４６０， ５３７号において教示されている。
プラスチック・ビン・グリッド・アレイ・アセンブリの構造は、セラミックのそ れと同様である。セラミック基板を利用せずに、エポキシ・ガラスまたはポリエ ステル・ガラスのプリント回路板などの低コストの基板が基板として用いられる 。これらの基板の製造は、従来のプリント回路板の製造工程と同じ組立工程およ び方法で行なわれる。パッケージのビンは回路板のめっき貫通穴（ｐｌａｔｅｄ 　ｔｈｒｏｕｇｈｈｏｌｅ）に挿入され、圧力装着（ｐｒｅｓｓ−ｆｉｔ）また はりフロー半田付けされる。
従来技術の第１ａ図および第１ｂ図において、プラスチック成形ビン・グリッド ・アレイ１０は、基板１２の底面から延在するビン１４の７レイを含む基板１２ の周りに形成されている。プラスチック・コンパウンド１６は基板の周りにトラ ンスファー成形され、完成されたパッケージを形成する。基板は、基板１２のエ ツジ部をモールドの位置合わせバンプ（ｒｅｇｉｓｔｒａｔｉｏｎ　ｂｕｍｐ） に対して配置することによってモールド内で位置合わせされる。成形が完成する と、位置合わせバンブは凹部またはリブ（ｒｉｂ）　１３として完成されたビン ・グリッド・アレイ・パッケージに現われる。
成形ビン・グリッド・アレイ・パッケージを形成する別の方法や構成では、傾斜 側壁１８を用いて、成形部１品を成形プレスから取り外すのを助けている。この ようなトランスファー成形プラスチック・ビン・グリッド・アレイ・パッケージ は米国特許第４，９３５，５８１号において教示されている。
セラミック・ビン・グリッド・アレイに比較して、プラスチック・ビン・グリッ ド・アレイの利点は、低コストであり、電気性能が良好なことである。しかし、 これらの利点にもかかわらず、低密度で脆いビンはビン・グリッド・アレイ・パ ッケージにおいて主な問題として残っている。
リード付きビンを基板に取付ける必要性により、ビン・グリッド・アレイ・パッ ケージにおいて固有の密度制限がある。従来のパッケージは２．５ｍｍ間隔で配 置されたビンを利用し、より新しいパッケージでは、１．２５ｍｍセンタ・ビン の高密度化が期待されているが、コストが高い。
１．２５ｍｍセンタを実現するためには、高価なマルチレイヤ基板構造を利用し なければならない。さらに、ビンを製造し、取付けるコストは高くなる。大型ビ ン・グリッド・アレイ・パッケージは、パッケージ・リードが曲がったり傾いた りするため、主回路板に組み立てるのが困難である。
パッケージの寸法が大きくなると、これらの問題も大きくなる。高密度の１．２ ５ｍｍセンタのパッケージでは、リードの直径が小さいためリードが曲がりゃす い。
プラスチック・ビン・グリッド・アレイ・パッケージを利用する場合、大きな集 積回路チップを用いることも制限される。従来では、プラグイン・チップ・キャ リアを必要とする小さな集積回路を有する家電電子機器用としてのみこれらのパ ッケージを利用するのが常識であった。大型チップを利用する場合、基板とシリ コン・チップとの間の熱膨張差に対処するためセラミック基板が用いられる。従 来のセラミックおよびプリント回路板のビン・グリッド・アレイ・パッケージに おいて見られる密度、リードの脆性。
電気性能、コストおよび信頼性という固有の問題を克服する低コストで高密度の プラスチック・パッケージが必要なのは明らかである。
発明の概要 本発明に従って、パッド・アレイ・チップ・キャリア・パッケージが提供され、 このパッケージは、底面上に半田パッドのアレイを有し、かつ、上面に電気的か つ物理的に装着された半導体デバイスを有する樹脂性回路担体基板からなる。保 護プラスチック被覆は半導体デバイスの周りでトランスファー成形され、回路担 体基板の上面の実質的にすべてを被覆する。
本発明の別の実施例では、主回路板に容易に半田付けされるパッド・アレイ・チ ップ・キャリア・パッケージを設けるため、半田バンプが半田パッド上に形成さ れる。
本発明のさらに別の実施例では、半導体デバイスの下の回路担体基板にメタル補 強材（ｍｅｔａｌ　５ｔｉｆｆｅｎｅｒ）がボンディングされる。半導体デバイ スは基板に電気的に接続され、被覆が半導体デバイスの周りにトランスファー成 形されて、回路担体基板の上面の実質的にすべてを被覆する。
図面の簡単な説明 第１ａ図は、従来のピン・グリッド・アレイ・パッケージの斜視図である。
第１ｂ図は、従来のビン・グリッド・アレイ・パッケージの切り欠き斜視図であ る。
第２図は、本発明による樹脂成形されたパッド・アレイ・チップ・キャリアの斜 視図である。
第３は、本発明によるパッド・アレイ・チップ・キャリアの底面の平面図である 。
第４図は、第２図および第３図のの！ＡＡから見た部分的な断面図である。
第５図は、本発明の別の実施例の同じ部分的な断面図である。
第６図は、本発明の別の実施例の同じ部分的な断面図である。
好適な実施例の詳細な説明 第２図において、リードレスのトランスファー成形されたパッド・アレイ・チッ プ・キャリア２０は、集積回路チップまたは半導体デバイス２４を回路担体基板 （ｃｉｒｃｕｉｔｃａｒｒｙｉｎｇ　５ｕｂｓｔｒａｔｅ）　２２上に配置する ことによって形成される。回路担体基板は、エポキシ・ガラスまたはポリイミド ・ガラスなどの樹脂性プリント回路板であるが、ポリイミド、ポリエステルまた はポリエチルイミド膜からなる可視性回路板など他の材料からなってもよい。基 板２２は、基板の上面にメタライゼーション・パターン２５を有する。
集積回路２４は基板２２に接着ボンディングあるいは共晶ボンディングされ、メ タライゼーション・パターン２５にワイヤ・ボンディングされる。また集積回路 ２４は、フリップ・チップ・ボンディングまたはＴＡＢ（ｔａｐｅ−ａｕｒｏｍ ａｔｅｄ−ｂｏｎｄｉｎｇ）によって基板２２に取付けることもできる。基板お よびチップのアセンブリは成形機に入れられる。一般に、トランスファー成形機 が用いられるが、用いる材料に応じて、射出成形や反応射出形成（ＲＩ　Ｍ：ｒ ｅａｃｔｉｏｎ　１ｎｊｅｃｔｉｏｎ　ｍｏｌｄｉｎｇ）などの他の成形方法も 利用できる。トランスファー成形は熱硬化材料を用いるが、村山形成は熱可慾材 料を利用し、ＲＩＭは熱可塑性であるがモールド内で反応して熱硬化する材料を 利用する。
被覆２６は、チップおよびすべての関連する相互接続を封入し、被覆するために チップの周りで成形される。実際には、成形コンパウンド２６は基板２２のエツ ジ部まで延在するが、基板がモールド内にある開基板を保持または固定する手段 を設けるため、成形コンパウンド２６は基板２２のエツジ部からある距離で中断 することが好ましい。基板２２を成形コンパウンド２６の本体以上に延在させる ことにより、（従来技術のように）成形された本体において切り欠き部やリブを 設ける必要が無くなる。
基板２２の底面は、特定の構成（第３図参照）で配置された半田パッド３４のア レイ３５を有する。一般に半田バンドは円形であるが、他の形状でもよい。半田 パッド３４は、パッド・アレイ・チップ・キャリアと主回路板（図示せず）との 間で電気的な相互接続を行なう。半田パッド３４は、回路板の他の部分と同じメ タライゼーション（一般に鋼）からなり、金などの別の材料で被覆して、半田パ ッドが酸化することを防ぐことができる。パッド・アレイ・チップ・キャリアを 主プリント回路板に半田付けする場合、半田パッドは半田めっきで被覆するが、 あるいは半田ベースト、半田玉または他の方法でリフローして、半田パッド上に 半田バンプを作ることができる。
第４図において、基板２２はチップ・ボンディング・メタライゼーション・パッ ド４３を含み、このパッド４３に対して導電性接着剤を用いてチップ２４が取付 けられる。
共晶ボンディングなどの他の取付は手段も利用できる。このチップは、一般に金 またはアルミニウムのメタル細線４９によってメタライゼーション・パターン２ ５に電気的にワイヤ・ボンディングされる。メタライゼーション・パターン２５ から半田パッド３４への電気接続は、めっき貫通穴４２によって行なわれる。プ リント回路板の上面のメタライゼーション・パターン２５は、めっき貫通穴４２ において環状リングとして中断する。プリント回路板の底面上の電気接続は、め っき貫通穴４２を別の環状リンクに接続し、メタライゼーション・パターンを半 田パッド３−４まで延在させることによって行なわれる。一般に、半田マスク４ １がメタライゼーション・パターンおよびめっき貫通穴４２上に配置されるが、 必要に応じて省いても、あるいは部分的に用いてもよい。チップを装着し、電気 接続を行なった後、熱可田または熱硬化成形フンバウンド（好ましくは熱硬化エ ポキシ）を用いてアセンブリはトランスファー成形される。成形コンパウンド２ ６はチップ２４およびワイヤ・ボンディング４９を封止し、プリント回路板２２ の上面のほとんどすべてを被覆する。プリント回路板の上面は成形コンパウンド によって完全には被覆されておらず、モールドにアセンブリを固定し、かつ組立 工程におけるその後の取り扱いを簡単に−するために成形コンパウンドの周辺部 の小さな部分が露出されたままになっていることがわかる。チップ・キャリアの 周辺部においてプリント回路板の上面の一部を露出することにより、成形しやす くするために被覆内にリブまたは凹部を設ける必要が無くなる。所望の構成に応 じて、回路板の露出部は被覆の１つの面、２つの面、３つの面またはすべての面 上にあってもよい。
本発明の別の実施例（第５図）は、バンプを有する半田パッドを形成するため半 田パッド５４上に半田バンプ５２を利用している。半田バンプを利用することに より、パッド・アレイ・チップ・キャリアは主回路板（図示せず）上の半田パッ ドに容易に半田付けすることができる。半田バンプの高さは、表面装着相互接続 ができる十分な高さで、一般に約３ミルないし約３０ミルで、半田パッド５４と ほぼ同じ直径でなければならない。
本発明の別の実施例（第６図）は、スチール、ニッケル。
鋼クラッド・アンバ（ｃｏｐｐｅｒ　ｃｌａｄ　１ｎｖａｒ）、合金４２などの 材料、もしくは約１３，０００メガパスカル（ｍｅｇａｐａｓｃａｌ）以上の弾 性係数を有する材料の薄板からなるメタル部材または補強部材（ｓｔｉｆｆｅｎ ｅｒ）　６０を用いている。補強材の厚さは、使用する材料の種類に応じて約０ ゜０８ないし０．２５ｍｍである。この補強材は、接着材料６８を用いてプリン ト回路板６２のパッド６３に接着ボンディングされる。次にチップ６４は、前例 のように導電性接着剤６７を用いて補強材６０に取付けられる。このメタル補強 材は、プリント回路板とシリコン・チップの熱膨張係数の差によって生じる機械 的応力を低減する働きをする。
この応力を低減することにより、プラスチック・パッド・アレイ・チップ・キャ リア・パッケージにおいてより大きな集積回路チップを用いることができる。前 の実施例と同じようにして、ワイヤ・ボンディング６９によってチップと回路板 ６２との間で電気接続を行なう。被覆６６は前例と同様に成形され、集積回路６ ４．ワイヤ・ボンディング６９、補強材６０およびプリント回路板６２の上面を 封入する。
マルチレイヤ回路板構造およびめくら穴（ｂｌｉｎｄ　ｖｉａ）を利用すること によって、さらに高密度化を実現することができる。ビンの必要を省くことによ り、センタ間でわずか２０ミルの相互接続間隔を有するチップ・キャリアを実現 することができる。より大きな集積回路を装着し、封入して、低コストのパッケ ージを容易に製造することができる。
本明細書において説明したパッド・アレイ・チップ・キャリアのさまざまな変更 や修正は当業者に想起され、このような変更や修正が添付の請求の範囲に含まれ る範囲で、これらの変更や修正は本発明の一部であると理解される。
Ｎ （Ｄ い− あ 国際調査報告 ＋ｓ＋ａｔｍ−＾−”””　−ＰＣＴ１０３９１１０８７８７フロントページの 続き （７２）発明者　フレイマン、ブルース・ジエイアメリカ合衆国フロリダ州プラ ンテーション、ノース・パイン・アイランド・ロード・ナンバー１１４・７２１

Claims (11)

    【特許請求の範囲】
  1. １．相対する第１および第２平面を有する、リードレス回路を搭載した絶縁基板 ； 前記回路担体基板の前記第１面上に電気的かつ物理的に装着された半導体デバイ ス； 表面装着半田パッドの実質的に同一平面のアレイを有する前記基板の第２面であ って、前記アレイの一部は前記半導体デバイスの下に設けられている前記基板の 第２面；前記リードレス回路担体基板を貫通する穴によって前記表面装着半田パ ッドに電気的に接続された前記半導体デバイス； 前記半導体デバイスの周りでトランスファー成形され、かつ、前記リードレス回 路担体基板の一部を被覆して、リードレス・パッド・アレイ・チップ・キャリア を形成する樹脂製の保護被覆； によって構成されることを特徴とするリードレス・パッド・アレイ・チップ・キ ャリア・パッケージ。
  2. ２．前記保護被覆は前記リードレス回路担体基板よりも小さく、そのため前記保 護プラスチック被覆の周辺部において前記リードレス回路担体基板の前記第１面 の一部を露出することを特徴とする請求項１記載のリードレス・パッドアレイ・ チップ・キャリア・パッケージ。
  3. ３．前記半導体デバイスは前記リードレス回路担体基板にワイヤ・ボンディング されることを特徴とする請求項１記載のリードレス・パッド・アレイ・チップ・ キャリア・パッケージ。
  4. ４．前記半導体デバイスは、リードレス回路担体基板に直接取付けられることを 特徴とする請求項１記載のリードレス・パッド・アレイ・チップ・キャリア・パ ッケージ。
  5. ５．前記半田パッド上に半田バンプをさらに含んで構成されることを特徴とする 請求項１記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ。
  6. ６．相対する第１および第２平面を有するプリント回路板であって、該第１平面 はメタライゼーション・パターンと、半導体デバイスの装着領域とを有するプリ ント回路板；行と列とに配置され、かつ、前記プリント回路板の前記第２平面に 対して実質的に同一平面上にある半田パッドのアレイであって、該アレイの一部 は前記装着領域の下に設けられている半田パッドのアレイ； 半田パッドの前記アレイを前記メタライゼーション・パターンに電気接続する、 前記プリント回路板における導電穴； 前記プリント回路板の第１平面に物理的に装着され、かつ、前記プリント回路板 のメタライゼーション・パターンに電気的にワイヤ・ボンディングされた前記半 導体デバイス；および 前記半導体デバイスおよび前記ワイヤ・ボンディングの周りでトランスファー成 形され、かつ、前記プリント回路板の前記第１平面の実質的にすべてを被覆して 、リードレス・パッド・アレイ・チップ・キャリアを形成する熱硬化樹脂被覆； によって構成されることを特徴とするリードレス・パッド・アレイ・チップ・キ ャリア・パッケージ。
  7. ７．前記被覆は前記プリント回路板よりも小さく、そのため前記被覆の周辺部に おいて前記プリント回路板の前記第１平面の一部を露出することを特徴とする請 求項６記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ。
  8. ８．前記プリント回路板に対して中央でボンディングされ、前記半導体デバイス の装着領域を設けるメタル部材をさらに含んで構成されることを特徴とする請求 項６記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ。
  9. ９．相対する第１および第２平面を有するプリント回路板であって、該第１平面 はメタライゼーション・パターンを有するプリント回路板； 前記メタライゼーション・パターンに物理的に取付けられた少なくとも一つの半 導体デバイス；前記半導体デバイスを前記メタライゼーション・パターンに電気 的に接続するワイヤ・ボンディング；前記プリント回路板の第２面上にあり、か つ、実質的に同一平面の半田パッドの行列であって、該行列の一部は前記半導体 デバイスの下にある半田パッドの行列；半田パッドの前記行列を前記メタライゼ ーション・パターンに電気的に接続する、前記プリント回路板における導電穴； 前記半田パッド上の半田バンプ；および前記少なくとも一つの半導体デバイスお よび前記ワイヤ・ボンディングの周りにトランスファー成形され、かつ、前記プ リント回路板の第１面を実質的に被覆する熱硬化プラスチック樹脂からなる被覆 であって、該被覆は前記プリント回路板よりも小さく、そのため前記被覆の周辺 において前記プリント回路板の第１面の一部を露出して、リードレス・パッド・ アレイ・チップ・キャリアを形成する被覆；によって構成されることを特徴とす るリードレス・パッド・アレイ・チップ・キャリア・パッケージ。
  10. １０．表面装着半田パッドの前記アレイは、市松模様状に配置され、前記プリン ト回路板の第２面を実質的に被覆することを特徴とする請求項１記載のリードレ ス・パッド・アレイ・チップ・キャリア・パッケージ。
  11. １１．前記アレイは、２つ以上の行と２つ以上の列の半田パッドからなることを 特徴とする請求項１記載のリードレス・パッド・アレイ・チップ・キャリア・パ ッケージ。
JP4503144A 1990-12-21 1991-11-21 リードレス・パッド・アレイ・チップ・キャリア Expired - Lifetime JP2822272B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63184890A 1990-12-21 1990-12-21
US631,848 1990-12-21

Publications (2)

Publication Number Publication Date
JPH06506319A true JPH06506319A (ja) 1994-07-14
JP2822272B2 JP2822272B2 (ja) 1998-11-11

Family

ID=24533025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4503144A Expired - Lifetime JP2822272B2 (ja) 1990-12-21 1991-11-21 リードレス・パッド・アレイ・チップ・キャリア

Country Status (7)

Country Link
EP (1) EP0563264B1 (ja)
JP (1) JP2822272B2 (ja)
KR (1) KR970011619B1 (ja)
AU (1) AU647864B2 (ja)
CA (1) CA2095609C (ja)
DE (1) DE69129906T2 (ja)
WO (1) WO1992011654A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128455A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
EP0582052A1 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Low profile overmolded semiconductor device and method for making the same
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
DE19739591A1 (de) * 1997-09-10 1999-03-11 Wuerth Elektronik Gmbh & Co Kg Recyclingfähige Leiterplatte, bestehend aus einem Folien- und Trägersystem
JP4559163B2 (ja) 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
DE102012106700A1 (de) * 2012-07-24 2014-01-30 Valeo Schalter Und Sensoren Gmbh Ultraschallsensoranordnung mit einem Zwischenelement, Vorrichtung und Verfahren zum Herstellen einer Ultraschallsensoranordnung für ein Kraftfahrzeug
CN106409747A (zh) * 2016-11-15 2017-02-15 广东美的制冷设备有限公司 智能功率模块及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680617A (en) * 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
JP2502511B2 (ja) 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4874722A (en) * 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
US5077633A (en) * 1989-05-01 1991-12-31 Motorola Inc. Grounding an ultra high density pad array chip carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128455A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0563264A1 (en) 1993-10-06
KR930703701A (ko) 1993-11-30
WO1992011654A1 (en) 1992-07-09
AU647864B2 (en) 1994-03-31
JP2822272B2 (ja) 1998-11-11
CA2095609C (en) 1996-11-26
KR970011619B1 (ko) 1997-07-12
DE69129906D1 (de) 1998-09-03
DE69129906T2 (de) 1999-03-04
AU9163991A (en) 1992-07-22
EP0563264B1 (en) 1998-07-29
CA2095609A1 (en) 1992-06-22
EP0563264A4 (fr) 1993-08-02

Similar Documents

Publication Publication Date Title
US5241133A (en) Leadless pad array chip carrier
US6528722B2 (en) Ball grid array semiconductor package with exposed base layer
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
JP2981141B2 (ja) グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
US6531770B2 (en) Electronic part unit attached to a circuit board and including a cover member covering the electronic part
JP3291368B2 (ja) ボールグリッドアレイ型半導体パッケージの構造
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
JPH04129262A (ja) 薄いモールド型表面実装電子デバイス及びその製造法
JPH06506319A (ja) リードレス・パッド・アレイ・チップ・キャリア
US20090310322A1 (en) Semiconductor Package
US20010022397A1 (en) Hybrid BGA and QFP chip package assembly and process for same
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JPH1074887A (ja) 電子部品及びその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
KR100549299B1 (ko) 반도체패키지 및 그 제조 방법
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH07183425A (ja) 半導体装置とその製造方法
JP4175339B2 (ja) 半導体装置の製造方法
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070904

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080904

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090904

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100904

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110904

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110904

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 14