JPH065071A - タイミング制御装置 - Google Patents
タイミング制御装置Info
- Publication number
- JPH065071A JPH065071A JP4188694A JP18869492A JPH065071A JP H065071 A JPH065071 A JP H065071A JP 4188694 A JP4188694 A JP 4188694A JP 18869492 A JP18869492 A JP 18869492A JP H065071 A JPH065071 A JP H065071A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- refresh
- signal
- generation circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 通常時とバッテリバックアップ時のリフレッ
シュタイミング生成回路を共通にすることができ、装置
の小型化と制御の簡素化が可能なタイミング制御装置を
提供すること。 【構成】 データの書込／読出およびデータのリフレッ
シュを行うメモリモジュール４０と、書き込みおよび読
み出し動作のタイミング信号を生成しメモリモジュール
４０に出力する書込／読出タイミング生成回路１０と、
通常動作時およびバッテリバックアップ時にリフレッシ
ュタイミング信号を生成しメモリモジュール４０に出力
するリフレッシュタイミング生成回路２０と、リフレッ
シュタイミング信号を選択するタイミング切換信号２０
０を生成しメモリモジュール４０に出力するタイミング
切換回路３０とを具備するという構成を採っている。
シュタイミング生成回路を共通にすることができ、装置
の小型化と制御の簡素化が可能なタイミング制御装置を
提供すること。 【構成】 データの書込／読出およびデータのリフレッ
シュを行うメモリモジュール４０と、書き込みおよび読
み出し動作のタイミング信号を生成しメモリモジュール
４０に出力する書込／読出タイミング生成回路１０と、
通常動作時およびバッテリバックアップ時にリフレッシ
ュタイミング信号を生成しメモリモジュール４０に出力
するリフレッシュタイミング生成回路２０と、リフレッ
シュタイミング信号を選択するタイミング切換信号２０
０を生成しメモリモジュール４０に出力するタイミング
切換回路３０とを具備するという構成を採っている。
Description
【０００１】
【産業上の利用分野】本発明は、タイミング制御装置に
係り、特にＤＲＡＭを使用した記憶装置のリフレッシュ
タイミングを制御するのに好適なタイミング制御装置に
関する。
係り、特にＤＲＡＭを使用した記憶装置のリフレッシュ
タイミングを制御するのに好適なタイミング制御装置に
関する。
【０００２】
【従来の技術】図２に従来例を示す。この図２の従来例
はデータの書き込みおよび読み出しが行われるメモリア
レイ５０と、メモリアレイ５０にデータの書き込みや読
み出しおよびリフレッシュを行うための各種タイミング
信号を生成する書込／読出／リフレッシュタイミング生
成回路１１と、バッテリーバックアップ時にメモリアレ
イ５０のデータをリフレッシュしてデータ保持を行うた
めのバックアップリフレッシュタイミング信号を生成す
るバックアップリフレッシュタイミング生成回路２１
と、バッテリバックアップ信号２０１により書込／読出
／リフレッシュタイミング生成回路１１の出力とバック
アップリフレッシュタイミング生成回路２１の出力のい
ずれかを選択しメモリアレイ５０に出力するタイミング
セレクタ６０を備えている。通常の書き込みあるいは読
み出しおよびリフレッシュ動作を行う時は、書込／読出
／リフレッシュタイミング生成回路１１からの書き込み
タイミング信号あるいは読み出しタイミング信号および
リフレッシュタイミング信号が、タイミングセレクタ６
０を介してメモリアレイ５０に出力される。メモリアレ
イ５０は、タイミングセレクタ６０からの書き込みタイ
ミング信号あるいは読み出しタイミング信号およびリフ
レッシュタイミング信号に同期して書き込み動作あるい
は読み出し動作およびリフレッシュ動作を行う。バッテ
リバックアップに移行するとバッテリバックアップ信号
２０１がタイミングセレクタ６０に入力され、バックア
ップリフレッシュタイミング生成回路２１からのバック
アップリフレッシュタイミング信号がタイミングセレク
タ６０を介してメモリアレイ５０に入力される。メモリ
アレイ５０はタイミングセレクタ６０からのバックアッ
プリフレッシュタイミング信号に同期してリフレッシュ
動作を行う。
はデータの書き込みおよび読み出しが行われるメモリア
レイ５０と、メモリアレイ５０にデータの書き込みや読
み出しおよびリフレッシュを行うための各種タイミング
信号を生成する書込／読出／リフレッシュタイミング生
成回路１１と、バッテリーバックアップ時にメモリアレ
イ５０のデータをリフレッシュしてデータ保持を行うた
めのバックアップリフレッシュタイミング信号を生成す
るバックアップリフレッシュタイミング生成回路２１
と、バッテリバックアップ信号２０１により書込／読出
／リフレッシュタイミング生成回路１１の出力とバック
アップリフレッシュタイミング生成回路２１の出力のい
ずれかを選択しメモリアレイ５０に出力するタイミング
セレクタ６０を備えている。通常の書き込みあるいは読
み出しおよびリフレッシュ動作を行う時は、書込／読出
／リフレッシュタイミング生成回路１１からの書き込み
タイミング信号あるいは読み出しタイミング信号および
リフレッシュタイミング信号が、タイミングセレクタ６
０を介してメモリアレイ５０に出力される。メモリアレ
イ５０は、タイミングセレクタ６０からの書き込みタイ
ミング信号あるいは読み出しタイミング信号およびリフ
レッシュタイミング信号に同期して書き込み動作あるい
は読み出し動作およびリフレッシュ動作を行う。バッテ
リバックアップに移行するとバッテリバックアップ信号
２０１がタイミングセレクタ６０に入力され、バックア
ップリフレッシュタイミング生成回路２１からのバック
アップリフレッシュタイミング信号がタイミングセレク
タ６０を介してメモリアレイ５０に入力される。メモリ
アレイ５０はタイミングセレクタ６０からのバックアッ
プリフレッシュタイミング信号に同期してリフレッシュ
動作を行う。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、リフレッシュタイミング生成回路が通
常動作時とバッテリバックアップ用の２つ必要なため
に、通常動作時とバッテリバックアップ時の移行時にリ
フレッシュタイミングが重ならないようにどちらかのリ
フレッシュ要求を待たせる等の調停制御を行わなければ
ならず、制御が複雑になるとともに装置の小型化ができ
ないという不都合があった。
来例においては、リフレッシュタイミング生成回路が通
常動作時とバッテリバックアップ用の２つ必要なため
に、通常動作時とバッテリバックアップ時の移行時にリ
フレッシュタイミングが重ならないようにどちらかのリ
フレッシュ要求を待たせる等の調停制御を行わなければ
ならず、制御が複雑になるとともに装置の小型化ができ
ないという不都合があった。
【０００４】
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくに通常時とバッテリバックアップ
時のリフレッシュタイミング生成回路を共通にすること
ができ、装置の小型化と制御の簡素化を図ることができ
るタイミング制御装置を提供することにある。
不都合を改善し、とくに通常時とバッテリバックアップ
時のリフレッシュタイミング生成回路を共通にすること
ができ、装置の小型化と制御の簡素化を図ることができ
るタイミング制御装置を提供することにある。
【０００５】
【課題を解決するための手段】そこで、本発明では、デ
ータの書込／読出およびデータのリフレッシュを行うメ
モリモジュールと、書き込みおよび読み出し動作のタイ
ミング信号を生成しメモリモジュールに出力する書込／
読出タイミング生成回路と、通常動作時およびバッテリ
バックアップ時にリフレッシュタイミング信号を生成し
メモリモジュールに出力するリフレッシュタイミング生
成回路と、リフレッシュタイミング生成回路からのリフ
レッシュ信号と電源制御装置からのバッテリバックアッ
プ信号によりリフレッシュタイミング生成回路からのリ
フレッシュタイミング信号を選択するタイミング切換信
号を生成しメモリモジュールに出力するタイミング切換
回路とを具備するという構成を採っている。これによっ
て前述した目的を達成しようとするものである。
ータの書込／読出およびデータのリフレッシュを行うメ
モリモジュールと、書き込みおよび読み出し動作のタイ
ミング信号を生成しメモリモジュールに出力する書込／
読出タイミング生成回路と、通常動作時およびバッテリ
バックアップ時にリフレッシュタイミング信号を生成し
メモリモジュールに出力するリフレッシュタイミング生
成回路と、リフレッシュタイミング生成回路からのリフ
レッシュ信号と電源制御装置からのバッテリバックアッ
プ信号によりリフレッシュタイミング生成回路からのリ
フレッシュタイミング信号を選択するタイミング切換信
号を生成しメモリモジュールに出力するタイミング切換
回路とを具備するという構成を採っている。これによっ
て前述した目的を達成しようとするものである。
【０００６】
【作用】通常の書き込みおよび読み出し動作時には、書
込／読出タイミング生成回路は、書き込みあるいは読み
出しタイミング信号をメモリモジュールに出力する。メ
モリモジュールは、書込／読出タイミング生成回路から
の書き込みあるいは読み出しタイミング信号に同期し
て、データの書き込みあるいは読み出し動作を行う。
込／読出タイミング生成回路は、書き込みあるいは読み
出しタイミング信号をメモリモジュールに出力する。メ
モリモジュールは、書込／読出タイミング生成回路から
の書き込みあるいは読み出しタイミング信号に同期し
て、データの書き込みあるいは読み出し動作を行う。
【０００７】通常のリフレッシュ動作時には、リフレッ
シュタイミング生成回路は、リフレッシュタイミング信
号をメモリモジュールに出力する。同時にリフレッシュ
タイミング生成回路は、リフレッシュ信号をタイミング
切換回路に出力する。タイミング切換回路は、リフレッ
シュタイミング生成回路からのリフレッシュ信号を受け
取るとリフレッシュタイミング信号を選択するタイミン
グ切換信号をメモリモジュールに出力する。メモリモジ
ュールは、リフレッシュタイミング生成回路からのリフ
レッシュタイミング信号に同期して、データのリフレッ
シュ動作を行う。
シュタイミング生成回路は、リフレッシュタイミング信
号をメモリモジュールに出力する。同時にリフレッシュ
タイミング生成回路は、リフレッシュ信号をタイミング
切換回路に出力する。タイミング切換回路は、リフレッ
シュタイミング生成回路からのリフレッシュ信号を受け
取るとリフレッシュタイミング信号を選択するタイミン
グ切換信号をメモリモジュールに出力する。メモリモジ
ュールは、リフレッシュタイミング生成回路からのリフ
レッシュタイミング信号に同期して、データのリフレッ
シュ動作を行う。
【０００８】バッテリバックアップ時には、タイミング
切換回路は電源制御装置からバッテリバックアップ信号
を受け取るとリフレッシュタイミング信号を選択するタ
イミング切換信号をメモリモジュールに出力する。リフ
レッシュタイミング生成回路は、リフレッシュタイミン
グ信号をメモリモジュールに出力する。メモリモジュー
ルは、リフレッシュタイミング生成回路からのリフレッ
シュタイミング信号に同期してデータのリフレッシュ動
作を行う。
切換回路は電源制御装置からバッテリバックアップ信号
を受け取るとリフレッシュタイミング信号を選択するタ
イミング切換信号をメモリモジュールに出力する。リフ
レッシュタイミング生成回路は、リフレッシュタイミン
グ信号をメモリモジュールに出力する。メモリモジュー
ルは、リフレッシュタイミング生成回路からのリフレッ
シュタイミング信号に同期してデータのリフレッシュ動
作を行う。
【０００９】
【発明の実施例】以下、本発明の一実施例を図１に基づ
いて説明する。図１の実施例は、データの書込／読出お
よびデータのリフレッシュを行うメモリモジュール４０
と、書き込みおよび読み出し動作のタイミング信号を生
成しメモリモジュール４０に出力する書込／読出タイミ
ング生成回路１０と、通常動作時およびバッテリバック
アップ時にリフレッシュタイミング信号を生成しメモリ
モジュール４０に出力するリフレッシュタイミング生成
回路２０と、リフレッシュタイミング生成回路２０から
のリフレッシュ信号３００と図示しない電源制御装置か
らのバッテリバックアップ信号１００によりリフレッシ
ュタイミング生成回路２０からのリフレッシュタイミン
グ信号を選択するタイミング切換信号２００を生成しメ
モリモジュール４０に出力するタイミング切換回路３０
とを備えている。
いて説明する。図１の実施例は、データの書込／読出お
よびデータのリフレッシュを行うメモリモジュール４０
と、書き込みおよび読み出し動作のタイミング信号を生
成しメモリモジュール４０に出力する書込／読出タイミ
ング生成回路１０と、通常動作時およびバッテリバック
アップ時にリフレッシュタイミング信号を生成しメモリ
モジュール４０に出力するリフレッシュタイミング生成
回路２０と、リフレッシュタイミング生成回路２０から
のリフレッシュ信号３００と図示しない電源制御装置か
らのバッテリバックアップ信号１００によりリフレッシ
ュタイミング生成回路２０からのリフレッシュタイミン
グ信号を選択するタイミング切換信号２００を生成しメ
モリモジュール４０に出力するタイミング切換回路３０
とを備えている。
【００１０】ここで、メモリモジュール４０は、データ
の書込／読出が行われるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）からなるメ
モリアレイ５０と、タイミング切換回路３０からのタイ
ミング切換信号２００により書込／読出タイミング生成
回路１０からのデータ書込／読出タイミング信号とリフ
レッシュタイミング生成回路２０からのリフレッシュタ
イミング信号を切り換えるタイミングセレクタ６０とを
具備している。
の書込／読出が行われるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）からなるメ
モリアレイ５０と、タイミング切換回路３０からのタイ
ミング切換信号２００により書込／読出タイミング生成
回路１０からのデータ書込／読出タイミング信号とリフ
レッシュタイミング生成回路２０からのリフレッシュタ
イミング信号を切り換えるタイミングセレクタ６０とを
具備している。
【００１１】次に、本実施例の動作について説明する。
【００１２】（１）通常の書き込みおよび読み出し動作
時：
時：
【００１３】書込／読出タイミング生成回路１０は、書
き込みあるいは読み出しタイミング信号をタイミングセ
レクタ６０に出力する。
き込みあるいは読み出しタイミング信号をタイミングセ
レクタ６０に出力する。
【００１４】タイミングセレクタ６０は、書込／読出タ
イミング生成回路１０からの書き込みあるいは読み出し
タイミング信号をメモリアレイ５０に出力する。
イミング生成回路１０からの書き込みあるいは読み出し
タイミング信号をメモリアレイ５０に出力する。
【００１５】メモリアレイ５０は、タイミングセレクタ
６０からの書き込みあるいは読み出しタイミング信号に
同期してデータの書き込みあるいは読み出し動作を行
う。
６０からの書き込みあるいは読み出しタイミング信号に
同期してデータの書き込みあるいは読み出し動作を行
う。
【００１６】（２）通常のリフレッシュ動作時：
【００１７】リフレッシュタイミング生成回路２０は、
リフレッシュタイミング信号をタイミングセレクタ６０
に出力する。
リフレッシュタイミング信号をタイミングセレクタ６０
に出力する。
【００１８】同時にリフレッシュタイミング生成回路２
０は、リフレッシュ信号３００をタイミング切換回路３
０に出力する。
０は、リフレッシュ信号３００をタイミング切換回路３
０に出力する。
【００１９】タイミング切換回路３０は、リフレッシュ
タイミング生成回路２０からのリフレッシュ信号３００
を受け取るとリフレッシュタイミング信号を選択するタ
イミング切換信号２００をタイミングセレクタ６０に出
力する。
タイミング生成回路２０からのリフレッシュ信号３００
を受け取るとリフレッシュタイミング信号を選択するタ
イミング切換信号２００をタイミングセレクタ６０に出
力する。
【００２０】タイミングセレクタ６０は、リフレッシュ
タイミング生成回路２０からのリフレッシュタイミング
信号をメモリアレイ５０に出力する。
タイミング生成回路２０からのリフレッシュタイミング
信号をメモリアレイ５０に出力する。
【００２１】メモリアレイ５０は、タイミングセレクタ
６０からのリフレッシュタイミング信号に同期してデー
タのリフレッシュ動作を行う。
６０からのリフレッシュタイミング信号に同期してデー
タのリフレッシュ動作を行う。
【００２２】（３）バッテリバックアップ時：
【００２３】電源制御装置は、バッテリバックアップ信
号１００をタイミング切換回路３０に出力する。
号１００をタイミング切換回路３０に出力する。
【００２４】タイミング切換回路３０は、電源制御装置
からバッテリバックアップ信号１００を受け取るとリフ
レッシュタイミング信号を選択するタイミング切換信号
２００をタイミングセレクタ６０に出力する。
からバッテリバックアップ信号１００を受け取るとリフ
レッシュタイミング信号を選択するタイミング切換信号
２００をタイミングセレクタ６０に出力する。
【００２５】リフレッシュタイミング生成回路２０は、
リフレッシュタイミング信号をタイミングセレクタ６０
に出力する。
リフレッシュタイミング信号をタイミングセレクタ６０
に出力する。
【００２６】タイミングセレクタ６０は、リフレッシュ
タイミング生成回路２０からのリフレッシュタイミング
信号をメモリアレイ５０に出力する。
タイミング生成回路２０からのリフレッシュタイミング
信号をメモリアレイ５０に出力する。
【００２７】メモリアレイ５０は、タイミングセレクタ
６０からのリフレッシュタイミング信号に同期してデー
タのリフレッシュ動作を行う。
６０からのリフレッシュタイミング信号に同期してデー
タのリフレッシュ動作を行う。
【００２８】バッテリバックアップ時は、データの保持
のみが必要となるため、タイミング切換回路３０からの
出力はリフレッシュタイミング信号を選択するタイミン
グ切換信号２００には固定される。
のみが必要となるため、タイミング切換回路３０からの
出力はリフレッシュタイミング信号を選択するタイミン
グ切換信号２００には固定される。
【００２９】この時バッテリバックアップの対象となる
のはメモリモジュール４０とリフレッシュタイミング生
成回路２０とタイミング切換回路３０であり、書込／読
出タイミング生成回路１０はバッテリバックアップの対
象とはならない。
のはメモリモジュール４０とリフレッシュタイミング生
成回路２０とタイミング切換回路３０であり、書込／読
出タイミング生成回路１０はバッテリバックアップの対
象とはならない。
【００３０】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、通常時とバッテリバックアップ時
のリフレッシュタイミング生成回路を共通にすることが
でき、これがため、装置の小型化と制御の簡素化を図る
ことができるという従来にない優れたタイミング制御装
置を提供することができる。
ので、これによると、通常時とバッテリバックアップ時
のリフレッシュタイミング生成回路を共通にすることが
でき、これがため、装置の小型化と制御の簡素化を図る
ことができるという従来にない優れたタイミング制御装
置を提供することができる。
【図１】本発明の一実施例を示す構成図である。
【図２】従来例を示す構成図である。
１０ 書込／読出タイミング生成回路 ２０ リフレッシュタイミング生成回路 ３０ タイミング切換回路 ４０ メモリモジュール ５０ メモリアレイ ６０ タイミングセレクタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 6741−5Ｌ Ｇ１１Ｃ 11/34 ３６３ Ｎ
Claims (2)
- 【請求項１】 データの書込／読出およびデータのリフ
レッシュを行うメモリモジュールと、書き込みおよび読
み出し動作のタイミング信号を生成し前記メモリモジュ
ールに出力する書込／読出タイミング生成回路と、通常
動作時およびバッテリバックアップ時にリフレッシュタ
イミング信号を生成し前記メモリモジュールに出力する
リフレッシュタイミング生成回路とを備え、このリフレ
ッシュタイミング生成回路からのリフレッシュ信号と電
源制御装置からのバッテリバックアップ信号により前記
リフレッシュタイミング生成回路からのリフレッシュタ
イミング信号を選択するタイミング切換信号を生成し前
記メモリモジュールに出力するタイミング切換回路を装
備したことを特徴とするタイミング制御装置。 - 【請求項２】 前記メモリモジュールが、データの書込
／読出が行われるメモリアレイと、前記タイミング切換
回路からのタイミング切換信号により前記書込／読出タ
イミング生成回路からのデータ書込／読出タイミング信
号と前記リフレッシュタイミング生成回路からのリフレ
ッシュタイミング信号を切り換えるタイミングセレクタ
とを具備したことを特徴とする請求項１記載のタイミン
グ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188694A JP2845038B2 (ja) | 1992-06-23 | 1992-06-23 | タイミング制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188694A JP2845038B2 (ja) | 1992-06-23 | 1992-06-23 | タイミング制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH065071A true JPH065071A (ja) | 1994-01-14 |
| JP2845038B2 JP2845038B2 (ja) | 1999-01-13 |
Family
ID=16228192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188694A Expired - Lifetime JP2845038B2 (ja) | 1992-06-23 | 1992-06-23 | タイミング制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845038B2 (ja) |
-
1992
- 1992-06-23 JP JP4188694A patent/JP2845038B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2845038B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5956284A (en) | Method and apparatus for writing to memory components | |
| JPH0325870B2 (ja) | ||
| KR100286404B1 (ko) | 클록 동기형 메모리 장치 및 그 스케줄러 회로 | |
| KR910003382B1 (ko) | 레지스터를 구비한 반도체 메모리 장치 | |
| CN100485807C (zh) | 半导体存储器设备 | |
| JP3247639B2 (ja) | 半導体メモリ、半導体メモリのデータ読み出し方法及び書き込み方法 | |
| US6009036A (en) | Memory device | |
| JPH05250867A (ja) | ランダムアクセスメモリ | |
| JP3169814B2 (ja) | 半導体記憶装置 | |
| JP2827361B2 (ja) | 半導体メモリ装置 | |
| JPS63239676A (ja) | 半導体記憶装置 | |
| JPH065071A (ja) | タイミング制御装置 | |
| US5654934A (en) | Semiconductor memory employing a block-write system | |
| KR100455370B1 (ko) | 칼럼선택라인 디스에이블 제어회로 및 이를 이용한 반도체 메모리장치 | |
| JPH0528760A (ja) | 半導体メモリ | |
| JPS61289596A (ja) | 半導体記憶装置 | |
| JPS60107796A (ja) | ダイナミツクメモリの制御回路 | |
| JPH0268671A (ja) | 画像メモリ | |
| JP2659276B2 (ja) | 半導体記憶装置 | |
| JP2511941B2 (ja) | 半導体記憶装置 | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 | |
| JP2848105B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH0831269B2 (ja) | デ−タ選択回路 | |
| JPH04274082A (ja) | 半導体記憶装置 | |
| JPH0955082A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |