JPH0650723B2 - エピタキシヤル成長方法 - Google Patents

エピタキシヤル成長方法

Info

Publication number
JPH0650723B2
JPH0650723B2 JP21774784A JP21774784A JPH0650723B2 JP H0650723 B2 JPH0650723 B2 JP H0650723B2 JP 21774784 A JP21774784 A JP 21774784A JP 21774784 A JP21774784 A JP 21774784A JP H0650723 B2 JPH0650723 B2 JP H0650723B2
Authority
JP
Japan
Prior art keywords
layer
epitaxial
lattice
substrate
graded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21774784A
Other languages
English (en)
Other versions
JPS6196726A (ja
Inventor
卓 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21774784A priority Critical patent/JPH0650723B2/ja
Priority to US06/788,628 priority patent/US4719155A/en
Priority to DE8585113215T priority patent/DE3585982D1/de
Priority to EP85113215A priority patent/EP0178673B1/en
Publication of JPS6196726A publication Critical patent/JPS6196726A/ja
Publication of JPH0650723B2 publication Critical patent/JPH0650723B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H10F71/1272—The active layers comprising only Group III-V materials, e.g. GaAs or InP comprising at least three elements, e.g. GaAlAs or InGaAsP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2909—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3428—Sulfides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3431—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0211—Substrates made of ternary or quaternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0211—Substrates made of ternary or quaternary compounds
    • H01S5/0212—Substrates made of ternary or quaternary compounds with a graded composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は混晶グレーデッドエピタキシャル基板上へのエ
ピタキシャル成長技術に関する。
（従来技術とその問題点） 現在、混晶半導体材料としてはGaAlAs，InGaAsP，InGaA
lAsP，ZnCdSSe等種々の組成の多元混晶が知られてい
る。
例えばIn−Ga−As−Ｐ系では禁制帯幅はInAsの0.36eVか
らのGaPの2.25eVまで組成を変化させることによって種
々の禁制帯幅を有する混晶が可能で赤外領域から可視領
域までレーザダイオード，発光ダイオード，受光素子等
の光デバイスとして、又、ＦＥＴ等高速デバイスとして
種々の利用が考えられる。しかしながら基板となるバル
ク結晶は、InP，GaAS，GaP，InAsの２元化合物化外には
作成することが非常に困難な為にその基板上にエピタキ
シャル成長する混晶もこれらの基板と格子定数の一致す
る組成を有する結晶組成に限られていた。前述の４元系
混晶ではInP基板を用いた場合には禁制帯幅で0.75eV〜
1.28eV、GaAs基板を用いた場合には1.43eV〜1.88eVの混
晶に限られることになる。
この範囲を従来容易に入手出来るバルク基板を用いて拡
大することを可能にした技術がグレーデッドエピタキシ
ャル成長層の導入である。一般に格子定数が基板と大き
く異なる結晶を基板上に成長させた場合、その界面から
多数の転位が導入され、結晶性が大きくそこなわれ表面
状態も悪化して実用的な結晶を得ることは出来ない。し
かし格子定数の差が極めてわずかである場合（Ga−As−
Ｐ系の場合およそΔa/a＜5×10-4，Δａ：下地結晶とそ
の上にエピタキシャル成長させようとする結晶の格子定
数の差、ａ：下地結晶の格子定数）には鏡面性の比較的
よいエピタキシャル層が成長することを利用して、エピ
タキシャル層の成長方向に混晶の組成を変えることによ
って格子定数を少しずつ変化させ最終的に希望する格子
定数の組成を有するエピタキシャル層を成長させること
が出来る。このようにして入手容易なバルク基板上に格
子定数の異った高品質のエピタキシャル層を比較的容易
に成長することが出来るグレーデッド層技術はその層中
にＰＮ接合を作ることによって二元系バルク結晶では実
現出来ない波長を有する発光ダイオードとして現在利用
されている。さらにグレーデッド層技術は二元系バルク
結晶にはない格子定数を有する混晶基板としてその上に
種々の構造のエピタキシャル成長を行なうことによって
発ダイオード、半導体レーザ，高速デバイス等へ今後増
々その応用範囲が広がることが期待される。
しかしながら、グレーデッドエピタキシャル基板を用い
てその上に従来の方法、例えば1983年秋季・第４４回応
用物理学会学術講演会講演予稿集P559，藤本，渡辺，志
村，日野田によるGaAsP上にＬＰＥ成長したInGaAsPの表
面モホロジーに示されているようにグレーデッドエピタ
キシャル基板上に格子整合させてエピタキシャル成長を
行なうと表面状態および結晶性のよい良好なエピタキシ
ャル層を得ることは極めて困難であった。その原因とし
ては、グレーデッドエピタキシャル基板に特徴的なバル
ク結晶との格子定数の差によるミスフィット転位、それ
に伴う表面のクロスハッチパターン，エピタキシャル層
内の歪、格子面の傾き等のためと考えられる。（例えば
1984年春季第31回応用物理学関係連合講演会講演予稿集
P609碓井，松本によるハイドライドＶＰＥによるGaAsP
基板上のInGaAsP／InGaPＤＨ構造の成長） （発明の目的） 本発明はこの様な従来の欠点を除去せしめて混晶グレー
デッドエピタキシャル基板上に表面状態および結晶性の
良好にエピタキシャル成長させる方法を提供することで
ある。
（発明の構成） 本発明によればバルク単結晶基板上に化合物半導体２種
またはそれ以上からなり、格子定数が変化するグレーデ
ッドエピタキシャル層とその上に格子定数が一定のコン
スタントエピタキシャル層とが設けられた混晶グレーデ
ッドエピタキシャル基板を用いて、該混晶グレーデッド
エピタキシャル基板上にさらにエピタキシャル成長を行
なう場合に、混晶グレーデッドエピタキシャル基板中の
格子定数の変化によって生じる歪を緩和する方向にΔa/
a：1×10-3〜5×10-3程度の格子不整合を前記成長させ
るエピタキシャル層に導入することを特徴としたエピタ
キシャル成長方法が得られる。
（構成の詳細な説明） バルク単結晶基板上に化合物半導体２種またはそれ以上
からなり、格子定数が変化するグレーデッド層とその上
に格子定数が一定のコンスタント層が設けられた混晶グ
レーデッドエピタキシャル基板には、各種の組成の混晶
が考えられるが、ここでは可視光発光ダイオード用とし
て広く実用化されているGaAsP混晶グレーデッドエピタ
キシャル基板を例に述べる。
GaAsバルク単結晶上に格子定数の短い方向にグレーデッ
ドエピタキシャル成長した赤色発光ダイオード用GaAsP
混晶グレーデッドエピタキシャル基板上に結晶性及び表
面状態の良好なInGaPまたはInGaAsP混晶エピタキシャル
層を得るには格子定数が大きくなるように前記コンスタ
ント層との間にΔa/a：+1×10-3〜＋5×10-3程度格子不
整合させて成長を行なえば上記問題点を解決出来ること
を見出した。
これはGaAsバルク結晶基板上にInGaP及びInGaAsP混晶を
エピタキシャル成長させ、ミスフィット転位のないエピ
タキシャル層の得られる許容格子不整合の限界値（一般
にΔa/a：±1×10-3程度）と比べて極めて大きな値であ
り、また格子不整合させたエピタキシャル層の方が格子
整合させたエピタキシャル層より鏡面性が良好であるこ
とは極めて特異な現象である。
この原因については以下の様に推定される。
GaAsバルク単結晶とGaAsPエピタキシャル層の格子定数
の差によって生じた応力が一部ミスフィット転位等によ
って緩和されるが一部は歪としてGaAsPグレーデッド層
およびGaAsPコンスタント層に貯えられているものと考
えられる。この様な歪を内在する基板上にエピタキシャ
ル成長を行なう場合には歪を緩和する程度の格子不整合
が入った良好なエピタキシャル層が得られるものと考え
られる。GaPバルク単結晶を基板として格子定数が大き
くなるようにグレーデッドエピタキシャル成長したGaAs
P混晶グレーデッドエピタキシャル基板上の成長に関し
てはその原理からΔa/a：−1×10-3〜−5×10-3程度格
子定数の小さいエピタキシャル層を成長させれば良好な
鏡面性が得られる。
（実施例） 次に実施例に基づいて本発明をさらに具体的に説明す
る。
〔実施例１〕 本実施例はGaAsバルク結晶上にGaAs1-yPy（ｙ＝0.4）混
晶をグレーデッドエピタキシャル成長させた基板上に格
子整合させた場合と本発明による歪を緩和する方向に格
子不整合を導入した場合についてそえぞれ半導体レーザ
用ダブルヘテロ構造を作成してその表面状態及び表面状
態と結晶性の影響を大きくうけるレーザ特性について比
較を行なった。
成長はハイドライド気相成長法を用い、その構造を第１
図に示す。GaAsPグレーデッドエピタキシャル基板はバ
ルク単結晶１として約300μｍのGaAsバルク単結晶上に
グレーデッドエピタキシャル層２としての層厚約30μｍ
の混晶組成をGaAs1-yPy（ｙ＝０）からGaAs1-yPy（ｙ＝
0.40）に少しずつ変化させた層及びその上にコンスタン
ト層３として層厚約30μｍのGaAs1-yPy（ｙ＝0.40）の
混晶組成が一定の層をエピタキシャル成長させたもので
ある。そこでそのコンスタント層３上に半導体レーザ用
ダブルヘテロ構造となるｎ−クラッド層４としての層厚
２μｍのｎ−InGaP層、活性層５としての層厚2000ÅのI
nGaAsP層、Ｐ−クラッド層６としての層厚２μｍのｐ−
InGaP層、キャップ層７としての層厚１μｍのInGaAsP層
を順次成長させた。
ｎ−InGaPクラッド層はｎ型ドーパントとしてSeが7×10
17cm-3程度、ｐ−InGaPクラッド層はｐ型ドーパントと
してZnが2×1018cm-3程度ドーピングされている。InGaA
sP活性層及びキャップ層はノンドープである。
以上の様な半導体レーザ用ダブルヘテロ構造をGaAs1-yP
y（ｙ＝0.4）コンスタント層に格子整合させて成長させ
た場合と本発明による歪を緩和する方向にΔa/a：＋1×
10-3〜＋5×10-3程度格子不整合を導入して成長させた
場合について比較した。
成長させた各層の組成は格子整合させた場合はｎ−クラ
ッド層、ｐ−クラッド層共In1-xGaxP（ｘ＝0.71）、キ
ャップ層、活性層共In1-xGaxAs1-yPy（ｘ＝0.97，ｙ＝
0.45）でこれらの混晶の格子定数はGaAs1-yPy（ｙ＝0.4
0）混晶グレーデッドエピタキシャル基板の格子定数ａ
＝5.57ÅとΔa/a≦1×10-3程度で格子整合している。
一方、本発明による歪を緩和する方向に格子不整合を導
入した場合の組成はｎ−クラッド層、ｐ−クラッド層共
In1-xGaxP（ｘ＝0.67±0.02）、キャップ層、活性層共I
n1-xGaxAs1-yPy（ｘ＝0.93±0.02 ｙ＝0.45）で作成し
た。これらの格子定数はGaAs1-yPy（ｙ＝0.40）混晶グ
レーデッドエピタキシャル基板の格子定数ａ＝5.57Åと
の格子不整合はΔa/a：＋1×10-3〜＋5×10-3程度であ
り、各層間の格子不整合は±5×10-4以内となってい
る。
これらの各種半導体レーザ用ダブルヘテロ構造を作成し
た結果格子整合したエピタキシャル層の表面状態はノル
マルスキー微分干渉顕微鏡で観察した結果多数の小さな
凹凸が発生しており、鏡面性の悪化が認められたが、本
発明による歪を緩和する方向に格子不整合を導入したエ
ピタキシャル層の表面状態は同様の観察をした結果は良
好で良い鏡面性を示した。さらにこれらの半導体レーザ
用ダブルヘテロ構造のウエハーを用いてストライプ幅18
μｍのZn拡散したプレーナーストライプ型の半導体レー
ザを試作し、室温パルス発振させてその発振閾値を比較
した。格子整合した半導体レーザ用ダブルヘテロ構造の
ウエハーより作成した半導体レーザは室温にて発振閾値
電流密度Jth＝25kA/cm2〜35kA/cm2でパルス発振したが
連続発振は得られなかった。しかし本発明による歪を緩
和する方向に格子不整合をΔa/a＝3.7×10-3程度を導入
した半導体レーザ用ダブルヘテロ構造のウエハーより作
成したものでは、発振閾値電流密度Jth＝3kA/cm2で室温
連続発振が得られた。
以上により混晶グレーデッドエピタキシャル基板上にエ
ピタキシャル成長する際に本発明による混晶グレーデッ
ドエピタキシャル基板中の格子定数の変化によって生じ
る歪を緩和する方向にΔa/a＝1×10-3〜5×10-3程度格
子不整合を導入することを特徴とするエピタキシャル成
長方法が非常に有用であることが確認された。
〔実施例２〕 本実施例はInPバルク単結晶上にInAs1-yPy（ｙ＝0.70）
混晶をグレーデッドエピタキシャル成長させた基板上に
格子整合させた場合と本発明による歪を緩和する方向に
格子不整合を導入した場合についてそれぞれ半導体レー
ザ用ダブルヘテロ構造を作成してその表面状態及びレー
ザ特性について比較を行なった。成長はハイドライド気
相成長法を用いその構造は第１図に示したものと同様で
ある。
すなわちInAsPグレーデッドエピタキシャル基板はバル
ク単結晶１として厚さ約300μｍのInPバルク単結晶上に
グレーデッドエピタキシャル層２として層厚約30μｍの
混晶組成をInAs1-yPy（ｙ＝1.0）からInAs1-yPy（ｙ＝
0.70）に少しずつ変化させた層及びその上にコンスタン
トグレーデッド層３として層厚約30μｍのInAs1-yP
y（ｙ＝0.70）の混晶組成が一定のエピタキシャル成長
させたものである。そこでそのコンスタント層３上に半
導体レーザ用ダブルヘテロ構造となるｎ−クラッド層４
として層厚２μｍのｎ−InAsP層、活性層５としての層
厚2000ÅのInGaAsP層、ｐ−クラッド層６として層厚２
μｍのｐ−InAsP層、キャップ層７として層厚１μｍのI
nGaAsP層を順次成長させた。ｎ−InAsPクラッド層はｎ
型ドーパントとしてSeが1×1018cm-3程度ｐ−InAsPクラ
ッド層はｐ型ドーパントとしてZnが1×1018cm-3程度ド
ーピングされている。InGaAsP活性層及びキャップ層は
ノンドープである。
以上の様な半導体レーザ用ダブルヘテロ構造をInAs1-yP
y（ｙ＝0.70）コンスタント層に格子整合させて成長さ
せた場合と本発明による歪を緩和する方向にΔa/a：−1
×10-3〜−5×10-3程度格子不整合を導入して成長させ
た場合について比較した。
成長させた各層の組成は格子整合させた場合はｎ−クラ
ッド層ｐ−クラッド層共InAs1-yPy（ｙ＝0.70）、キャ
ップ層、活性層共In1-yGaxAs1-yPy（ｘ＝0.29，ｙ＝0.1
0）でこれらの混晶の格子定数はInAs1-yPy（ｙ＝0.70）
混晶グレーデッドエピタキシャル基板の格子定数ａ＝5.
925ÅとΔa/a≦１×10-3程度で格子整合している。
本発明による歪を緩和する方向に格子不整合を導入した
場合の組成はｎ−クラッド層，ｐ−クラッド層共InAs
1-yPy（ｙ＝0.20±0.06）キャップ層，活性層共In1-xGa
xAs1-yPy（ｘ＝0.33±0.03，ｙ＝0.10）で、作成した。
これらの格子定数はInAs1-yPy（ｙ＝0.70）混晶グレー
デッドエピタキシャル基板の格子定数ａ＝5.925Åとの
格子不整合はΔa/a：−1×10-3〜−5×10-3程度あり、
各層間の格子不整合は±5×10-4以内となっている。こ
れらの各種半導体レーザ用ダブルヘテロ構造を作成した
結果格子格子整合したエピタキシャル層の表面状態はノ
ルマルスキー微分干渉顕微鏡で観察した結果表面モホロ
ザーの劣化が認められたが、本発明による歪を緩和する
方向に格子不整合が導入したエピタキシャル層の表面状
態は同様の観察をした結果、表面モホロジーは良好であ
った。さらにこれらの半導体レーザ用ダブルヘテロ構造
のウエハーを用いて ストライプ幅７μｍのZn拡散したブレーナーストライプ
型の半導体レーザを試作し、発振閾値電流密度を比較し
た。格子整合した半導体レーザ用ダブルヘテロ構造のウ
エハーより作成した半導体レーザは室温にて発振閾値電
流密度Jth＝６〜８kA/cm2で連続発振した。
しかし本発明による歪を緩和する方向に格子不整合を導
入した半導体レーザ用ダブルヘテロ構造のウエハーより
作成した半導体レーザの室温連続発振における平均の発
振閾値電流密度はJth＝５kA/cm2であった。最小値はΔa
/a：−3.1×10-3程度格子不整合を導入した半導体レー
ザ用ダブルヘテロ構造のウエハーより作成したものでJ
th＝２kA/cm2であった。
（発明の効果） 以上説明したように、本発明のエピタキシャル方法を用
いれば従来とくらべ、混晶グレーデッドエピタキシャル
基板上に表面状態および結晶性の非常に良いエピタキシ
ャル層を形成できる。
【図面の簡単な説明】
第１図は混晶グレーデッドエピタキシャル基板上に半導
体レーザ用ダブルヘテロ構造を作成した状態を示す模式
的断面図である。 １……二元系バルク単結晶、２……グレーデッドエピタ
キシャル層、３……コンスタントエピタキシャル層、４
……ｎ−クラッド層、５……活性層、６……ｐ−クラッ
ド層、７……キャップ層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】バルク単結晶基板上に化合物半導体２種ま
    たはそれ以上からなり格子定数が変化するグレーデッド
    エピタキシャル層とその上に格子定数が一定のコンスタ
    ントエピタキシャル層とが設けられた混晶グレーデッド
    エピタキシャル基板を用いて該混晶グレーデッドエピタ
    キシャル基板上にさらにエピタキシャル成長を行なう場
    合に、混晶グレーデッドエピタキシャル基板中の格子定
    数の変化によって生じる歪を緩和する方向にΔa/a：1×
    10-3〜5×10-3（Δａ：下地結晶とその上にエピタキシ
    ャル成長させようとする結晶の格子定数の差、ａ：下地
    結晶の格子定数）程度の格子不整合を前記成長させるエ
    ピタキシャル層に導入することを特徴としたエピタキシ
    ャル成長方法。
JP21774784A 1984-10-17 1984-10-17 エピタキシヤル成長方法 Expired - Lifetime JPH0650723B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21774784A JPH0650723B2 (ja) 1984-10-17 1984-10-17 エピタキシヤル成長方法
US06/788,628 US4719155A (en) 1984-10-17 1985-10-17 Epitaxial layer structure grown on graded substrate and method of growing the same
DE8585113215T DE3585982D1 (de) 1984-10-17 1985-10-17 Struktur mit einer epitaxialen schicht die auf einem substrat mit veraenderlicher zusammensetzung aufgewachsen ist und verfahren zum aufwachsen dieser schicht.
EP85113215A EP0178673B1 (en) 1984-10-17 1985-10-17 Epitaxial layer structure grown on graded substrate and method of growing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21774784A JPH0650723B2 (ja) 1984-10-17 1984-10-17 エピタキシヤル成長方法

Publications (2)

Publication Number Publication Date
JPS6196726A JPS6196726A (ja) 1986-05-15
JPH0650723B2 true JPH0650723B2 (ja) 1994-06-29

Family

ID=16709113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21774784A Expired - Lifetime JPH0650723B2 (ja) 1984-10-17 1984-10-17 エピタキシヤル成長方法

Country Status (4)

Country Link
US (1) US4719155A (ja)
EP (1) EP0178673B1 (ja)
JP (1) JPH0650723B2 (ja)
DE (1) DE3585982D1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1274900A (en) * 1987-01-05 1990-10-02 Nec Corporation Field-effect transistor and the same associated with an optical semiconductor device
US4751555A (en) * 1987-05-11 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor heterointerface optical waveguide
JPH02170413A (ja) * 1988-12-22 1990-07-02 Fujitsu Ltd 化合物半導体装置
US5060028A (en) * 1989-01-19 1991-10-22 Hewlett-Packard Company High band-gap opto-electronic device
US5204284A (en) * 1989-01-19 1993-04-20 Hewlett-Packard Company Method of making a high band-gap opto-electronic device
DE3917685A1 (de) * 1989-05-31 1990-12-06 Telefunken Electronic Gmbh Halbleiter-bauelement
JPH0373517A (ja) * 1989-08-14 1991-03-28 Nec Corp 半導体光デバイス
DE69031415T2 (de) * 1989-10-31 1998-04-02 Furukawa Electric Co Ltd Halbleiterlaser-Elemente und Verfahren zu ihrer Herstellung
US5061973A (en) * 1990-04-27 1991-10-29 The United States Of America As Represented By The Secretary Of The Navy Semiconductor heterojunction device with graded bandgap
US5202895A (en) * 1990-05-07 1993-04-13 Kabushiki Kaisha Toshiba Semiconductor device having an active layer made of ingaalp material
JPH0422185A (ja) * 1990-05-17 1992-01-27 Mitsubishi Electric Corp 半導体光素子
US5075744A (en) * 1990-12-03 1991-12-24 Motorola, Inc. GaAs heterostructure having a GaAsy P1-y stress-compensating layer
JP3288741B2 (ja) * 1992-02-07 2002-06-04 住友電気工業株式会社 半導体受光素子の製造方法
AU4104293A (en) * 1992-05-19 1993-12-13 California Institute Of Technology Wide band-gap semiconductor light emitters
JPH05347431A (ja) * 1992-06-15 1993-12-27 Sharp Corp 半導体素子用基板および半導体素子
JP3285981B2 (ja) * 1993-01-14 2002-05-27 浜松ホトニクス株式会社 半導体受光素子
JP3362356B2 (ja) * 1993-03-23 2003-01-07 富士通株式会社 光半導体装置
DE69418870T2 (de) * 1994-07-13 1999-11-04 Hamamatsu Photonics K.K., Hamamatsu Halbleiter-Fotodetektor
JPH08162471A (ja) * 1994-12-01 1996-06-21 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ
US5638392A (en) * 1995-05-15 1997-06-10 Motorola Short wavelength VCSEL
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
US6524971B1 (en) 1999-12-17 2003-02-25 Agere Systems, Inc. Method of deposition of films
US7037770B2 (en) * 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
US7541105B2 (en) * 2006-09-25 2009-06-02 Seagate Technology Llc Epitaxial ferroelectric and magnetic recording structures including graded lattice matching layers
DE102007046752B4 (de) 2007-09-28 2022-09-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Quasisubstrat für ein optoelektronisches Bauelement und optoelektronisches Bauelement
DE102019205376B4 (de) * 2019-04-15 2024-10-10 Forschungszentrum Jülich Herstellen eines ohmschen Kontakts sowie elektronisches Bauelement mit ohmschem Kontakt
CN116191202B (zh) * 2023-01-18 2026-01-30 中山大学 一种基于分子束外延的InGaAs分层线性渐变异变缓冲层的外延方法
CN118127618B (zh) * 2024-04-30 2024-08-09 安徽格恩半导体有限公司 一种单晶生长方法及单晶氮化镓基半导体激光器元件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2249858C3 (de) * 1971-10-14 1974-11-21 Motorola, Inc., Franklin Park, Ill. (V.St.A.) Schichtförmiger Halbleiterkörper
US4053920A (en) * 1975-11-10 1977-10-11 The United States Of America As Represented By The Secretary Of The Army Step graded photocathode
DE2556503C2 (de) * 1975-12-16 1984-12-13 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum epitaktischen Niederschlagen einer Halbleiterschicht auf einem Substrat
FR2435816A1 (fr) * 1978-09-08 1980-04-04 Radiotechnique Compelec Procede de realisation, par epitaxie, d'un dispositif semi-conducteur a structure multicouches et application de ce procede
US4439399A (en) * 1982-05-06 1984-03-27 The United States Of America As Represented By The Secretary Of The Air Force Quaternary alloy
US4616241A (en) * 1983-03-22 1986-10-07 The United States Of America As Represented By The United States Department Of Energy Superlattice optical device

Also Published As

Publication number Publication date
EP0178673A2 (en) 1986-04-23
EP0178673A3 (en) 1988-10-05
EP0178673B1 (en) 1992-05-06
JPS6196726A (ja) 1986-05-15
DE3585982D1 (de) 1992-06-11
US4719155A (en) 1988-01-12

Similar Documents

Publication Publication Date Title
JPH0650723B2 (ja) エピタキシヤル成長方法
US6382800B2 (en) Light emitting semiconductor devices
US6815242B2 (en) Semiconductor device and method of manufacturing the same
Yamamoto et al. MOVPE growth of strained InAsP/InGaAsP quantum-well structures for low-threshold 1.3-/spl mu/m lasers
US5060028A (en) High band-gap opto-electronic device
US5204284A (en) Method of making a high band-gap opto-electronic device
JPH06296060A (ja) 半導体可視光レーザダイオードの製造方法
Tsang Very low current threshold GaAs/Al0. 5Ga0. 5As double‐heterostructure lasers grown by chemical beam epitaxy
US5027169A (en) Semiconductor device with substrate misorientation
JPH0677580A (ja) オプトエレクトロニクス部品用の半導体構造
US4716129A (en) Method for the production of semiconductor devices
US5814534A (en) Method of doping with beryllium and method of fabricating semiconductor optical element doped with beryllium
JP4199835B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
GB2202371A (en) Molecular beam epitaxy
US5302847A (en) Semiconductor heterostructure having a capping layer preventing deleterious effects of As-P exchange
JP3665911B2 (ja) 半導体光素子の製造方法，及び半導体光素子
JP2876543B2 (ja) 半導体装置及びその製造法
JPH01202880A (ja) ダブルヘテロウェハ及びダブルヘテロ接合型半導体レーザ装置
JP2803375B2 (ja) 半導体構造体
JP2967719B2 (ja) 半導体結晶成長方法および半導体素子
Mobarhan et al. GaInAsP/InP 1.35 μm double heterostructure laser grown on silicon substrate by metalorganic chemical vapor deposition
Veenvliet et al. Growth and characterization of MO/VPE double-heterojunction lasers
JP4157903B2 (ja) 半導体発光素子の製造方法
JPH0141269B2 (ja)
JPH03227586A (ja) 半導体レーザ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term