JPH0650734Y2 - Stepping motor type integrated display - Google Patents

Stepping motor type integrated display

Info

Publication number
JPH0650734Y2
JPH0650734Y2 JP12704689U JP12704689U JPH0650734Y2 JP H0650734 Y2 JPH0650734 Y2 JP H0650734Y2 JP 12704689 U JP12704689 U JP 12704689U JP 12704689 U JP12704689 U JP 12704689U JP H0650734 Y2 JPH0650734 Y2 JP H0650734Y2
Authority
JP
Japan
Prior art keywords
output
signal
stepping motor
circuit
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12704689U
Other languages
Japanese (ja)
Other versions
JPH0365911U (en
Inventor
秀樹 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Seiki Co Ltd
Original Assignee
Nippon Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Seiki Co Ltd filed Critical Nippon Seiki Co Ltd
Priority to JP12704689U priority Critical patent/JPH0650734Y2/en
Publication of JPH0365911U publication Critical patent/JPH0365911U/ja
Application granted granted Critical
Publication of JPH0650734Y2 publication Critical patent/JPH0650734Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Distances Traversed On The Ground (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、スピードパルス発生器に接続した駆動回路部
から出力される駆動信号により1ステップずつスッテピ
ングモータ(磁極)を順次廻動しこれに応じて積算計を
駆動するステッピングモータ式積算表示装置に係るもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention sequentially rotates a stepping motor (magnetic pole) step by step by a drive signal output from a drive circuit unit connected to a speed pulse generator. The present invention relates to a stepping motor type integration display device which drives an integration meter in accordance with the above.

〔従来の技術及び考案が解決しようとする課題〕[Problems to be solved by conventional techniques and devices]

従来のステッピングモータ式積算表示装置は、単に車両
が一定距離走行する毎にスピードパルスを発生するスピ
ードパルス発生器にアンプやロジック回路などから構成
される駆動回路部を接続し、この駆動回路部にこの駆動
回路部から出力される駆動信号により1ステップずつ順
次磁極を廻動しこれに応じて積算計を駆動するものであ
った。
In the conventional stepping motor type integrated display device, a drive circuit unit including an amplifier and a logic circuit is simply connected to a speed pulse generator that generates a speed pulse each time the vehicle travels a certain distance, and this drive circuit unit is connected to this drive circuit unit. The magnetic pole is sequentially rotated step by step by the drive signal output from the drive circuit section, and the integrator is driven accordingly.

この従来のステッピングモータ式積算表示装置は、車両
のイグニッションスイッチをOFFしたときの磁極の位相
が固定されないためイグニッションスイッチをONすると
同時に車両がまだ動いていないにもかかわらず、1ステ
ップ磁極が廻動しこれに応じて積算計が駆動してしま
い、明らかな誤動作を生じてしまう欠点があった。
In this conventional stepping motor type integrated display device, since the phase of the magnetic pole is not fixed when the ignition switch of the vehicle is turned off, the 1-step magnetic pole is rotated even though the vehicle is not moving at the same time when the ignition switch is turned on. However, there is a drawback that the accumulator is driven in response to this and an obvious malfunction occurs.

この欠点を解決するためには、イグニッションスイッチ
をOFFしたときの磁極の位相を記憶しイグニッションス
イッチをONしたときこの位相を保持し、車両が動き出し
てスピードパルスが駆動回路部に入力されたときに駆動
回路部から出力される駆動信号により保持した位相から
1ステップずつ磁極を廻動するようにすれば良いが、そ
のためにはバックアップ回路を付設しなければならず、
そのために非常に装置が複雑となってしまうと共にコス
ト高となってしまい実用的ではない。
In order to solve this drawback, the phase of the magnetic pole when the ignition switch is turned off is memorized and this phase is held when the ignition switch is turned on, and when the vehicle starts moving and the speed pulse is input to the drive circuit part. The magnetic pole may be rotated step by step from the phase held by the drive signal output from the drive circuit section, but for that purpose, a backup circuit must be attached,
Therefore, the device becomes very complicated and the cost becomes high, which is not practical.

本考案は、このような欠点を解決したステッピングモー
タ式積算表示装置を提供するものである。
The present invention provides a stepping motor type integrated display device that solves such drawbacks.

〔課題を解決するための手段〕[Means for Solving the Problems]

本考案を実施例の一例を示す図面と対比し易いように図
面に符号を付して説明すると次の通りである。
The present invention will be described below with reference numerals attached to the drawings for easy comparison with the drawings showing an example of the present invention.

車両が一定距離走行する毎にスピードパルスaを発生す
るスピードパルス発生器1と、このスピードパルス発生
器1から出力されるスピードパルスaをスッテピングモ
ータを駆動可能とする駆動信号bに変換する駆動回路部
2と、このスッテピングモータとスッテピングモータの
駆動により廻動する積算計とから成るステッピングモー
タ式積算表示部3とを備えたステッピングモータ式積算
表示装置において、前記スピードパルス発生器1から出
力されるスピードパルスaに同期した信号をクロック信
号cとして入力し、またイグニッションスイッチがONし
たことにより起励するON信号dを遅延させる遅延回路4
の出力をデータ信号eとして入力し、更に前記ON信号d
を入力した単安定回路5の出力をリセット信号fとして
入力するDタイプフリップフロップなどのラッチ回路6
を更に備え、前記イグニッションスイッチをONすること
により起励する前記単安定回路5から出力されるリセッ
ト信号fのリセット信号出力時間sをイグニッションス
イッチをONしたときから前記駆動回路部2が正常に動作
するまでの不安定時間tより長い時間に設定し、前記遅
延回路4のON信号立ち上がり遅延時間uを前記単安定回
路5から出力されるリセット信号fのイグニッションス
イッチをONしたときから立ち上がるまでのリセット信号
立ち上がり遅延時間vより長い時間に設定し、前記ラッ
チ回路6の出力Qを前記駆動回路部2のクロック信号入
力Cとの接続個所7より出力側の接続箇所8にこの出力
Qより出力される出力信号gがリセット信号fにより設
定される出力信号gの状態から反転したときに前記駆動
信号bをステッピングモータ式積算表示部3に出力する
接続回路9を介して接続したことを特徴とするステッピ
ングモータ式積算表示装置に係るものである。
A speed pulse generator 1 that generates a speed pulse a each time the vehicle travels a certain distance, and a drive that converts the speed pulse a output from the speed pulse generator 1 into a drive signal b that enables the stepping motor to be driven. A stepping motor type integrated display device comprising a circuit unit 2 and a stepping motor type integrated display unit 3 comprising the stepping motor and an integrating meter which is rotated by driving the stepping motor. A delay circuit 4 for inputting a signal synchronized with the output speed pulse a as a clock signal c and delaying an ON signal d excited by the ignition switch being turned ON.
Input as the data signal e, and the ON signal d
Latch circuit 6 such as a D-type flip-flop for inputting the output of the monostable circuit 5 to
Further comprising: a reset signal output time s of the reset signal f output from the monostable circuit 5 that is excited by turning on the ignition switch, and the drive circuit unit 2 operates normally from the time when the ignition switch is turned on. Resetting the ON signal rising delay time u of the delay circuit 4 from when the ignition switch is turned on to when the ignition switch is turned on. The output Q of the latch circuit 6 is set to a time longer than the signal rising delay time v, and the output Q is output from the connection 7 to the clock signal input C of the drive circuit section 2 to the connection 8 on the output side. When the output signal g is inverted from the state of the output signal g set by the reset signal f, the drive signal b is stepped Those of the stepping motor type integrated display device, characterized in that connected through the connecting circuit 9 to be output to the motor type integrated display unit 3.

〔作用〕[Action]

車両が一定距離走行する毎にスピードパルス発生器1か
らスピードパルスaが駆動回路部2に出力され、駆動回
路部2によりステッピングモータ式積算表示部3のステ
ッピングモータを駆動する駆動信号bに変換されてステ
ッピングモータ式積算表示部3に出力される。
Every time the vehicle travels a certain distance, the speed pulse generator 1 outputs the speed pulse a to the drive circuit unit 2, and the drive circuit unit 2 converts the speed pulse a into a drive signal b for driving the stepping motor of the stepping motor type integration display unit 3. Is output to the stepping motor type integration display unit 3.

車両を停止した状態であるイグニッションスイッチがOF
Fの状態からこれをONにすると、ON信号dを出力するイ
グニッションスイッチ部10から単安定回路5にこの
「H」状態なるON信号dが出力され単安定回路5が作動
する。
When the vehicle is stopped, the ignition switch is OF
When this is turned ON from the state of F, the ON signal d in the "H" state is output to the monostable circuit 5 from the ignition switch unit 10 which outputs the ON signal d, and the monostable circuit 5 operates.

単安定回路5が作動するとラッチ回路6のリセット信号
入力Rに単安定回路5からイグニッションスイッチをON
したときからリセット信号出力時間sだけリセット信号
fが出力される。
When the monostable circuit 5 is activated, the reset signal input R of the latch circuit 6 turns on the ignition switch from the monostable circuit 5.
After that, the reset signal f is output for the reset signal output time s.

即ち、このリセット信号出力時間sの間はこのラッチ回
路6のクロック信号入力Cやデータ信号入力Dの入力状
況にかかわらず、出力Qよりリセット値として設定した
出力信号g例えば実施例に示すように「L」状態なる信
号が駆動回路部2の接続回路9に出力され、駆動回路部
2から出力される駆動信号bをステッピングモータ式積
算表示部3に出力するのを阻止する。
That is, during the reset signal output time s, the output signal g set as the reset value from the output Q, for example, as shown in the embodiment, regardless of the input conditions of the clock signal input C and the data signal input D of the latch circuit 6. The signal in the “L” state is output to the connection circuit 9 of the drive circuit unit 2 and the drive signal b output from the drive circuit unit 2 is prevented from being output to the stepping motor type integrated display unit 3.

このリセット信号出力時間sはイグニッションスイッチ
をONしたときから駆動回路部2が正常に働くまでの不安
定時間tより長く設定したから、駆動回路部2が不安定
な状態により車両がまだ停止しているにもかかわらず駆
動信号bがステッピングモータ式積算表示部3に出力さ
れてステッピングモータ式積算表示部3が駆動してしま
う誤動作が防止される。
The reset signal output time s is set longer than the unstable time t from when the ignition switch is turned on to when the drive circuit unit 2 operates normally. Therefore, the vehicle is still stopped due to the unstable state of the drive circuit unit 2. Despite this, the drive signal b is output to the stepping motor type integration display unit 3 and the malfunction which drives the stepping motor type integration display unit 3 is prevented.

また、イグニッションスイッチをONしたとき、イグニッ
ションスイッチ部10から「H」状態なるON信号dがラッ
チ回路6のデータ信号入力Dに出力される。
Further, when the ignition switch is turned on, the ignition switch section 10 outputs an ON signal d in the “H” state to the data signal input D of the latch circuit 6.

従って、リセット信号出力時間sを経過すると、クロッ
ク信号入力Cに駆動回路部2から出力されるクロック信
号Cの立ち上がりに同期して出力Qより出力信号g例え
ば実施例のようにリセット時の「L」から「H」なる状
態に反転した出力信号gが駆動回路2の接続回路9に出
力され、駆動信号bをステッピングモータ式積算表示部
3に出力しステッピングモータ式積算表示部5を駆動す
る。
Therefore, when the reset signal output time s elapses, the output signal g is output from the output Q in synchronization with the rising of the clock signal C output from the drive circuit unit 2 to the clock signal input C, for example, "L" at the time of reset as in the embodiment. The output signal g inverted from "" to "H" is output to the connection circuit 9 of the drive circuit 2, and the drive signal b is output to the stepping motor type integration display unit 3 to drive the stepping motor type integration display unit 5.

即ち、イグニッションスイッチをONしても直ぐにはステ
ッピングモータ式積算表示部3は駆動せず、車両が走行
してスピードパルス発生器1よりスピードパルスaが駆
動回路部2に出力されて初めてステッピングモータ式積
算表示部3が駆動する。
That is, even if the ignition switch is turned on, the stepping motor type integration display unit 3 is not driven immediately, but the speed pulse generator 1 outputs the speed pulse a to the drive circuit unit 2 and the stepping motor type display unit 3 is not driven immediately. The integration display unit 3 is driven.

また単安定回路5から出力されるリセット信号fの立ち
上がりが遅れてしまうとリセット作用が働かず、このリ
セット信号立ち上がり遅延時間vの間にデータ信号入力
Dに「H」状態であるデータ信号eが出力されてしまう
と、駆動回路部2が不安定な状態にあるためクロック信
号入力Cに立ち上がりパルスが誤って出力され出力Qよ
り反転した「H」状態の出力信号gが出力されてしまい
誤動作を生じてしまうが、イグニッションスイッチ部10
より出力される「H」状態であるON信号dは、そのまま
データ信号eとして出力されず遅延回路4によりリセッ
ト信号立ち上がり遅延時間vより長く設定したON信号立
ち上がり遅延時間uだけ立ち上がりが遅れた信号がデー
タ信号eとしてデータ信号入力Dに出力され、このリセ
ット信号立ち上がり遅延時間vによる誤動作も防止され
る。
Further, if the rising edge of the reset signal f output from the monostable circuit 5 is delayed, the reset action does not work, and during this reset signal rising delay time v, the data signal e in the "H" state is input to the data signal input D. If it is output, since the drive circuit unit 2 is in an unstable state, a rising pulse is erroneously output to the clock signal input C, and the output signal g in the “H” state inverted from the output Q is output, resulting in malfunction. Ignition switch part 10
The ON signal d which is in the “H” state is not output as it is as the data signal e but is delayed by the ON signal rising delay time u set longer than the reset signal rising delay time v by the delay circuit 4. The data signal e is output to the data signal input D, and malfunction due to the reset signal rising delay time v is also prevented.

〔実施例〕〔Example〕

先ず第1図に示す本実施例の構成について説明する。 First, the structure of this embodiment shown in FIG. 1 will be described.

車両が一定距離走行する毎にスピードパルスaを出力す
るスピードパルス発生器1に駆動回路部2を接続し、こ
の駆動回路部2にステッピングモータとこのステッピン
グモータにより廻動する積算計とから成るステッピング
モータ式積算表示部3を接続し、駆動回路部2の接続個
所7にDタイプフリップフロップ6のクロック信号入力
Cを接続し、このDタイプフリップフロップ6のリセッ
ト信号入力Rをイグニッションスイッチ部10に単安定回
路5を介して接続し、Dタイプフリップフロップ6のデ
ータ信号入力Dをイグニッションスイッチ部10に遅延回
路4を介して接続し、Dタイプフリップフロップ6の出
力Qを駆動回路部2のクロック信号入力Cとの前記接続
個所7より出力側の接続個所8に接続回路9として設け
たAND回路9′の入力端子の一端に接続したものであ
る。
A drive circuit unit 2 is connected to a speed pulse generator 1 that outputs a speed pulse a each time the vehicle travels a certain distance, and the drive circuit unit 2 is connected to a stepping motor and a stepping unit that is rotated by the stepping motor. The motor type integration display unit 3 is connected, the clock signal input C of the D type flip-flop 6 is connected to the connection point 7 of the drive circuit unit 2, and the reset signal input R of this D type flip-flop 6 is connected to the ignition switch unit 10. Connected via the monostable circuit 5, the data signal input D of the D type flip-flop 6 is connected to the ignition switch unit 10 via the delay circuit 4, and the output Q of the D type flip-flop 6 is connected to the clock of the drive circuit unit 2. Input of AND circuit 9'provided as connection circuit 9 at connection point 8 on the output side from the connection point 7 with signal input C It is connected to one end of the terminal.

駆動回路部2は、スピードパルス発生器1に接続したバ
ッファ11に分周器12を接続し、分周器12にロジック回路
13を接続し、ロジック回路13にAND回路9′の入力端の
他端を接続し、AND回路9′の出力端をステッピングモ
ータ式積算表示部3に接続したアンプ14に接続したもの
である。
The drive circuit unit 2 connects the frequency divider 12 to the buffer 11 connected to the speed pulse generator 1, and the frequency divider 12 includes a logic circuit.
13 is connected, the other end of the input end of the AND circuit 9'is connected to the logic circuit 13, and the output end of the AND circuit 9'is connected to the amplifier 14 connected to the stepping motor type integration display unit 3.

本実施例では、バッファ11の出力端をDタイプフリップ
フロップ6のクロック信号入力Cへの接続個所7として
いる。
In this embodiment, the output terminal of the buffer 11 is the connection point 7 to the clock signal input C of the D type flip-flop 6.

次に車両を停止した状態でイグニッションスイッチをOF
FからONした場合の本実施例の動作について第2図及び
第3図に示すタイムチャートに基づいて説明する。
Next, with the vehicle stopped, set the ignition switch to OF
The operation of this embodiment when it is turned on from F will be described based on the time charts shown in FIG. 2 and FIG.

尚、第2図はイグニッションスイッチをONしたとき駆動
回路部2からクロック信号入力Cに出力されるスピード
パルスaに同期したクロック信号cの初期値が「H」で
ある場合を図示したものであり、第3図は逆にこの初期
値が「L」である場合を図示したものである。
FIG. 2 shows a case where the initial value of the clock signal c synchronized with the speed pulse a output from the drive circuit unit 2 to the clock signal input C when the ignition switch is turned on is "H". On the contrary, FIG. 3 shows a case where the initial value is "L".

イグニッションスイッチをONにするとイグニッションス
イッチ部10から「H」状態なるON信号dが単安定回路5
に出力されて単安定回路5からDタイプフリップフロッ
プ6のリセット信号入力Rにリセット信号立ち上がり遅
延時間vの遅れで且つリセット信号出力時間sだけ
「H」状態なるリセット信号fが出力される。
When the ignition switch is turned ON, the ON signal d which is in the "H" state from the ignition switch unit 10 is the monostable circuit 5
Then, the monostable circuit 5 outputs the reset signal f to the reset signal input R of the D-type flip-flop 6 in the “H” state with the delay of the reset signal rising delay time v and the reset signal output time s.

この「H」状態のリセット信号fが出力されているリセ
ット時においては強制的にDタイプフリップフロップ6
の出力Qから「L」状態の出力信号gが駆動回路部2の
接続個所8のAND回路9′の入力端の一端に出力される
からAND回路9′の入力端の他端に出力されているロジ
ック回路13の出力は阻止され、駆動信号bがステッピン
グモータ式積算表示部3に出力されるのが阻止される。
At the time of reset when the reset signal f in the "H" state is output, the D type flip-flop 6 is forcibly forced.
The output signal g of the "L" state is output from the output Q of the AND circuit 1 to one end of the input end of the AND circuit 9'of the connection point 8 of the drive circuit unit 2 and is output to the other end of the input end of the AND circuit 9 '. The output of the logic circuit 13 is blocked, and the drive signal b is blocked from being output to the stepping motor type integration display unit 3.

リセット信号立ち上がり遅延時間vは、理想回路ではな
いために生じるもので、リセット信号出力時間sは、イ
グニッションスイッチをONしたときから駆動回路部2が
正常に働くまでの不安定時間tより長い時間に設定して
いる。
The reset signal rise delay time v occurs because it is not an ideal circuit, and the reset signal output time s is longer than the unstable time t from when the ignition switch is turned on until the drive circuit unit 2 operates normally. It is set.

従って、この駆動回路部2の不安定な状態の間はステッ
ピングモータ式積算表示装置3への駆動信号bが阻止さ
れて誤動作が防止される。
Therefore, while the drive circuit unit 2 is in an unstable state, the drive signal b to the stepping motor type integration display device 3 is blocked and malfunction is prevented.

また、イグニッションスイッチをONしたときイグニッシ
ョンスイッチ部10から「H」状態のON信号dが遅延回路
4によりON信号立ち上がり遅延時間uだけ遅れてDタイ
プフリップフロップ6のデータ信号入力Dに出力され
る。
Further, when the ignition switch is turned on, the ON signal d in the “H” state is output from the ignition switch unit 10 to the data signal input D of the D type flip-flop 6 after being delayed by the ON signal rising delay time u by the delay circuit 4.

このデータ信号入力Dにこの遅延された「H」状態のデ
ータ信号eが出力されることによりクロック信号入力C
に出力されるクロック信号cに同期して出力Qよりリセ
ット時とは反転した「H」状態なる出力信号gを出力す
るものである。
By outputting the delayed "H" state data signal e to the data signal input D, the clock signal input C
The output signal g is output from the output Q in synchronism with the clock signal c which is output to the output Q.

このON信号立ち上がり遅延時間uはリセット作用が働か
ないリセット信号立ち上がり遅延時間vよりも長い時間
に設定しているから、このON信号立ち上がり遅延時間u
を経過するまではデータ信号入力Dには「H」状態のデ
ータ信号eが出力されないので、出力Qから出力される
出力信号gはリセット時と同じ「L」状態の信号であ
る。従って、リセット時と同じくAND回路9′により駆
動信号bのステッピングモータ式積算表示部3への出力
が阻止され誤動作が防止される。
Since this ON signal rising delay time u is set longer than the reset signal rising delay time v at which the reset action does not work, this ON signal rising delay time u
Since the data signal e in the "H" state is not output to the data signal input D until the time elapses, the output signal g output from the output Q is the signal in the "L" state as in the reset. Therefore, the output of the drive signal b to the stepping motor type integration display unit 3 is blocked by the AND circuit 9 ', and a malfunction is prevented, as in the reset operation.

イグニッションスイッチをONしたときDタイプフリップ
フロップ6のクロック信号入力Cのクロック信号cの初
期値は、スピードパルスaがイグニッションスイッチが
OFFしたときに「H」状態であったか「L」状態であっ
たかによって異なる。「H」状態であった場合即ち初期
値が「H」状態の場合を第2図に逆に「L」状態である
場合を第3図に示す。
When the ignition switch is turned on, the initial value of the clock signal c of the clock signal input C of the D type flip-flop 6 is that the speed pulse is a
It depends on whether it was in the "H" state or the "L" state when turned OFF. FIG. 2 shows the case of being in the “H” state, that is, the case where the initial value is the “H” state, and FIG. 3 shows the case of being in the “L” state.

但し、第2図に示すように「H」状態であった場合は駆
動回路部2の不安定時間tを経過した後に「H」状態に
立ち上がるものである。
However, as shown in FIG. 2, when it is in the “H” state, it rises to the “H” state after the instability time t of the drive circuit unit 2 has elapsed.

イグニッションスイッチをONした後車両が動き始めると
スピードパルス発生器1よりスピードパルスaが駆動回
路部2に出力され、スピードパルスaに同期したクロッ
ク信号cがクロック信号入力Cに出力される。
When the vehicle starts to move after the ignition switch is turned on, the speed pulse generator 1 outputs the speed pulse a to the drive circuit unit 2, and the clock signal c synchronized with the speed pulse a is output to the clock signal input C.

このクロック信号cの立ち上がりに同期して初めてデー
タ信号入力に出力されている「H」状態なる出力信号g
が出力QよりAND回路9′に出力される。AND回路9′の
入力はリセット時の「L」から「H」状態に反転するた
め、ロジック回路13の出力即ち、駆動信号bをステッピ
ングモータ式積算表示部3へ出力し、ステッピングモー
タ式積算表示部3を駆動する。
The output signal g which is in the "H" state and is output to the data signal input only in synchronization with the rising edge of the clock signal c.
Is output from the output Q to the AND circuit 9 '. Since the input of the AND circuit 9'is inverted from the "L" state to the "H" state at the time of reset, the output of the logic circuit 13, that is, the drive signal b is output to the stepping motor type integrated display unit 3 to display the stepping motor type integrated display. The part 3 is driven.

従って、車両が動いたとき初めてステッピングモータ式
積算表示部3が駆動することになる。
Therefore, the stepping motor type integration display unit 3 is driven only when the vehicle moves.

本実施例はイグニッションスイッチをOFFしたときのス
テッピングモータ式積算表示部3のステッピングモータ
(磁極)の位相を保持するものではなく1ステップの駆
動誤差を生じる恐れもあるが、イグニッションスイッチ
をONしたときは確実にステッピングモータ式積算表示部
3を駆動することを阻止し、車両が動き始めてから初め
てステッピングモータ式積算表示部3を駆動するためス
テッピングモータ式積算表示部3の1ステップ分の誤差
を視認者が意識することはない。
This embodiment does not maintain the phase of the stepping motor (magnetic pole) of the stepping motor type integrated display unit 3 when the ignition switch is turned off, and may cause a drive error of one step, but when the ignition switch is turned on Prevents the stepping motor type integrated display unit 3 from being driven reliably and drives the stepping motor type integrated display unit 3 for the first time after the vehicle starts to move, so that the error of one step of the stepping motor type integrated display unit 3 is visually recognized. The person does not notice.

尚、本実施例の構成に限られるものでなく、Dタイプフ
リップフロップ6のクロック信号入力Cの接続個所7
は、駆動回路部2のどこに接続しても良く、駆動回路部
2の入力端即ちスピードパスル発生器1に直接接続して
も良い、またDタイプフリップフロップ6の出力Qはこ
の接続個所7の出力側ではあればどこに接続しても良
い。
The configuration is not limited to the configuration of this embodiment, and the connection point 7 of the clock signal input C of the D type flip-flop 6 is not limited to this.
May be connected to any part of the drive circuit section 2, and may be directly connected to the input terminal of the drive circuit section 2, that is, the speed pulse generator 1, and the output Q of the D-type flip-flop 6 is at this connection point 7. You can connect to any output side.

またDタイプフリップフロップ6の出力Qと駆動回路部
2との接続個所8に設ける接続回路9はAND回路9′に
限られるものでなく、出力信号gがリセット時に設定さ
れた信号に対して反転したときにのみ駆動信号bを出力
せしめるものであればどのような構成を採用しても良
い。
The connection circuit 9 provided at the connection point 8 between the output Q of the D-type flip-flop 6 and the drive circuit unit 2 is not limited to the AND circuit 9 ', but the output signal g is inverted with respect to the signal set at reset. Any configuration may be adopted as long as it can output the drive signal b only in such a case.

また、本考案ではラッチ回路6にDタイプフリップフロ
ップ6を用いたが、これと同等の作用を行う回路であれ
ば良い。
Further, although the D-type flip-flop 6 is used as the latch circuit 6 in the present invention, any circuit having an operation equivalent to this may be used.

〔考案の効果〕[Effect of device]

本考案は、上述のように構成したから、単に既存のステ
ッピングモータ式積算表示装置にイグニッションスイッ
チ部に単安定回路と遅延回路とを介して接続したラッチ
回路を接続するだけの簡易な構成で、低コストにして確
実にイグニッションスイッチをONしたときにステッピン
グモータ式積算表示部が誤って駆動する一目でわかる誤
動作を確実に防止することができる実用性に秀れたステ
ッピングモータ式積算表示装置となる。
Since the present invention is configured as described above, it has a simple configuration in which the existing stepping motor type integration display device is simply connected to the latch circuit connected to the ignition switch section via the monostable circuit and the delay circuit. It is a stepping motor type integrated display device with excellent practicability that can reliably prevent a malfunction at a glance that the stepping motor integrated display unit is mistakenly driven when the ignition switch is turned on at a low cost. .

また、イグニッションスイッチをONしたときから駆動回
路部がしばらく不安定な状態であっても、またラッチ回
路のリセット信号入力に出力されるリセット信号の立ち
上がりに遅れを生じても確実にステッピングモータ式積
算表示部の誤動作が防止され、また車両が動き始めてか
ら初めてステッピングモータ式積算表示部が駆動するた
め、たとえイグニッションスイッチをOFFしたときのス
テッピングモータ(磁極)の位相が保持されておらずず
れたためにステッピングモータ式積算表示部が始動する
とき1ステップ分磁極の廻動即ちステッピングモータ式
積算表示部の駆動に誤差を生じてもイグニッションスイ
ッチをONしたときではなく、車両が一定距離動き始めて
から駆動するので視認者に誤動作とは感じさせないなど
極めて実用性に秀れたステッピングモータ式積算表示装
置となる。
In addition, even if the drive circuit is unstable for a while after the ignition switch is turned on, or the reset signal output to the reset signal input of the latch circuit is delayed, the stepping motor type integration Since the malfunction of the display unit is prevented and the stepping motor type integrated display unit is driven for the first time after the vehicle starts to move, even if the phase of the stepping motor (magnetic pole) is not held even when the ignition switch is turned off, the phase shifts. When the stepping motor type integrated display unit starts up, even if there is an error in the rotation of the magnetic pole for one step, that is, when the stepping motor type integrated display unit is driven in error, the vehicle is driven after it starts to move for a certain distance, not when the ignition switch is turned on. Therefore, it is extremely practical because it does not make the viewer feel it is a malfunction. It becomes a stepping motor type integrated display device.

【図面の簡単な説明】[Brief description of drawings]

図面は本考案の一実施例を示すもので、第1図は概略構
成図、第2図はDタイプフリップフロップのクロック信
号入力の初期値が「H」状態である場合の各信号のタイ
ムチャート式説明図、第3図はDタイプフリップフロッ
プのクロック信号入力の初期値が「L」状態である場合
の各信号のタイムチャート式説明図である。 C…クロック信号入力、R…リセット信号入力、D…デ
ータ信号入力、Q…出力、a…スピードパルス、b…駆
動信号、c…クロック信号、d…ON信号、e…データ信
号、f…リセット信号、g…出力信号、s…リセット信
号出力時間、t…不安定時間、u…ON信号立ち上がり遅
延時間、v…リセット立ち上がり遅延時間、1…スピー
ドパルス発生器、2…駆動回路部、3…ステッピングモ
ータ式積算表示部、4…遅延回路、5…単安定回路、6
…ラッチ回路、7…接続個所、8…接続個所、9…接続
回路。
The drawings show one embodiment of the present invention. FIG. 1 is a schematic configuration diagram, and FIG. 2 is a time chart of each signal when the initial value of the clock signal input of the D type flip-flop is in the “H” state. FIG. 3 is a time chart formula explanatory diagram of each signal when the initial value of the clock signal input of the D-type flip-flop is in the “L” state. C ... clock signal input, R ... reset signal input, D ... data signal input, Q ... output, a ... speed pulse, b ... drive signal, c ... clock signal, d ... ON signal, e ... data signal, f ... reset Signal, g ... Output signal, s ... Reset signal output time, t ... Unstable time, u ... ON signal rise delay time, v ... Reset rise delay time, 1 ... Speed pulse generator, 2 ... Drive circuit section, 3 ... Stepping motor integrated display, 4 ... Delay circuit, 5 ... Monostable circuit, 6
... Latch circuit, 7 ... Connection point, 8 ... Connection point, 9 ... Connection circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】車両が一定距離走行する毎にスピードパル
スを発生するスピードパルス発生器と、このスピードパ
ルス発生器から出力されるスピードパルスをスッテピン
グモータを駆動可能とする駆動信号に変換する駆動回路
部と、このスッテピングモータとスッテピングモータの
駆動により廻動する積算計とから成るステッピングモー
タ式積算表示部とを備えたステッピングモータ式積算表
示装置において、前記スピードパルス発生器から出力さ
れるスピードパルスに同期した信号をクロック信号とし
て入力し、またイグニッションスイッチがONしたことに
より起励するON信号を遅延させる遅延回路の出力をデー
タ信号として入力し、更に前記ON信号を入力した単安定
回路の出力をリセット信号として入力するDタイプフリ
ップフロップなどのラッチ回路を更に備え、前記イグニ
ッションスイッチをONすることにより起励する前記単安
定回路から出力されるリセット信号のリセット信号出力
時間sをイグニッションスイッチをONしたときから前記
駆動回路部が正常に動作するまでの不安定時間tより長
い時間に設定し、前記遅延回路のON信号立ち上がり遅延
時間uを前記単安定回路から出力されるリセット信号の
イグニッションスイッチをONしたときから立ち上がるま
でのリセット信号立ち上がり遅延時間vより長い時間に
設定し、前記ラッチ回路の出力Qを前記駆動回路部のク
ロック信号入力Cとの接続個所より出力側の接続箇所に
この出力Qより出力される出力信号がリセット信号によ
り設定される出力信号の状態から反転したときに前記駆
動信号をステッピングモータ式積算表示部に出力する接
続回路を介して接続したことを特徴とするステッピング
モータ式積算表示装置。
1. A speed pulse generator for generating a speed pulse each time a vehicle travels a certain distance, and a drive for converting a speed pulse output from the speed pulse generator into a drive signal for driving a stepping motor. In the stepping motor type integration display device including a circuit part and a stepping motor type integration display part including the stepping motor and an integrating meter that is rotated by driving the stepping motor, the speed pulse generator outputs the speed pulse generator. A monostable circuit in which a signal synchronized with the speed pulse is input as a clock signal, and the output of a delay circuit that delays the ON signal that is excited when the ignition switch is turned ON is input as a data signal and the ON signal is input. Such as a D-type flip-flop that inputs the output of The reset circuit output time s of the reset signal output from the monostable circuit that is excited by turning on the ignition switch, and the drive circuit section operates normally from the time when the ignition switch is turned on. Set to a time longer than the unstable time t until the start of the reset signal rising delay time u of the delay circuit from the time when the ignition switch of the reset signal output from the monostable circuit is turned on A time longer than time v is set, and an output signal output from this output Q is set by a reset signal at a connection point on the output side of a connection point of the output Q of the latch circuit with the clock signal input C of the drive circuit section. Stepping motor type integrated display unit for displaying the drive signal when it is inverted from the state of the output signal A stepping motor type integrated display device characterized by being connected via a connection circuit for outputting to.
JP12704689U 1989-10-30 1989-10-30 Stepping motor type integrated display Expired - Fee Related JPH0650734Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12704689U JPH0650734Y2 (en) 1989-10-30 1989-10-30 Stepping motor type integrated display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12704689U JPH0650734Y2 (en) 1989-10-30 1989-10-30 Stepping motor type integrated display

Publications (2)

Publication Number Publication Date
JPH0365911U JPH0365911U (en) 1991-06-26
JPH0650734Y2 true JPH0650734Y2 (en) 1994-12-21

Family

ID=31674830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12704689U Expired - Fee Related JPH0650734Y2 (en) 1989-10-30 1989-10-30 Stepping motor type integrated display

Country Status (1)

Country Link
JP (1) JPH0650734Y2 (en)

Also Published As

Publication number Publication date
JPH0365911U (en) 1991-06-26

Similar Documents

Publication Publication Date Title
JPS5859397U (en) Step motor control device
KR930010689B1 (en) Clock signal conversion circuit
US4526475A (en) Analog display electronic timepiece with multi-speed hand movement
JPH0365911U (en)
JPS5936231B2 (en) Electronic clock with power outage detection device
JPS6311767Y2 (en)
SU1283937A1 (en) Control device for stepping motor
JPH07120940B2 (en) Oscillator circuit
JPH0526554Y2 (en)
JPS5829636Y2 (en) Periodic signal deletion compensation device
JPH0128473Y2 (en)
SU1001422A1 (en) Device for control of multiphase stepping motor
JPS5921795U (en) Pointer display alarm clock
JPH0641271Y2 (en) Liquid crystal display
JPS5872670U (en) motion detection circuit
JPS625676Y2 (en)
JPH0625061Y2 (en) Time generation circuit
JPS6150188A (en) Screen display unit
JPH06120812A (en) Semiconductor integrated circuit
JPH0523628B2 (en)
JPH0372393U (en)
JPH0279199U (en)
JPS58107097A (en) Drive circuit for stepping motor
JPS5951216B2 (en) Load switching circuit for multiple inverters
JPH046096U (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees