JPH0650821B2 - Ｄ／ａ変換器 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、Ｄ／Ａ変換器に関する。

背景技術 所定入力ビット数のＤ／Ａ変換器を用いて該入力ビット
数以上の桁数の入力デジタル信号をアナログ信号に変換
するようにしたものがある。かかる例を第２図を参照し
つつ説明する。

第２図において、デジタルオーディオ信号等の例えば１
データが１８ビットにより構成される入力デジタル信号
がレベルシフト回路１及びコントローラ２に供給され
る。

レベルシフト回路１は、コントローラ２から供給される
シフト制御信号の内容に応じて入力デジタル信号を所定
桁数だけシフトし、該デジタル信号の値を所定の割合で
増減してＤ／Ａ変換器３に供給する。Ｄ／Ａ変換器３
は、１６ビット対応であり供給デジタル信号の表わす値
に応じた電圧レベル信号を発生してトランジスタ等のス
イッチ素子によって構成される利得選択スイッチ４の入
力端に供給する。

利得選択スイッチ４は、コントローラ２から供給される
既述シフト制御信号の内容に応じて増幅回路６の前段に
設けられた入力回路５の入力抵抗の１を選択し、上記電
圧レベル信号を該選択抵抗の一端に供給する。入力回路
５は、一端が利得選択スイッチ４の各出力端に接続され
かつ他端が互いに共通に接続される複数の抵抗によって
構成される。入力回路５の出力は例えば演算増幅器等に
より構成される増幅回路６によって増幅されて出力アナ
ログ信号として出力される。増幅回路６の利得は入力回
路５の被選択抵抗値により設定される。各抵抗値はレベ
ルシフト回路１におけるデータの値の増減に対応して例
えば回路１、３、４、５及び６からなるＤ／Ａ変換路の
利得が一定値になるように定められる。

コントローラ２は、入力デジタル信号を監視し、例えば
一定期間内の入力デジタル信号の最大値によってレベル
シフト回路１のシフト桁数及び利得選択スイッチ４の抵
抗選択動作を制御する。

次に、装置の動作について第３図（Ａ）〜（Ｃ）を参照
しつつ説明する。

第３図（Ａ）は、入力デジタル信号が１８ビットの正の
値であって、該データの１７桁以上に信号「１」が存在
する場合を示している。このときはコントローラ２はレ
ベルシフト回路１に入力データの上位（ＭＳＢ）から１
６ビット分をＤ／Ａ変換器３に供給せしめ、同時に利得
選択スイッチ４に増幅回路６の利得が１となるように入
力抵抗を選択せしめる。このことにより、Ｄ／Ａ変換器
の出力はそのまま出力アナログ信号レベルとなる。

第３図（Ｂ）は、入力デジタル信号の１７桁以上に信号
「１」が存在しない場合を示している。このとき、コン
トローラ２はレベルシフト回路１に入力データ信号の第
２桁〜第１７桁の１６ビット分をＤ／Ａ変換器３に供給
せしめ、同時に利得選択スイッチ４に増幅回路６の利得
が１／２となる入力抵抗を選択せしめる。このことによ
り、Ｄ／Ａ変換器３において入力デジタル信号が表わす
値の２倍のレベルに変換された電圧レベル信号は増幅回
路６により１／２に減衰されて上記入力デジタル信号の
表わす値に応じたレベルの電圧レベル信号に戻されて出
力アナログ信号となる。

第３図（Ｃ）は、入力デジタル信号の１６桁以上に信号
「１」が存在しない場合を示している。このとき、コン
トローラ２はレベルシフト回路１に入力デジタル信号の
第１桁〜第１６桁の１６ビット分をＤ／Ａ変換器３に供
給せしめ、同時に利得選択スイッチ４に増幅回路６の利
得が１／４となる入力抵抗を選択せしめる。このことに
より、Ｄ／Ａ変換器３において４倍の値で出力された電
圧レベル信号は増幅回路６により１／４に減衰されて元
の入力デジタル信号に対応する信号レベルに戻されて出
力アナログ信号となる。

このように上述の装置によれば、１８ビットの入力デジ
タル信号の値が減少すると通常１６ビット対応のＤ／Ａ
変換では切り捨てられる上記入力デジタル信号の下位２
ビットまで復調される利点がある。

ところで、上述の装置では増幅回路６の利得を変更する
ために入力回路５の各抵抗を利得選択スイッチ４により
選択する必要があるが、その際に、復調アナログ信号の
瞬断や該信号路に挿入された利得選択スイッチ４のトラ
ンジスタスイッチ素子の非直線性等の原因によって出力
アナログ信号の歪が増加する不具合がある。

発明の概要 よって、本発明の目的とするところは、従来の所定ビッ
トを処理するＤ／Ａ変換器を用いて、所定ビット相当以
上に出力アナログ信号のダイナミックレンジを広げかつ
伝送経路中のアナログスイッチによる歪を抑制し得るＤ
／Ａ変換器を提供することである。

上記目的を達成するために、本発明のＤ／Ａ変換器は、
入力ディジタル信号のディジタル値に応じた桁番を最上
位として前記入力ディジタル信号のうちの所定桁数をデ
ィジタル・アナログ変換しさらにその変換して得られた
アナログ信号を前記入力ディジタル信号のディジタル値
に応じた利得にて増幅しこれを出力アナログ信号として
導出するＤ／Ａ変換器であって、動作指令信号が発生し
ているとき前記入力ディジタル信号のうち所定桁番を最
上位とする前記所定桁数を出力し前記動作指令信号が消
滅しているとき前記所定桁数の所定基本デジタルレベル
信号を出力するミュート手段と、前記ミュート手段から
出力された前記所定桁数のディジタル信号をアナログ変
換するＤ／Ａ変換手段と、前記Ｄ／Ａ変換手段の変換出
力を前記ミュート手段における所定桁番に対応した利得
にて増幅する増幅手段とを有するＤ／Ａ変換路を複数有
し、これらＤ／Ａ変換路における前記増幅手段の各増幅
出力を互いに加算して出力アナログ信号を得る加算手段
と、前記入力ディジタル信号のディジタル値に応じて前
記Ｄ／Ａ変換路におけるミュート手段のうちのいずれか
１つにのみ前記動作指令信号を発する制御手段とを有す
ることを特徴としている。

実施例 以下、本発明の実施例について第１図を参照しつつ説明
する。第１図において、例えば１データが１８ビットに
より構成される入力デジタル信号はミュート回路１１、
レベルシフト回路１２及びコントローラ１３に供給され
る。

ミュート回路１１は、上記入力デジタル信号の第３桁〜
第８桁（上位から１６桁分）をコントローラ１３から第
１動作指令信号が供給されている間中１６ビットＤ／Ａ
変換器１４に中継するが、第１動作指令信号が供給され
ないと基本デジタルレベルに対応するゼロ出力をＤ／Ａ
変換器１４に供給する。

Ｄ／Ａ変換器１４は、供給されるデジタル信号をアナロ
グ信号に変換してミュートスイッチ１５を介して増幅回
路１６に供給する。Ｄ／Ａ変換器１４は、既述ゼロ出力
が供給されると例えば接地レベルを発生する。ミュート
スイッチ１５は、第１動作指令信号の不存在時に発生し
かつ第１動作指令信号の消滅に若干遅れて発生する第１
スイッチ制御信号に応じて閉成して増幅回路１６の入力
信号レベルを強制的に接地レベルにする。増幅回路１６
の利得は例えば１であり、入力レベル信号を増幅して加
算回路１７の一方入力端に供給する。回路１１，１４〜
１６は第１Ｄ／Ａ変換路を構成する。

レベルシフト回路１２は、既述第３図（Ｂ）の如く入力
デジタル信号の第２桁〜第１７桁の１６桁分を抽出して
ミュート回路１８に供給する。ミュート回路に供給され
るデジタル信号は元の入力デジタル信号に比して１桁ず
つ上位にシフトされており、該デジタル信号の値は上記
入力デジタル信号の値の２倍となる。ミュート回路１８
は該デジタル信号をコントローラ１３から第２動作指令
信号が供給されている間中１６ビットＤ／Ａ変換器１９
に供給するが、第２動作指令信号が供給されないと基本
デジタルレベルに対応するゼロ出力を１６ビットＤ／Ａ
変換器１９に供給する。

Ｄ／Ａ変換器１９は、供給されるデジタル信号をアナロ
グ信号に変換してミュートスイッチ２０を介して増幅回
路２１に供給する。また、Ｄ／Ａ変換器１９は、上記ゼ
ロ出力が供給されると例えば接地レベルを発生する。ミ
ュートスイッチ２０は、第２動作指令信号の不存在時に
発生しかつ第２動作指令信号の消滅に若干遅れて発生す
る第２スイッチ制御信号に応じて閉成して増幅回路２１
の入力信号レベルを強制的に接地レベルにする。増幅回
路２１の利得は増幅回路１６の利得の１／２であり、ビ
ットシフトにより増加した入力デジタル信号レベルを減
衰して本来のレベルに戻して加算回路１７の他方入力端
に供給する。増幅回路１６あるいは２１には、Ｄ／Ａ変
換路同士の出力信号レベルが互いに等しくなるべきとき
に増幅回路１６及び２１の出力信号のレベル同士が等し
くなるようにするためのレベル調整回路が設けられる。
加算回路１７は、増幅回路１６及び２１の各出力信号を
加え合せて出力アナログ信号を得る。回路１２，１８〜
２１は第２Ｄ／Ａ変換路を構成する。

コントローラ１３は入力デジタル信号を監視し、所定時
間内の上記入力デジタル信号のピークレベルを検出し、
これに基づいて第１及び第２動作指令信号のいずれか一
方を常に発生する。Ｄ／Ａ変換路が２つの場合両動作指
令信号は単一の２値信号の高レベル及び低レベルにより
表すことが出来る。

次に、装置の動作について第３図（Ａ）〜（Ｃ）を参照
しつつ説明する。

第３図（Ａ）に示されるように所定時間内における入力
デジタル信号の上位２桁に「１」が存する場合、コント
ローラ１３は図示しないクロックタイミング信号に同期
して第１動作指令信号を出力すると同時に第２動作指令
信号の出力を停止して、ミュート回路１１に入力デジタ
ル信号をＤ／Ａ変換器１４に中継させると同時にミュー
ト回路１８にゼロ出力を発生せしめる。このことによ
り、Ｄ／Ａ変換器１４は既述クロックタイミング信号に
同期して入力デジタル信号に応じた信号レベルを発生
し、Ｄ／Ａ変換器１９は同じクロックタイミングで接地
レベルを発生する。Ｄ／Ａ変換器１４の出力信号は増幅
回路１６を経て加算回路１７の一方入力となる。Ｄ／Ａ
変換器１９の出力する接地レベルは増幅回路２１を経て
加算回路１７の他方入力となる。従って、Ｄ／Ａ変換器
１４の出力信号のみが増幅回路１６及び加算回路１７を
経て出力されて出力アナログ信号となる。

また、コントローラ１３は第１スイッチ制御信号のミュ
ートスイッチ１５への供給を停止し、ミュートスイッチ
２０への第２スイッチ制御信号の供給を開始する。この
ことにより、Ｄ／Ａ変換器１４の出力は増幅回路１６に
そのまま供給され、Ｄ／Ａ変換器１９のゼロ出力は強制
的に接地レベルになる。増幅回路２１の入力レベルを強
制的に接地レベルに設定することによりＤ／Ａ変換器１
９のゼロ出力レベルの変動やノイズ分が出力アナログ信
号に重畳されるのを防止する。

第３図（Ｂ）に示されるように所定時間内における入力
デジタル信号の上位２桁に「１」が存しない場合、コン
トローラ１３は既述クロックタイミング信号に同期して
第１動作指令信号の出力を停止すると同時に第２動作指
令信号出力を発生して、ミュート回路１１にゼロ出力を
発生せしめると同時にミュート回路１８に入力デジタル
信号をＤ／Ａ変換器１９に中継させる。これにより、Ｄ
／Ａ変換器１４は上記クロックタイミング信号に同期し
て接地レベルを発生し、Ｄ／Ａ変換器１９は同じクロッ
クタイミングで入力デジタル信号に応じた信号レベルを
発生する。Ｄ／Ａ変換器１４の出力する接地レベルは増
幅回路１６を経て加算回路１７の一方入力となる。Ｄ／
Ａ変換器１９の出力する信号レベルは増幅回路２１を経
て加算回路１７の他方入力となる。従って、Ｄ／Ａ変換
器１９の出力信号のみが増幅回路２１及び加算回路１７
を経て出力されて出力アナログ信号となる。

また、コントローラ１３は第１スイッチ制御信号のミュ
ートスイッチ１５への供給を開始し、ミュートスイッチ
２０へ第２スイッチ制御信号の供給を停止する。このこ
とにより、Ｄ／Ａ変換器１４の出力は強制的に接地レベ
ルとなり、Ｄ／Ａ変換器１９の出力はそのまま増幅回路
２１に供給される。増幅回路１６の入力レベルを強制的
に接地レベルに設定することによりＤ／Ａ変換器１４の
ゼロ出力レベルの変動やノイズ分が出力アナログ信号に
重畳されるのを防止する。

こうして、Ｄ／Ａ変換器のデジタル変換タイミングにて
被選択Ｄ／Ａ変換器のみが能動化されるので、従来装置
の如く復調アナログ信号をチャンネル選択スイッチによ
って瞬断することがなく、かつ復調アナログ信号経路に
トランジスタ等の非直線素子を用いたスイッチが直列に
挿入されないので歪の発生がない。

なお、実施例では第３図（Ａ）及び（Ｂ）に示されるデ
ジタル信号のＤ／Ａ変換の例について説明したが、第３
図（Ｃ）に示されるような上位３桁に「１」のないデジ
タル信号までビットシフトにより処理せんとするときは
回路１２，１８〜２１と同様に構成されるＤ／Ａ変換器
を追加して、そのビットシフト回路を２ビットシフト回
路とし、増幅回路の利得を１／４とする。そして、第３
図（Ｃ）に示されるようなデジタル信号の上位から３桁
に「１」が存しない場合、コントローラ１３が該追加回
路のみを能動化させるのである。

発明の効果 以上説明したように、本発明のＤ／Ａ変換器において
は、入力デジタル信号レベルの大小に対応した複数のＤ
／Ａ変換路と、各Ｄ／Ａ変換路の出力を加算する加算手
段とを設けて、上記入力デジタル信号レベルに応じて１
のＤ／Ａ変換路のみを能動化させる構成としているの
で、従来回路におけるＤ／Ａ変換器のビット数に限定さ
れていたダイナミックレンジを、そのビット数以上に広
げることができかつ利得選択スイッチが不要となってこ
れによる復調アナログ信号の歪がなく好ましい。

【図面の簡単な説明】

第１図は、本発明の実施例を示すブロック回路図、第２
図は、従来例を示すブロック回路図、第３図は、Ｄ／Ａ
変換器の動作を説明するための説明図である。 主要部分の符号の説明 １、１２……レベルシフト回路 ３、１４、１９……Ｄ／Ａ変換器 １１、１８……ミュート回路 １３……コントローラ １５、２０……ミュートスイッチ １６、２１……増幅回路 １７……加算回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】入力ディジタル信号のディジタル値に応じ
   た桁番を最上位として前記入力ディジタル信号のうちの
   所定桁数をディジタル・アナログ変換しさらにその変換
   して得られたアナログ信号を前記入力ディジタル信号の
   ディジタル値に応じた利得にて増幅しこれを出力アナロ
   グ信号として導出するＤ／Ａ変換器であって、 動作指令信号が発生しているとき前記入力ディジタル信
   号のうち所定桁番を最上位とする前記所定桁数を出力し
   前記動作指令信号が消滅しているとき前記所定桁数の所
   定基本デジタルレベル信号を出力するミュート手段と、
   前記ミュート手段から出力された前記所定桁数のディジ
   タル信号をアナログ変換するＤ／Ａ変換手段と、前記Ｄ
   ／Ａ変換手段の変換出力を前記ミュート手段における所
   定桁番に対応した利得にて増幅する増幅手段とを有する
   Ｄ／Ａ変換路を複数有し、 これらＤ／Ａ変換路における前記増幅手段の各増幅出力
   を互いに加算して出力アナログ信号を得る加算手段と、
   前記入力ディジタル信号のディジタル値に応じて前記Ｄ
   ／Ａ変換路におけるミュート手段のうちのいずれか１つ
   にのみ前記動作指令信号を発する制御手段とを有するこ
   とを特徴とするＤ／Ａ変換器。
2. 【請求項２】前記動作指令信号の非発生期間前記Ｄ／Ａ
   変換手段の変換出力の前記増幅手段への供給を断とする
   ことを特徴とする請求項１記載のＤ／Ａ変換器。