JPH02207620A - ゲイン切換付ｄ／ａ変換装置 - Google Patents
ゲイン切換付ｄ／ａ変換装置Info
- Publication number
- JPH02207620A JPH02207620A JP1029076A JP2907689A JPH02207620A JP H02207620 A JPH02207620 A JP H02207620A JP 1029076 A JP1029076 A JP 1029076A JP 2907689 A JP2907689 A JP 2907689A JP H02207620 A JPH02207620 A JP H02207620A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- bit
- converter
- signal
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、入力信号の大きさに応じて入力信号のレベル
を変えてＤ／Ａ変換を行うゲイン切換付Ｄ／Ａ変換装置
に関するものである。
を変えてＤ／Ａ変換を行うゲイン切換付Ｄ／Ａ変換装置
に関するものである。
従来の技術
ゲイン切換付Ｄ／Ａ変換装置には電流／電圧（１／Ｖ）
変換回路、電圧ゲイン切換回路が用いられている。
変換回路、電圧ゲイン切換回路が用いられている。
以下に従来のゲイン切換付Ｄ／Ａ変換装置について説明
する。第２図は従来のゲイン切換付Ｄ／Ａ変換装置の回
路図であシ、１はＸ＋αビットデジタルフィルタ、２は
Ｘビットのデータをアナログの電流にして出力するＸピ
ッ）Ｄ／Ａコンバータ、６はＩ／Ｖ変換のためのＩ／Ｖ
変換アンプ、６はゲイン切換のためのゲイン切換アンプ
、７はゲインを切換えるための帰還抵抗を切換えるアナ
ログスイッチ（ＳＷ）、Ｒ３はＩ／Ｖ変換のための抵抗
、Ｒ４，Ｒ５はビットシフトを行なわない時のゲインを
決定する抵抗、Ｒ６，Ｒ，はビットシフトを行なう時の
ゲインを決定する抵抗である。
する。第２図は従来のゲイン切換付Ｄ／Ａ変換装置の回
路図であシ、１はＸ＋αビットデジタルフィルタ、２は
Ｘビットのデータをアナログの電流にして出力するＸピ
ッ）Ｄ／Ａコンバータ、６はＩ／Ｖ変換のためのＩ／Ｖ
変換アンプ、６はゲイン切換のためのゲイン切換アンプ
、７はゲインを切換えるための帰還抵抗を切換えるアナ
ログスイッチ（ＳＷ）、Ｒ３はＩ／Ｖ変換のための抵抗
、Ｒ４，Ｒ５はビットシフトを行なわない時のゲインを
決定する抵抗、Ｒ６，Ｒ，はビットシフトを行なう時の
ゲインを決定する抵抗である。
信号の振幅が小さい場合、Ｘピッ）Ｄ／Ａコンバータ２
のリニアリティーが悪くなるため、Ｘ＋αビットデジタ
ルフィルタ１のデータをαビットシフトラ行うことでＸ
ビットＤ／Ａコンバータ２のリニアリティーの良い部分
を使用することができる。換言すれば、ビットをシフト
するということは、デジタル増幅を意味し、仮に２ビツ
トシフトすれば、４倍となり、その分Ｘ／Ｖ変換した後
、ゲイン切換アンプ６のゲインを４分の１に切換えてト
ータルゲインを一定にしていることになる。
のリニアリティーが悪くなるため、Ｘ＋αビットデジタ
ルフィルタ１のデータをαビットシフトラ行うことでＸ
ビットＤ／Ａコンバータ２のリニアリティーの良い部分
を使用することができる。換言すれば、ビットをシフト
するということは、デジタル増幅を意味し、仮に２ビツ
トシフトすれば、４倍となり、その分Ｘ／Ｖ変換した後
、ゲイン切換アンプ６のゲインを４分の１に切換えてト
ータルゲインを一定にしていることになる。
コノ方式だとアンプのゲインは下がるのテトータルの３
Ｎ比は良くなるわけである。
Ｎ比は良くなるわけである。
発明が解決しようとする課題
しかしながら、上記の従来の構成では、トータルのゲイ
ンを一定にするために、ゲイン切換アンプ６のゲインを
決める抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ。
ンを一定にするために、ゲイン切換アンプ６のゲインを
決める抵抗Ｒ４，Ｒ５，Ｒ６，Ｒ。
に、抵抗値の許容差の小さい抵抗体が４本それぞれ要求
されることになる。また、Ｉ／Ｖ変換、ゲイン切換に２
個のアンプを必要とする課題を有している。
されることになる。また、Ｉ／Ｖ変換、ゲイン切換に２
個のアンプを必要とする課題を有している。
本発明は上記従来の課題に鑑み、ローレベル時のリニア
リティーの向上を実現するゲイン切換付Ｄ／Ａ変換装置
を提供するものでるる。
リティーの向上を実現するゲイン切換付Ｄ／Ａ変換装置
を提供するものでるる。
課題を解決するための手段
上記課題を解決するために、本発明のゲイン切換付Ｄ／
Ａ変換装置は、入力信号がローレベル時、ビットシフト
を制御するＸ＋αビットのデジタルフィルタを介して、
その出力信号をアナログ信号に変換するＸピッ）Ｄ／Ａ
コンバータを通り、その出力電流をビットシフトに応じ
てゲイン切換を行う電流／電圧（Ｉ／Ｖ）変換回路を備
えたものである。
Ａ変換装置は、入力信号がローレベル時、ビットシフト
を制御するＸ＋αビットのデジタルフィルタを介して、
その出力信号をアナログ信号に変換するＸピッ）Ｄ／Ａ
コンバータを通り、その出力電流をビットシフトに応じ
てゲイン切換を行う電流／電圧（Ｉ／Ｖ）変換回路を備
えたものである。
作用
本発明は上記した構成によって、入力信号がローレベル
時、入力信号がハイレベルになるようにビットシフトし
てアナログ信号に変換するので部品点数を減らすととも
に、トータルゲインの精度を向上し、かつ、ローレベル
時のリニアリティーの向上を実現するものである。
時、入力信号がハイレベルになるようにビットシフトし
てアナログ信号に変換するので部品点数を減らすととも
に、トータルゲインの精度を向上し、かつ、ローレベル
時のリニアリティーの向上を実現するものである。
実施例
第１図は本発明の一実施例におけるゲイン切換付Ｄ／Ａ
変換装置の回路図を示すもので、第２図と同一構成個所
には同一番号が附しである。
変換装置の回路図を示すもので、第２図と同一構成個所
には同一番号が附しである。
第１図において、１はＸ＋αビットデジタルフィルり、
２ ハｘピットＤ／Ａコンバータであシ、これらは従来
例の構成と同じものである。
２ ハｘピットＤ／Ａコンバータであシ、これらは従来
例の構成と同じものである。
さらに、３はゲイン切換・Ｘ／Ｖ変換のためのゲイン切
換・Ｉ／Ｖ変換アンプ（以下アンプという）、４はゲイ
ンを切換えるための帰還抵抗を切換えるアナログＳｔ、
Ｒ１はビットシフトを行わない時のゲインを決定する抵
抗、Ｒ２はビットシフトを行う時のゲインを決定する抵
抗で、アンプ３とアナログＳＷ４、抵抗Ｒ１，Ｒ２はゲ
イン切換・Ｉ／Ｖ変換回路を構成する。
換・Ｉ／Ｖ変換アンプ（以下アンプという）、４はゲイ
ンを切換えるための帰還抵抗を切換えるアナログＳｔ、
Ｒ１はビットシフトを行わない時のゲインを決定する抵
抗、Ｒ２はビットシフトを行う時のゲインを決定する抵
抗で、アンプ３とアナログＳＷ４、抵抗Ｒ１，Ｒ２はゲ
イン切換・Ｉ／Ｖ変換回路を構成する。
以上のように構成された本実施例のゲイン切換付Ｄ／Ａ
変換装置について、以下その動作について説明する。
変換装置について、以下その動作について説明する。
通常の場合、Ｘ＋αビットデジタルフィルタ１のＸ＋α
ビットのデジタルデータは第１図の実線に示されている
ようにビットシフトされずにＸビットＤ／Ａコンバータ
２に上位Ｘビットのデータを入力し、Ｄ／Ａ変換を行い
出力電流が生じる。
ビットのデジタルデータは第１図の実線に示されている
ようにビットシフトされずにＸビットＤ／Ａコンバータ
２に上位Ｘビットのデータを入力し、Ｄ／Ａ変換を行い
出力電流が生じる。
その電流信号にゲイン切換・Ｉ／Ｖ変換を行うことによ
シミ圧信号を出力する。ビットシフトを行っていないの
でアナログＳＷ４はビットシフトを行わない時のゲイン
を決める抵抗Ｒ１とＸビットＤ／Ａコンバータ２の出力
とゲイン切換・工／ｖ変換のためのアンプ３の入力とを
接続する。ゲイン切換・Ｉ／Ｖ変換回路の出力電圧はＸ
ピットＤ／Ａコンバータ２の出力電流とビットシフトを
行わない時のゲインを決める抵抗Ｒ７との積となる。信
号の振幅のある値をしきい値（仮に２ビツトシフトする
ならば一１２ｄＢ）とし、そのしきい値よシ小さい信号
がある期間続いた場合、Ｘ＋αビットのデジタルフィル
タ１のデータを第１図の点Ｈのようにαビットシフトさ
れ、ＸビットＤ／Ａコンバータ２にデータを入力し、Ｄ
／Ａ変換を行い出力電流が生じる。その電流信号をゲイ
ン切換・Ｉ／Ｖ変換回路によυ電圧信号を出力する。ビ
ット７７トを行っているので、アナログＳＷ４はビット
シフトを行っている時のゲインを決める抵抗Ｒ２とＸピ
ッ）Ｄ／Ａコンバータ２の出力とゲイン切換・Ｉ／Ｖ変
換回路のだめのアンプ３０入力とを接続する。ゲイン切
換・Ｘ／Ｖ変換回路の出力電圧はＸピッ）Ｄ／Ａコンバ
ータ２の出力電流とビットシフトを行う時のゲインを決
定する抵抗Ｒ２との積となる。仮に２ビットシフトｔ、
；ｕｎ、Ｄ／Ａコンバータ２の出力電流はビットシフト
していない時の４倍となるから、ビットシフトを行う時
のゲインを決定する抵抗Ｒ２の抵抗値をビットシフトを
行わない時のゲインを決定する抵抗Ｒ４の抵抗値の４分
の１にすれば、トータルのゲインを一定に保つことがで
きる。信号の振幅があるしきい値を越える時は通常の場
合にすぐに戻る。
シミ圧信号を出力する。ビットシフトを行っていないの
でアナログＳＷ４はビットシフトを行わない時のゲイン
を決める抵抗Ｒ１とＸビットＤ／Ａコンバータ２の出力
とゲイン切換・工／ｖ変換のためのアンプ３の入力とを
接続する。ゲイン切換・Ｉ／Ｖ変換回路の出力電圧はＸ
ピットＤ／Ａコンバータ２の出力電流とビットシフトを
行わない時のゲインを決める抵抗Ｒ７との積となる。信
号の振幅のある値をしきい値（仮に２ビツトシフトする
ならば一１２ｄＢ）とし、そのしきい値よシ小さい信号
がある期間続いた場合、Ｘ＋αビットのデジタルフィル
タ１のデータを第１図の点Ｈのようにαビットシフトさ
れ、ＸビットＤ／Ａコンバータ２にデータを入力し、Ｄ
／Ａ変換を行い出力電流が生じる。その電流信号をゲイ
ン切換・Ｉ／Ｖ変換回路によυ電圧信号を出力する。ビ
ット７７トを行っているので、アナログＳＷ４はビット
シフトを行っている時のゲインを決める抵抗Ｒ２とＸピ
ッ）Ｄ／Ａコンバータ２の出力とゲイン切換・Ｉ／Ｖ変
換回路のだめのアンプ３０入力とを接続する。ゲイン切
換・Ｘ／Ｖ変換回路の出力電圧はＸピッ）Ｄ／Ａコンバ
ータ２の出力電流とビットシフトを行う時のゲインを決
定する抵抗Ｒ２との積となる。仮に２ビットシフトｔ、
；ｕｎ、Ｄ／Ａコンバータ２の出力電流はビットシフト
していない時の４倍となるから、ビットシフトを行う時
のゲインを決定する抵抗Ｒ２の抵抗値をビットシフトを
行わない時のゲインを決定する抵抗Ｒ４の抵抗値の４分
の１にすれば、トータルのゲインを一定に保つことがで
きる。信号の振幅があるしきい値を越える時は通常の場
合にすぐに戻る。
以上のように本実施例によれば、部品点数を減らし、ゲ
インを決める抵抗Ｒ，，Ｒ２に、抵抗値の許容差の小さ
い抵抗が２本要求されることになり、トータルゲインの
精度を向上し、かつ、ローレベル時のリニアリティーの
向上を実現してくれることになる。
インを決める抵抗Ｒ，，Ｒ２に、抵抗値の許容差の小さ
い抵抗が２本要求されることになり、トータルゲインの
精度を向上し、かつ、ローレベル時のリニアリティーの
向上を実現してくれることになる。
発明の効果
本発明はローレベル時のビットシフトを制御するＸ＋α
ビットデジタルフィルタ、その出力される信号をアナロ
グ信号に変換するＤ／人コンバータと、その出力電流を
ビットシフトに応じてゲインを決定するゲイン切換・Ｉ
／Ｖ変換回路とを備えたことにより、入力信号がローレ
ベル時、入力信号がハイレベルになるようにビットシフ
トするので少ない部品点数にもかかわらず、トータルゲ
インの精度を向上し、かつ、ローレベル時のリニアリテ
ィーの向上を実現するという優れた効果を有するもので
ある。
ビットデジタルフィルタ、その出力される信号をアナロ
グ信号に変換するＤ／人コンバータと、その出力電流を
ビットシフトに応じてゲインを決定するゲイン切換・Ｉ
／Ｖ変換回路とを備えたことにより、入力信号がローレ
ベル時、入力信号がハイレベルになるようにビットシフ
トするので少ない部品点数にもかかわらず、トータルゲ
インの精度を向上し、かつ、ローレベル時のリニアリテ
ィーの向上を実現するという優れた効果を有するもので
ある。
第１図は本発明の実施例におけるゲイン切換付Ｄ／Ａ変
換装置の回路図、第２図は従来のゲイン切換付Ｄ／Ａ変
換装置の回路図である。 １・・・・・・Ｘ＋αピットデジタルフィルタ、２・・
印・ＸビットＤ／Ａコンバータ、３・・印・ゲイン切換
・Ｉ／Ｖ変換用アンプ、４・・・・・・アナログＳＷ、
Ｒ１・・・・・・抵抗、Ｒ２・・・・・・抵抗。
換装置の回路図、第２図は従来のゲイン切換付Ｄ／Ａ変
換装置の回路図である。 １・・・・・・Ｘ＋αピットデジタルフィルタ、２・・
印・ＸビットＤ／Ａコンバータ、３・・印・ゲイン切換
・Ｉ／Ｖ変換用アンプ、４・・・・・・アナログＳＷ、
Ｒ１・・・・・・抵抗、Ｒ２・・・・・・抵抗。
Claims (1)
- 入力信号がローレベル時、ビットシフトを制御するデ
ジタルフィルタと、前記デジタルフィルタの出力信号を
アナログ信号に変換するＤ／Ａコンバータと、前記アナ
ログ信号をビットシフトに応じてゲイン切換を行う電流
／電圧（Ｉ／Ｖ）変換回路とを備え、入力信号がローレ
ベル時、入力信号がハイレベルになるようにビットシフ
トしてアナログ信号に変換することを特徴とするゲイン
切換付Ｄ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029076A JPH02207620A (ja) | 1989-02-08 | 1989-02-08 | ゲイン切換付ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029076A JPH02207620A (ja) | 1989-02-08 | 1989-02-08 | ゲイン切換付ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02207620A true JPH02207620A (ja) | 1990-08-17 |
Family
ID=12266258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029076A Pending JPH02207620A (ja) | 1989-02-08 | 1989-02-08 | ゲイン切換付ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02207620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214183A (ja) * | 1998-01-22 | 1999-08-06 | Hochiki Corp | 発光回路 |
-
1989
- 1989-02-08 JP JP1029076A patent/JPH02207620A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214183A (ja) * | 1998-01-22 | 1999-08-06 | Hochiki Corp | 発光回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11340831A (ja) | 高精度ａ／ｄ変換器 | |
| JPH01185008A (ja) | 利得可変増幅器 | |
| US3789389A (en) | Method and circuit for combining digital and analog signals | |
| US4918397A (en) | Gain control circuit | |
| JPS5916443B2 (ja) | パワ−アンプ | |
| JPH02207620A (ja) | ゲイン切換付ｄ／ａ変換装置 | |
| JPS63290413A (ja) | ディジタル信号処理回路 | |
| JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| JPS61203719A (ja) | 信号処理回路 | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JPH0450646Y2 (ja) | ||
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| US6888852B1 (en) | Signal combining circuit having two A/D converters | |
| US5455580A (en) | Circuit device utilizing a plurality of transistor pairs | |
| JPH01198830A (ja) | ディジタル・アナログ変換装置 | |
| JPH08223009A (ja) | Ｐｗｍ信号変調復調回路 | |
| JP3077815B2 (ja) | パルス信号発生回路 | |
| JPS5939112A (ja) | 利得制御回路 | |
| JPH0339931Y2 (ja) | ||
| JP2637555B2 (ja) | ホワイトバランス処理装置 | |
| JPH01191521A (ja) | Ｄ／ａ変換器 | |
| JPS60263525A (ja) | デイジタルアナログ変換装置 | |
| JPH04150210A (ja) | Ａｇｃ回路 |