JPH0650849B2 - データ受信回路 - Google Patents
データ受信回路Info
- Publication number
- JPH0650849B2 JPH0650849B2 JP1687488A JP1687488A JPH0650849B2 JP H0650849 B2 JPH0650849 B2 JP H0650849B2 JP 1687488 A JP1687488 A JP 1687488A JP 1687488 A JP1687488 A JP 1687488A JP H0650849 B2 JPH0650849 B2 JP H0650849B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- signal
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 49
- 238000000926 separation method Methods 0.000 claims description 32
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高速データを受信する回路に関し、特にフレー
ム同期信号の検出回路を備えたデータ受信回路に関する
ものである。
ム同期信号の検出回路を備えたデータ受信回路に関する
ものである。
伝送路を通じて送られてくるデータを受信する回路で
は、データの伝送速度が早くなるとデータを高速で処理
することが必要となり、そのため回路に用いる素子にも
高速処理を行えるものを用いなければならない。しか
し、このような特殊な素子を用いることなく高速データ
の処理を行うため、データの並列処理を行うことが可能
である。
は、データの伝送速度が早くなるとデータを高速で処理
することが必要となり、そのため回路に用いる素子にも
高速処理を行えるものを用いなければならない。しか
し、このような特殊な素子を用いることなく高速データ
の処理を行うため、データの並列処理を行うことが可能
である。
すなわち、送信側で伝送データを例えば２つに分けて並
列処理を行い、その後データを多重化して伝送路に送出
する。そして受信側ではその多重化されたデータを分離
し、送信側と同様に並列処理を行う。その結果並列処理
を行う回路部分では伝送路のデータ伝送速度の半分の速
度で処理を行うことができる。
列処理を行い、その後データを多重化して伝送路に送出
する。そして受信側ではその多重化されたデータを分離
し、送信側と同様に並列処理を行う。その結果並列処理
を行う回路部分では伝送路のデータ伝送速度の半分の速
度で処理を行うことができる。
このような並列処理を行う場合の伝送データの例を第２
図に示す。送信側では送信すべきデータをＡ，Ｂ２つの
データ（Ａ１，Ａ２，…，Ｂ１，Ｂ２，…）に分け、第
２図(a)に示すように１ビットずつ交互に時分割で送信
する。そして受信側では第２図(b)，(c)に示すように
Ａ，Ｂ２つのデータに分離する。この段階でデータ速度
は半分に低下するので、データ処理は容易となる。
図に示す。送信側では送信すべきデータをＡ，Ｂ２つの
データ（Ａ１，Ａ２，…，Ｂ１，Ｂ２，…）に分け、第
２図(a)に示すように１ビットずつ交互に時分割で送信
する。そして受信側では第２図(b)，(c)に示すように
Ａ，Ｂ２つのデータに分離する。この段階でデータ速度
は半分に低下するので、データ処理は容易となる。
第３図にこのようなデータの分離および同期信号の検出
を行う従来のデータ受信回路を示す。同期検出回路20は
伝送路から端子ｉに入力された信号から伝送路フレーム
のフレーム同期信号を検出し、検出した同期信号を端子
ｌから出力し、また分離回路10に与える。分離回路10は
同期検出回路20から与えられた同期信号をもとに端子ｉ
から入力される多重化されたデータがＡデータであるか
Ｂデータであるかを区別して分離し、Ａデータは端子ｊ
から、Ｂデータは端子ｋから出力する。
を行う従来のデータ受信回路を示す。同期検出回路20は
伝送路から端子ｉに入力された信号から伝送路フレーム
のフレーム同期信号を検出し、検出した同期信号を端子
ｌから出力し、また分離回路10に与える。分離回路10は
同期検出回路20から与えられた同期信号をもとに端子ｉ
から入力される多重化されたデータがＡデータであるか
Ｂデータであるかを区別して分離し、Ａデータは端子ｊ
から、Ｂデータは端子ｋから出力する。
従来のデータ受信回路は、上述のような簡単な回路構成
で同期信号の検出、および伝送路からの多重化されたデ
ータの分離を行うことができる。しかし、入力データを
そのままの速度で処理するので、同期検出回路には高い
処理速度が要求される。
で同期信号の検出、および伝送路からの多重化されたデ
ータの分離を行うことができる。しかし、入力データを
そのままの速度で処理するので、同期検出回路には高い
処理速度が要求される。
本発明の目的は、このような欠点を除去し、従来の半分
の処理速度で動作する同期検出回路を用いて構成したデ
ータ受信回路を提供することにある。
の処理速度で動作する同期検出回路を用いて構成したデ
ータ受信回路を提供することにある。
本発明は、時分割で多重化された２種類のデータを受信
するデータ受信回路において、 前記２種類のデータを第１および第２のデータに分離
し、第１および第２の出力端子から出力する分離回路
と、 この分離回路の第１の出力端子からの信号に含まれる第
１のデータの同期信号を検出して出力し、この同期信号
を検出できないときは同期外れ信号を出力する第１の同
期検出回路と、 分離回路の第１の出力端子からの信号に含まれる第２の
データの同期信号を検出して出力する第２の同期検出回
路と、 第１の同期検出回路が同期外れ信号を出力したとき、分
離回路の第２の出力端子からのデータを出力し、第１の
同期検出回路が同期外れ信号を出力しないとき、分離回
路の第１の出力端子からのデータを出力する第１の選択
手段と、 第１の同期検出回路が同期外れ信号を出力したとき、分
離回路の第１の出力端子からのデータを出力し、第１の
同期検出回路が同期外れ信号を出力しないとき、分離回
路の第２の出力端子からのデータを出力する第２の選択
回路と、 第１の同期検出回路が同期外れ信号を出力したとき、第
２の同期検出回路からの同期信号を出力し、第１の同期
検出回路が同期外れ信号を出力しないとき、第１の同期
検出回路からの同期信号を出力する第３の選択回路とを
備えたことを特徴とする。
するデータ受信回路において、 前記２種類のデータを第１および第２のデータに分離
し、第１および第２の出力端子から出力する分離回路
と、 この分離回路の第１の出力端子からの信号に含まれる第
１のデータの同期信号を検出して出力し、この同期信号
を検出できないときは同期外れ信号を出力する第１の同
期検出回路と、 分離回路の第１の出力端子からの信号に含まれる第２の
データの同期信号を検出して出力する第２の同期検出回
路と、 第１の同期検出回路が同期外れ信号を出力したとき、分
離回路の第２の出力端子からのデータを出力し、第１の
同期検出回路が同期外れ信号を出力しないとき、分離回
路の第１の出力端子からのデータを出力する第１の選択
手段と、 第１の同期検出回路が同期外れ信号を出力したとき、分
離回路の第１の出力端子からのデータを出力し、第１の
同期検出回路が同期外れ信号を出力しないとき、分離回
路の第２の出力端子からのデータを出力する第２の選択
回路と、 第１の同期検出回路が同期外れ信号を出力したとき、第
２の同期検出回路からの同期信号を出力し、第１の同期
検出回路が同期外れ信号を出力しないとき、第１の同期
検出回路からの同期信号を出力する第３の選択回路とを
備えたことを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明によるデータ受信回路を示す回路図であ
る。この回路は、分離回路101 、第１および第２の同期
検出回路105 ，106 、ならびに第１〜第３の選択回路10
2 〜104 により構成されている。
る。この回路は、分離回路101 、第１および第２の同期
検出回路105 ，106 、ならびに第１〜第３の選択回路10
2 〜104 により構成されている。
分離回路101 の入力は伝送路に接続された端子ａに接続
され、分離回路101 の出力端子ｂは、同期検出回路105,
106の入力と、選択回路102, 103の一方の入力に接続さ
れ、もう一方の出力端子ｃは選択102, 103のもう一方の
入力に接続されている。
され、分離回路101 の出力端子ｂは、同期検出回路105,
106の入力と、選択回路102, 103の一方の入力に接続さ
れ、もう一方の出力端子ｃは選択102, 103のもう一方の
入力に接続されている。
同期検出回路105 の出力端子ｄは選択回路102 〜104 の
制御入力に接続され、出力端子ｅは選択回路104 の一方
の入力に接続されている。また、同期検出回路106 の出
力は選択回路104 のもう一方の入力に接続されている。
制御入力に接続され、出力端子ｅは選択回路104 の一方
の入力に接続されている。また、同期検出回路106 の出
力は選択回路104 のもう一方の入力に接続されている。
選択回路102 〜104 の出力は、それぞれ端子ｆ，ｇ，ｈ
に接続されている。
に接続されている。
次に動作を説明する。端子ａから第２図(a)に示したよ
うなＡ，Ｂ２つのデータが１タイムスロットごとに交互
に並んだシリアルデータとして入力される。そしてこれ
らのデータには、同じ時間的位置にそれぞれ別々のフレ
ーム同期信号が割り当てられ、挿入されている。
うなＡ，Ｂ２つのデータが１タイムスロットごとに交互
に並んだシリアルデータとして入力される。そしてこれ
らのデータには、同じ時間的位置にそれぞれ別々のフレ
ーム同期信号が割り当てられ、挿入されている。
本データ受信回路は以下のようにして、伝送路からの上
述のような入力データから、データＡ，Ｂおよび同期信
号を分離してそれぞれ端子ｆ，ｇ，ｈから出力する。
述のような入力データから、データＡ，Ｂおよび同期信
号を分離してそれぞれ端子ｆ，ｇ，ｈから出力する。
分離回路101 は、端子ａから入力された信号を１タイム
スロットごとに切り替え、データＡ，Ｂをそれぞれ出力
端子ｂ，ｃ（またはｃ，ｄ）から出力する。
スロットごとに切り替え、データＡ，Ｂをそれぞれ出力
端子ｂ，ｃ（またはｃ，ｄ）から出力する。
この時、同期検出回路105 は分離回路101 の出力端子ｂ
からの信号を受け取り、この信号に含まれるデータＡに
割り当てられた同期信号の検出を行う。そして、検出し
た同期信号は出力端子ｅから出力し、また同期信号を検
出できないときは同期外れ信号を出力端子ｄから出力す
る。一方、同期検出回路106 は、分離回路101 の出力端
子ｂからの信号を受け取り、この信号に含まれるデータ
Ｂに割り当てられた同期信号の検出を行う。
からの信号を受け取り、この信号に含まれるデータＡに
割り当てられた同期信号の検出を行う。そして、検出し
た同期信号は出力端子ｅから出力し、また同期信号を検
出できないときは同期外れ信号を出力端子ｄから出力す
る。一方、同期検出回路106 は、分離回路101 の出力端
子ｂからの信号を受け取り、この信号に含まれるデータ
Ｂに割り当てられた同期信号の検出を行う。
そして、選択回路102 は同期検出回路105 から前記同期
外れ信号が入力されていないときは、分離回路101 の出
力端子ｂにデータＡが出力されていることになるので、
出力端子ｂからのデータを選択して端子ｆに出力する。
一方、同期外れ信号が入力されたときは、出力端子ｃに
データＡが出力されていることになるので、出力端子ｃ
からのデータを選択して端子ｆに出力する。
外れ信号が入力されていないときは、分離回路101 の出
力端子ｂにデータＡが出力されていることになるので、
出力端子ｂからのデータを選択して端子ｆに出力する。
一方、同期外れ信号が入力されたときは、出力端子ｃに
データＡが出力されていることになるので、出力端子ｃ
からのデータを選択して端子ｆに出力する。
また、選択回路103 は、同期検出回路105 から同期外れ
信号が入力されていないときは、出力端子ｃにデータＢ
が出力されていることになるので、出力端子ｃからのデ
ータを選択して端子ｇに出力する。一方、同期外れ信号
が入力されたときは、出力端子ｂにデータＢが出力され
ていることになるので、出力端子ｂからのデータを選択
して端子ｇに出力する。
信号が入力されていないときは、出力端子ｃにデータＢ
が出力されていることになるので、出力端子ｃからのデ
ータを選択して端子ｇに出力する。一方、同期外れ信号
が入力されたときは、出力端子ｂにデータＢが出力され
ていることになるので、出力端子ｂからのデータを選択
して端子ｇに出力する。
その結果、端子ｆ，ｇからは第２図(b)，(c)に示したよ
うにそれぞれデータＡ，Ｂが出力される。
うにそれぞれデータＡ，Ｂが出力される。
一方、選択回路104 は、同期検出回路105 から同期外れ
信号が入力されないときは、出力端子ｅに同期信号が出
力されるので、これを選択して出力端子ｈに出力する。
また同期外れ信号が入力されたときは、同期検出回路10
6 から同期信号が出力されてるので、これを選択し、出
力端子ｈに出力する。
信号が入力されないときは、出力端子ｅに同期信号が出
力されるので、これを選択して出力端子ｈに出力する。
また同期外れ信号が入力されたときは、同期検出回路10
6 から同期信号が出力されてるので、これを選択し、出
力端子ｈに出力する。
以上説明したように本発明は、時分割で多重化された２
種類のデータを受信するデータ受信回路において、前記
２種類のデータを第１および第２のデータに分離し、第
１および第２の出力端子から出力する分離回路と、この
分離回路の第１の出力端子からの信号に含まれる第１の
データの同期信号を検出して出力し、この同期信号を検
出できないときは同期外れ信号を出力する第１の同期検
出回路と、分離回路の第１の出力端子からの信号に含ま
れる第２のデータの同期信号を検出して出力する第２の
同期検出回路と、第１の同期検出回路が同期外れ信号を
出力したとき、分離回路の第２の出力端子からのデータ
を出力し、第１の同期検出回路が同期外れ信号を出力し
ないとき、分離回路の第１の出力端子からのデータを出
力する第１の選択回路と、第１の同期検出回路が同期外
れ信号を出力したとき、分離回路の第１の出力端子から
のデータを出力し、第１の同期検出回路が同期外れ信号
を出力しないとき、分離回路の第２の出力端子からのデ
ータを出力する第２の選択回路と、第１の同期検出回路
が同期外れ信号を出力したとき、第２の同期検出回路か
らの同期信号を出力し、第１の同期検出回路が同期外れ
信号を出力しないとき、第１の同期検出回路からの同期
信号を出力する第３の選択回路とを備えている。
種類のデータを受信するデータ受信回路において、前記
２種類のデータを第１および第２のデータに分離し、第
１および第２の出力端子から出力する分離回路と、この
分離回路の第１の出力端子からの信号に含まれる第１の
データの同期信号を検出して出力し、この同期信号を検
出できないときは同期外れ信号を出力する第１の同期検
出回路と、分離回路の第１の出力端子からの信号に含ま
れる第２のデータの同期信号を検出して出力する第２の
同期検出回路と、第１の同期検出回路が同期外れ信号を
出力したとき、分離回路の第２の出力端子からのデータ
を出力し、第１の同期検出回路が同期外れ信号を出力し
ないとき、分離回路の第１の出力端子からのデータを出
力する第１の選択回路と、第１の同期検出回路が同期外
れ信号を出力したとき、分離回路の第１の出力端子から
のデータを出力し、第１の同期検出回路が同期外れ信号
を出力しないとき、分離回路の第２の出力端子からのデ
ータを出力する第２の選択回路と、第１の同期検出回路
が同期外れ信号を出力したとき、第２の同期検出回路か
らの同期信号を出力し、第１の同期検出回路が同期外れ
信号を出力しないとき、第１の同期検出回路からの同期
信号を出力する第３の選択回路とを備えている。
従って本発明のデータ受信回路では、同期検出回路は従
来の半分の処理速度で動作して同期検出を行うことがで
きる。その結果ハードウェアの構成が容易となり、コス
トを下げることも可能となる。
来の半分の処理速度で動作して同期検出を行うことがで
きる。その結果ハードウェアの構成が容易となり、コス
トを下げることも可能となる。
第１図は本発明によるデータ受信回路の一実施例を示す
回路図、 第２図は第１図の実施例および従来の回路の動作を説明
するタイミングチャート、 第３図は従来のデータ受信回路を示す回路図である。 101 ……分離回路 102 〜104 ……選択回路 105，106 ……同期検出回路
回路図、 第２図は第１図の実施例および従来の回路の動作を説明
するタイミングチャート、 第３図は従来のデータ受信回路を示す回路図である。 101 ……分離回路 102 〜104 ……選択回路 105，106 ……同期検出回路
Claims (1)
- 【請求項１】時分割で多重化された２種類のデータを受
信するデータ受信回路において、 前記２種類のデータを第１および第２のデータに分離
し、第１および第２の出力端子から出力する分離回路
と、 この分離回路の第１の出力端子からの信号に含まれる第
１のデータの同期信号を検出して出力し、この同期信号
を検出できないときは同期外れ信号を出力する第１の同
期検出回路と、 分離回路の第１の出力端子からの信号に含まれる第２の
データの同期信号を検出して出力する第２の同期検出回
路と、 第１の同期検出回路が同期外れ信号を出力したとき、分
離回路の第２の出力端子からのデータを出力し、第１の
同期検出回路が同期外れ信号を出力しないとき、分離回
路の第１の出力端子からのデータを出力する第１の選択
回路と、 第１の同期検出回路が同期外れ信号を出力したとき、分
離回路の第１の出力端子からのデータを出力し、第１の
同期検出回路が同期外れ信号を出力しないとき、分離回
路の第２の出力端子からのデータを出力する第２の選択
回路と、 第１の同期検出回路が同期外れ信号を出力したとき、第
２の同期検出回路からの同期信号を出力し、第１の同期
検出回路が同期外れ信号を出力しないとき、第１の同期
検出回路からの同期信号を出力する第３の選択回路とを
備えたことを特徴とするデータ受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1687488A JPH0650849B2 (ja) | 1988-01-29 | 1988-01-29 | データ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1687488A JPH0650849B2 (ja) | 1988-01-29 | 1988-01-29 | データ受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194534A JPH01194534A (ja) | 1989-08-04 |
| JPH0650849B2 true JPH0650849B2 (ja) | 1994-06-29 |
Family
ID=11928338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1687488A Expired - Lifetime JPH0650849B2 (ja) | 1988-01-29 | 1988-01-29 | データ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650849B2 (ja) |
-
1988
- 1988-01-29 JP JP1687488A patent/JPH0650849B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01194534A (ja) | 1989-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0320882B1 (en) | Demultiplexer system | |
| US4004100A (en) | Group frame synchronization system | |
| JPH077935B2 (ja) | 時分割多重分離装置 | |
| US4993026A (en) | Multiplexer apparatus with auxiliary synchronization for compensating for cable delays | |
| KR100322426B1 (ko) | 동기신호검출장치 | |
| JPS6220488A (ja) | 文字多重放送受信装置 | |
| JPH0650849B2 (ja) | データ受信回路 | |
| JP3123486B2 (ja) | 時分割多重／分離方法及び装置、時分割分離方法及び装置、並びにフレーム同期方法及び装置 | |
| US5450440A (en) | Monitor system for digital communication apparatus | |
| US5228037A (en) | Line interface for high-speed line | |
| US5448588A (en) | Data transmission circuit capable of avoiding repeated reception and transmission of an identical transmission signal | |
| JPH01202041A (ja) | データ受信回路 | |
| JP2704106B2 (ja) | データ信号多重伝送装置用フレーム同期方式 | |
| EP0536657B1 (en) | Apparatus for detecting line and frame sync signals from television signals | |
| JP2504028B2 (ja) | 中継装置 | |
| JP2727778B2 (ja) | 高速回線終端回路 | |
| JPH01205639A (ja) | 同期検出回路 | |
| JP2864703B2 (ja) | 光伝送路の二重化方式 | |
| JP2870576B2 (ja) | 多重化方式 | |
| JP3076935B2 (ja) | 障害区間判定方式 | |
| JP3014120B2 (ja) | フレーム同期検出装置 | |
| JP2944322B2 (ja) | データ多重化装置 | |
| JPH0789624B2 (ja) | 位相調整装置 | |
| JPH03248639A (ja) | 符号処理回路の障害監視装置 | |
| JPS58173938A (ja) | 複数ビツト単位のデ−タ伝送制御方法 |