JPH06508980A - 回路保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 回路保護装置 技術分野 本発明は、電気回路を過電流、例えば、装置の故障、静電放電、または他の脅威 に起因する過電流から保護する装置に関する。

なお、本明細書の記述は本件出願の優先権の基礎たるイギリス国特許出願第９１ １４７１７．３号の明細書の記載に基づくものであって、当該イギリス国特許出 願の番号を参照することによって当該イギリス国特許出願の明細書の記載内容が 本明細書の一部分を構成するものとする。

背景技術 比較的簡単な形態の回路保護装置としては、ドイツ特許出願筒３７２５３９０号 （特許臼：１９８７年７月３１日、出願人：　Ｗｉｃｋｍａｎｎ−Ｗｅｒｋｅ　 ＧｍｂＨ）に記載されているものがある。この装置は、回路電流を制御する直列 スイッチングトランジスタと、スイッチングトランジスタのベースまたはゲート を制御する制御トランジスタとを備えている。制御トランジスタのベース電圧ま たはゲート電圧は、スイッチングトランジスタをスパンする分圧器により設定さ れる。よって、装置に過電流が流れると、制御トランジスタが導通し、制御トラ ンジスタによりスイッチングトランジスタがＯＦＦにされる。この装置は特別簡 単であるが、通常動作では、電流を流す前に、装置で、電圧が大幅に降下すると いう問題点がある。この電圧降下は、バイポーラトランジスタの場合は、ベース 抵抗で電圧が降下する上に、スイッチングトランジスタのベース−エミッタ間で 電圧が降下するためである。エンハンスメント型ＦＥＴをベースとする装置の場 合は、電圧降下はスイッチングトランジスタの閾値電圧に起因する。このような 電圧降下があるため、この形態の回路保護装置は多くのアプリケーションで用い られず、大電流アプリケーションでは、このような電圧降下による発熱問題が生 じる。

１つの実施態様では、本発明は、電気回路の線に直列に接続された装置であって 、回路を過電流から保護する装置を提供する。この装置は、線の電流をスイッチ ングするデプレッション型ＦＥＴと、線上の抵抗間に接続された制御装置とを備 え、その抵抗量電圧差に応答して、デプレッション型ＦＥＴのゲートをバイアス し、線に過電流が流れると、デプレッション型ＦＥＴをＯＦＦにする。

本発明によれば、直列接続されたＦＥＴは通常はＯＮ状態にあるので、ＦＥＴが 導通する前に本装置で初期電圧降下がなく、よって、本装置は実質的に線形にす ることができるという効果がある。本発明に係る装置は、「フォールドバック」 特性を示すことができる。すなわち、閾値電圧というある電圧に到達するまで、 本装置の電圧差が太き（なる従って、本装置を流れる電流が増加し、閾値電圧に 到達すると、本装置を流れる電流が減少するという特性を示すことができる。Ｏ ＦＦ状態の本装置の最大漏洩電流の、ＯＮＮ状態製装置最大電流（トリップ電流 ）に対する比は、通常、最高０．５であるが、最高０．１であるのが好ましく、 特に、最高０．０１である。多くの場合、この比は１０　（−４）未満である。

ＦＥＴをバイアスする装置の動作機構に依存して、この装置は、「スロー」フォ ールドバック特性または「ファスト」フォールドパック特性を有する。本装置が ＯＮ状態からＯＦＦ状態に急速に、例えば、１００μｓでスイッチングされた場 合は、ファストフォールドバック特性を示すということができ、ＯＮ状態からＯ ＦＦ状態への遷移にかかる時間が長い場合は、スローフォールドバック特性を示 すということができる。どちらの特性が好ましいかはその回路のアプリケージジ ンに依存することになる。例えば、ファストフォールドバック特性を示す装置は 、過電流が発生したとき、一般的に、より少ないエネルギーが通過することにな る。他方、よりスローなフォールドパック特性を示す装置は次の場合に好ましい 。すなわち、その回路が充分なインダクタンス性負荷を有する回路である場合か 、あるいは、ＯＮされている装置に起因する短い過渡電流に不感である必要の回 路の場合には好ましい。その装置のスイッチング速度は、ＦＥＴのソース−ゲー ト間の容量および／または抵抗を含めることにより変化させることができる。小 さな容量を含めることにより、その装置のスイッチング速度が遅（なり、一方、 抵抗を含めることにより、その装置を不意にスイッチングすることがＦＥＴ間の 電圧関数で減少する。通常、コンデンサおよび抵抗を並列にした場合、抵抗を介 して、そのコンデンサを放電させることができる。

ここで用いる用語の「デプレッション型ＦＥＴ　Ｊとは、通常は、ＯＮ状態であ り、ゲートがバイアスされたときのみ、ＯＦＦになる任意のＦＥＴをいう。従っ て、例えば、その用語はＪＦＥＴおよびデプレッション型ＭＯＳＦＥＴ等を含む 。デプレッション型ＭＯＳＦＥＴは、逆電流が流れないように、直流回路の比較 的ハイパワーなアプリケーションか、あるいは、交流信号が直流オフセットに重 畳される所の比較的ハイパワーなアプリケーションに通常用いられる。しかし、 一般的な交流線に対してＪＦＥＴを用いることができる。通常、単一のＪＦＥＴ を採用した装置は、比較的小さい電流、例えば、最高５０　ｍＡ（電流定格が７ ００　ｍＡのＪＰＥＴを購入することは可能であるが）のみを処理することがで きる。しかし、２つ以上のＦＥＴは、共通の制御装置に接続されたゲートに並列 接続して、その装置の電流定格を大きくさせることができる。上述したように、 ＦＥＴのゲートをバイアスする制御装置は、線上の抵抗量電圧降下に応答して電 流を増加させる。少なくとも本発明の最も広い態様では、個々の直列抵抗を含ん で個々に電圧降下を起こさせることは可能であるが、直列抵抗の少な（とも一部 がＦＥＴであるのが好ましい。最も好ましいのは、全抵抗がＦＥＴにより供給さ れることである。この場合、ＦＥＴ以外は、抵抗コンポーネントとして線に直列 に接続されなくすることも可能である。

採用可能な制御装置の一形態は、負電圧源、すなわちｄｃ−ｄｃコンバータであ る。このような装置は一般的にフォールドパック特性を示す装置となる。そのフ ォールドパック特性は、最大漏洩電流が通常はトリップ電流の最高０．１倍であ り、しかも、トリップ電流の約０．０１倍であるのが典型的である。

あるいはまた、制御装置として、光電カプリング装置を採用することができる。

このような装置は光源を備えることができる。この光源は線の電圧降下により起 動され、しかも、ＦＥＴのゲートに接続された光起電力素子に光結合される。そ の光源は可視光線または非可視光線を出射することができる。その光源は、例え ば、ＬＥＤ（ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ　ｄｉｏｄｅ）　、エレクトロルミ ネセンス、または、蛍光装置を備えることができる。−方、光起電力素子は光起 電力モードで接続されるフォトダイオードを備えることができる。

上述した装置は２端子装置であるが、本発明に従って３端子装置を形成すること もできる。その３端子装置は、過電流が発生したとき、スイッチオンされ、負荷 間の電流をシャントするか、あるいは、アース端子に流すことができる。電源線 から電力をとらないように、このような装置を形成することができる。第３（シ ャント）端子を電気的にトリガして、過電流なシャントすることができるが、光 電カブラを採用した装置の場合は、第３端子が光によりトリガされるのが好まし い。例えば、第３端子は、制御装置によりトリガされるフォトトライアックを含 むことができる。

線対を保護する５端子保護装置であって、電話防護産業で通常用いられる保護装 置は、本発明に従って１対の過電流保護装置を採用して形成することができる。

１対の過電流保護装置は過電流をアース端子にシャントする２つの装置か、ある いは、線間の単一のシャント装置のいずれかを採用することができる。光結合さ れた装置の場合、過電流保護装置のうちのいずれかの装置の光源を用いて、その 装置の全保護コンポーネントをトリガすることができ、従って、負荷を包括的に 保護することができる。

個々の電源を必要としないように、その装置の全コンポーネントが線から電力を とるのが好ましい。

図面の簡単な説明 以下、図面を参照して、本発明に係る幾つかの装置の例を説明する。

第１図は本発明に係る装置の回路図である。

第２図は第１図に示す装置の変更例であって、交流回路で採用することができる 装置の例を示す回路図である。

第３図はＦＥＴを制御する光電カブラを採用した他の装置の例を示す回路図であ る。

第４図は第３図に示す装置の変更例である３端子装置の回路図である。

第５図は第１図に示す装置の変更例であって、電流定格を増加させた装置の回路 図である。

発明を実施するための最良の形態 図面を参照して説明する。第１図は直流回路に対する２端子回路保護装置を示す 。２端子回路保護装置はデプレッション型ＭＯＳＦＥＴまたはＪＦＥＴ　１と、 負電圧源４を備えている。ＪＦＥＴ　１は端子２および端子３の間に直列接続さ れている。負電圧源４は入力がＦＥＴ　１間からとられ、その出力がＦＥＴ　１ のゲートに出力される。その結果、負電圧源が動作すると、ＦＥＴのゲート−ソ ーる。

その回路の通常動作中、ＦＥＴ　１がＯＮ状態である場合、回路保護装置による 電圧降下のみは、ＦＥＴチャネル抵抗による電圧降下である。チャネル抵抗は通 常状態で一般的に一定であるので、回路保護装置は線形であり、線上の小さい抵 抗としてアクトする。回路保護装置が過電流を受けた場合は、ＦＥＴ間の電圧降 下は増大し、従って、負電圧源４の入力電圧が増大する。あるステージでは、負 電圧源の入力は出力を生成するのに充分であり、負電圧源４がＦＥＴをＯＦＦに するのに充分である。一度、ＦＥＴが叶Ｆされると、電源または負荷が切り離さ れるまで、ＯＦＦ状態でラッチされる。というのは、過電流が全回路を通過した ときでさえ、ＦＥＴに電圧が生じ、そのゲートにフィードバックされる。

第２図は第１図に示す回路の変更例であって、交流回路に適正な回路を示す。こ の回路では、ＪＦＥＴ　１は端子２と端子３の間の回路の線に直接接続されてい る。

負電圧源４は、ダイオード５から形成された整流ダイオードブリッジ内に位置さ れており、ＪＰＥＴの間に接続されている。ＪＦＥＴ　１は通常はいずれかの方 向に電流を流し、そのゲートはＪＰＥＴの閾値電圧未満に保持される。ＪＦＥＴ 間の整流された信号電圧は、負電圧源によりそのゲートに供給される。回路保護 装置が過電流を受けると、過電流の極性に関係な（、ゲートバイアスは増加して ＪＦＥＴ　１をＯＦＦにする。

この回路保護装置は次のような効果がある。すなわち、ダイオードブリッジは綿 に直列に接続されていないので、クロスオー”バ歪みを生ぜず、その回路保護装 置は線形であるという効果がある。第１図に示す回路保護装置の場合は、線上の 直列抵抗のみがＪＰＥＴ　１のチャネル抵抗である。さらに、ダイオードブリッ ジは負荷電流を流さないので、小信号ダイオードを採用することができる。

第３図は交流回路に適正な装置の他の形態を示す。

この装置では、ＪＦＥＴ　１は線に直列に接続されており、ＬＥＤ　８および９ 対はＪＦＥＴ　１間に接続されている。ＬＥＤおよび９は極性が逆になっている 。抵抗１０はＬＥＤ　８および９に直列に接続して、どのレベルの過電流でＬＥ ＤＯＮするかをある程度自由に判定し、ＬＥＤを流れる電流を制限する。ＬＥＤ 　８および９はフォトダイオードアレイ１１に光結合されている。フォトダイオ ード１１はそのカソードが光電モードでＪＦＥＴ　１のゲートに接続され、その アノードが、バックツバツク（ｂａｃｋ−ｔｏ−ｂａｃｋ）接続したステアリン グダイオード１２および１３対に接続される。ダイオード１２および１３はＪＦ ＥＴ　１をスパンする。

上述した他の回路保護装置の場合のように、その回路保護装置は通常動作時には 導通しており、ＪＦＥＴ　１間では初期電圧降下はない。唯一の電圧降下はＪＦ ＥＴのチャネル抵抗によるものである。回路保護装置が過電流を受けると、ＪＦ ＥＴ　１間で大きく電圧降下し、そのため、過電流の極性により、ＬＥＤ　８ま たはＬＥＤ　９のいずれかが発光し、フォトダイオードアレイ１１はＪＦＥＴ　 １を負にバイアスする。ゲートバイアスが増加するに従って、ゲートバイアスが ＪＰＥＴの閾値電圧を超えるまで、ＪＦＥＴを流れる電流が増加する。ゲートバ イアスがＪＦＥＴの閾値電圧を超えたとき、線の電流はゼロに近付く。

ＯＦＦ状態でＪＦＥＴＩ間の電圧が上昇すると、ゲートバイアスが上昇し、ＦＥ ＴがＯＦＦ状態でラッチされる。

ステアリングダイオード１２および１３の目的は、端子２または端子３のうち電 圧の低い方の端子に対して、フォトダイオードアレイ１１の１ダイオ一ド電圧降 下分だけ、フォトダイオードアレイ１１のアノードの電圧が超えないようにする ことにある。　ＬＥＤ　８および９が発光すると、ＪＦＥＴのゲートは、ＪＦＥ ＴＩのソースとしてアクトしている端子に対して、負にバイアスすることを保証 する。

この回路を修正したものでは、電流調整器、例えば、電流調整ダイオードを抵抗 １０に替えて含むか、あるいは、抵抗ｌＯに直列に接続し、高電圧で、ＬＥＤ　 ８および９を過電流が流れないことを保証する。

第４図は第３図に示す回路の変更例を示す。これは、３端子装置であり、過電流 から回路を保護し、同時に、負荷を流れる電流をシャントするものである。

この装置は第３図に示す装置と同様に構成されているが、ＬＥＤ　８および９に 光結合したフォトトライアック１５を含む。フォトトライアックの一方の端子は 回路の線に接続され、他方はパワートライアック１６のゲートに接続されている 。パワートライアック１６は線とアース端子１７の間に接続されている。

過渡電流が流れると、ＬＥＤ　８および９の一方が発光し、フォトダイオードア レイがＪＦＥＴＩをＯＦＦにする。

このことは上述した。同時に、フォトトライアック１５はパワートライアック１ ６のゲートを回路線に短絡する。よって、パワートライアック１６をＯＮにし、 回路負荷を流れる過渡電流を短絡する。

第５図は線をスイッチングするのに直列接続したＭＯ３ＦＥＴ５１および５２対 を採用した回路を示す。不運にも、既に用いたデプレッション型トランジスタの 電流定格は、２００■オーダであるが、より電圧が高く適正な電流定格のアプリ ケーションが存在する。直列接続されたトランジスタ対を用いると、各トランジ スタに電圧降下が生じる。

負電圧源５３および５４対は直列接続されており、２つのＦＥＴ　５１および５ ２間の電圧降下から入力電圧を取り、各負電圧源の出力はＦＥＴのゲートに供給 される。ＦＥＴ５５および５６により形成された限流回路対は、過電流が発生す ると、負電圧源５３および５４への入力電流を制限する。

電圧降下はＦＥＴ５１および５２に均等に分散され、各トランジスタの電圧定格 を超えないようにするため、ＦＥＴ５１および５２が共に同時に叶Ｆされること は重要なことである。ＦＥＴ　５１および５２が共に同時にＯＦＦされることを 保証するため、負電圧源５３および５４の間のノードは、ＦＥＴ　５１および５ ２の両端電圧の中間の電圧を、抵抗５９および６０により形成された分圧器によ り保持する。

コンデンサ６１ないし６４を採用して、負電圧源５３および５４に電荷を保持し 、しかも、１ＭΩ抵抗６５および６６の組み合わせにより、負電圧源の出力から のノイズを軽減する。

国際調査報告

Claims (12)

【特許請求の範囲】
1. １．電気回路の線に直列に接続され、かつ、前記電気回路を過電流から保護する 装置であって、線上の電流をスイッチングするデプレッション型ＦＥＴと、 線上の抵抗間に接続され、その抵抗間の電圧差に応答して、前記ＦＥＴのゲート をバイアスする制御装置であって、本装置の線に過電流が流れると、前記ＦＥＴ をＯＦＦにする制御装置と を備えたことを特徴とする装置。
2. ２．請求の範囲第１項に記載の装置において、前記制御装置は前記ＦＥＴ間の電 圧降下に応答してそのゲートをバイアスすることを特徴とする装置。
3. ３．請求の範囲第２項に記載の装置において、前記ＦＥＴの他に前記線上に抵抗 コンポーネントを含まないことを特徴とする装置。
4. ４．請求の範囲第１項ないし第３項のいずれかに記載の装置において、前記ゲー トをバイアスする前記制御装置は、負電圧源であることを特徴とする装置。
5. ５．請求の範囲第１項ないし第３項のいずれかに記載の装置において、前記ゲー トをバイアスする前記制御装置は、光電カブリング装置を備えたことを特徴とす る装置。
6. ６．請求の範囲第５項に記載の装置において、前記光電カブリング装置は、前記 線上の電圧降下により起動され、しかも、前記ＦＥＴのゲートに接続された光電 コンポーネントに光結合された光源を備えたことを特徴とする装置。
7. ７．請求の範囲第１項ないし第６項のいずれかに記載の装置において、交流線で 動作するために、前記制御装置は整流ブリッジを介して前記交流線に接続されて いることを特徴とする装置。
8. ８．請求の範囲第１項ないし第６項のいずれかに記載の装置において、最大漏洩 電流がトリップ電流値の最高で１／２であることを特徴とする装置。
9. ９．請求の範囲第８項に記載の装置において、前記最大漏洩電流はトリップ電流 値の最高で０．１倍であることを特徴とする装置。
10. １０．請求の範囲第１項ないし第９項のいずれかに記載の装置において、３端子 装置であることを特徴とする装置。
11. １１．請求の範囲第１０項に記載の装置において、回路の電源線から電力を取ら ないことを特徴とする装置。
12. １２．請求の範囲第５項または第６項に記載の装置において、前記制御装置に３ 端子が光結合された３端子装置であることを特徴とする装置。