JPH0650919B2 - 時分割多重時間スイツチ制御方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割交換用の時分割多重時間スイッチ制御方
式に係り、特に多様な速度の各種トラヒックを多元的に
取り扱う時分割多重時間スイッチの制御方式に関する。

〔従来技術〕

現在、ディジタル総合サービス網（ＩＳＤＮ：Integrat
ed Service Digital Network）に関する検討が国の内外
において精力的に進められている。ＩＳＤＮは音声通信
のみならず、データイメージ、画像など多様な通信サー
ビスを総合一体的に取り扱う網である。

この場合少ないオーバヘッドで単一網によりこれら多様
な通信サービスを提供できるならば、通信網の簡明化、
保守・運用の一元化など少なからぬメリットがあると考
えられる。また、ＩＳＤＮでは音声通信の64ｋｂ／ｓあ
るいはその１／ｎ、ｎ倍程度のサービスのみならず、画
像までを含めた極めて広い速度範囲の通信サービスの提
供が必須であることも周知の通りであり、これらをでき
るだけ容易にかつ画一的に処理できる単一アーキテクチ
ャの交換機の実現が望まれる。

以上のような考えのもとに極めてひろい速度範囲の各種
通信サービスを回線交換／パケット交換を含めた単一ア
ーキテクチャの統合交換機で交換する新たな交換方式
「回線／パケット統合交換方式」（特願昭58−044740号
明細書ならびに特願昭58−095169号明細書、以下文献１
及び２と称する）が提案されている。

上記文献1及び2に記載された発明の方式では第２図に示
すように交換機をビルディング・ブロック化した通信ノ
ードとし、これらを複数のループによって結合し、特定
の通信ノード間にまたがる複数の回線交換呼を例えば音
声の標本化周期125 μｓｅｃごとに一つの混合パケット
に組み立てて送受する方法を採用した。

以下、第２図にて前記文献１及び２による「回線／パケ
ット統合交換方式」について簡単に説明する。ただし第
２図ならびに以下の説明では上記方式に関するパケット
呼の混在で発生する付加部分については本発明の記述に
直接関連しないので省略することとする。

第２図で各通信ノード内のＩＮＦ部（インターフェース
回路）は、交換機に収容される加入者線および局間中継
トランク群からの情報を収容するためのインターフェー
ス機能と、これらの情報をディジタル多重化あるいは多
重分離する機能とを有するものである。また時分割多重
時間スイッチ・メモリ回路Ｔは、ＩＮＦ部から複数ルー
プへの順方向についてはＩＮＦ部からのディジタル多重
化チャネル内の通話情報を一旦バファリングすることで
チャネル相互の時間位相の変換（時間スイッチ機能）、
ならびに特定通信ノード間にまたがる複数の回線交換呼
を第３図に関連して後述する混合パケット形式に編集す
る機能、複数ループへの送出待合せ機能を有し、複数ル
ープからＩＮＦ部への逆方向については上述の逆機能を
有する。また、図中ＣＭは時間スイッチ制御メモリ回路
で、ＩＮＦ部から上述の時分割多重時間スイッチ・メモ
リ回路Ｔへ到来するディジタル多重化された通話情報を
タイムスロットごとに書き込む番地を、あるいは逆に時
分割多重時間スイッチ・メモリ回路ＴからＩＮＦ部へデ
ィジタル多重送出する通話情報をタイムスロットごとに
読み出す番地を指定する機能を有する。

また、第２図でＤ／Ｉは、通信ノードの時分割多重時間
スイッチ・メモリ回路Ｔと複数ディジタル多重ループ
（複数ループ）とのインタフェース回路で複数ループ上
の空き時間位置に通信ノードからの通話情報を挿入する
機能（Insert機能）、あるいは逆に自モジュール宛の通
信情報を複数ループ上から分岐する機能（Drop機能）を
有する。

第３図は第２図で示した特定の通信ノード間にまたがる
複数の回線交換呼を一つの混合パケットに組み立ててル
ープを介して送受する際の混合パケット・フォーマット
である。図中、ＤＡは着信通信ノードの番号、ＳＡは発
信通信ノードの番号であり、ＤＡとＳＡとでヘッダ部を
構成する。また、ＣＨ₁〜ＣＨ_hは、おのおのその時刻に
発信通信ノードおよび着信通信ノード間で同時に通話中
のｎチャネルの通信メッセージ部である。おのおののチ
ャネルの通話メッセージ部の大きさはその回線交換呼の
通信速度に比例して確保される。例えば音声を例とする
と、１混合パケットに含まれる１音声チャネルの情報量
を１標本分（８ビット）とすることが可能である。また
この方式により、極めて広い速度範囲の多元通信サービ
スを画一的にスイッチングすることができる。

さて、以上説明した従来の「回線／パケット統合交換方
式」の経済的かつ具体的実現法、とくに第２図で示した
時分割多重時間スイッチ・メモリ回路Ｔならびにその制
御回路である時間スイッチ制御メモリ回路ＣＭの経済的
かつ具体的な実現法として、第４図に示す時分割多重時
間スイッチ回路（特願昭58−155581号明細書、文献３）
が提案されている。

第４図は第２図で説明した時分割多重時間スイッチ・メ
モリ回路Ｔとその制御を行う時間スイッチ制御回路ＣＭ
についてその構成の概略と動作を示すブロック図であ
る。但し、第４図では簡単のため時分割多重時間スイッ
チ・メモリ回路Ｔは、第２図でＩＮＦ部からループ側に
信号の流れる順方向に関連する回路構成の概略を示すも
ので逆方向に信号の流れる回路は省略されている（逆方
向の回路も構成は順方向とほぼ同様で、動作が丁度逆の
関係になるので容易に推察できる）。

第４図で時分割多重時間スイッチ・メモリ回路Ｔは、い
わゆるランダム・アクセス・メモリ(ＲＡＭ)で構成され
たメモリ回路２面から成っている。第1のメモリ面は偶
数時間フレームでＩＮＦ部から受信するディジタル多重
化チャネルの各通信情報1フレーム分の書き込みを行
い、次の奇数フレームで読み出しを行って第２図で示し
たループ分岐・挿入機能を有するインターフェース回路
Ｄ／Ｉへ送出する。第２のメモリ面はこれとは逆に奇数
時間フレームで通話情報の書き込みを行い、次の偶数時
間フレームで通話情報の読み出しを行う。これら2面の
メモリ回路へのＩＮＦ部からのディジタル多重化チャネ
ルの各通話情報は、入力タイムスロットごとに時間スイ
ッチ制御メモリ回路ＣＭの指示するメモリ番地へ書き込
まれる（ランダム書き込み）。時間スイッチ制御メモリ
回路ＣＭは、時分割多重時間スイッチ・メモリ回路Ｔの
上で、入力チャネルの通話情報が第４図に示す如く、メ
モリの先頭番地から順番に通信ノード＃１宛(図中ノー
ド＃1宛)の通話情報，ノード＃2宛の通話情報，…
…，ノード＃Ｎ宛の通話情報となるように、かつ同じ番
地(例えば＃1)の通信ノード宛の通話情報は、その時間
のｎ呼あればこれもその中でチャネル＃1，＃2，…，＃
ｎ（第３図ＣＨ₁，…，ＣＨ_h）と順番に配列されるよう
に入力タイムスロットごとに書き込み番地の指示を出
す。

以上説明したように時分割多重時間スイッチ・メモリ回
路Ｔへ入力チャネルの通話情報を書き込んだ結果、次フ
レームでその内容を先頭番地から逐次ループ側の伝送速
度と整合した速度で読み出し（逐次読み出し）、同一通
信ノード宛の一連の通話情報群ごとに、第３図で示した
ような宛先ノード・アドレスＤＡならびに発信元ノード
・アドレスＳＡを付加すれば、所望の混合パケットが形
成できることになる。

時分割多重時間スイッチ・メモリ回路Ｔを偶・奇フレー
ム用に２面設けた理由は、当業者にはよく知られている
「スリップ」という現象を避けるためである（詳しくは
前記文献３参照）。

ところで時分割多重時間スイッチ・メモリ回路Ｔ上で常
に先頭番地から通信ノード宛の＃１チャネル，＃２チャ
ネル，… …と整然と通話情報を配列して書き込むため
には、通話中の呼の復旧、あるいは新呼の生起に伴っ
て、その都度時間スイッチ制御メモリ回路ＣＭの内容を
更新する必要がある。今、例えば通信ノード＃ｉ宛の＃
ｊチャネルの呼が復旧した場合、この呼が時分割多重時
間スイッチ・メモリ回路Ｔ上でｋ語を使用、すなわちこ
の呼が基本通信速度のｋ倍の通信速度の呼であったとす
ると、時分割多重時間スイッチ・メモリ回路Ｔ上でこれ
より老番に位置するメモリ領域を使用していた各通話チ
ャネルの呼のメモリ使用領域をそれぞれｋ番地繰り上げ
ればよい。そのためには各入力タイムスロットごとにＣ
Ｍのメモリ内容を読み出しその結果を時分割多重時間ス
イッチ・メモリ回路Ｔへ送出すると同時に、その結果を
復旧した呼が使用していた領域を示すアドレスと比較
し、復旧呼のアドレスより大きい場合にはその内容をｋ
だけ減算して元の位置に再書き込みすればよい。逆にｋ
倍呼の新呼が生起した場合には、時分割多重時間スイッ
チ・メモリＴ上に新呼が使用すべき領域より老番に位置
するメモリ領域を使用していた各通話チャネルの呼のメ
モリ使用領域をそれぞれｋ番地繰り下げる必要がある。
そのためには、先と同様ＣＭのメモリ内容のうち、新呼
が使用する領域を示すアドレスより大きいものについ
て、その内容をｋだけ加算すればよい。第４図における
ＡＳＵ（アドレス・シフト・ユニット）は、図では省略
されているが、交換呼処理を司る制御プロセッサからの
指示により、上述したようなＣＭのメモリ内容の比較お
よび修正演算を行う演算回路である。

〔従来技術の問題点〕

以上述べた従来方式において、ループに接続されている
２つの通信ノード（以下ノードｉとノードｊとする）が
通信中でノードｉからノードｊ方向に通話中の呼が復旧
あるいは、新呼が生起した場合、前述の動作原理に従い
発言ノードｉの時分割多重時間スイッチ内で組み立てら
れる混合パケットの長さが変化し、変化後の混合パケッ
トがループ上を伝送され、受信ノードｊ内の時分割多重
時間スイッチに書き込まれる。この変化後の混合パケッ
トは、発呼あるいは復旧したチャネル以降の通話データ
が発呼の場合は繰り下がり、復旧の場合は繰り上がり、
その位置がシフトしているため、ノードｊにおいて変化
前の時間スイッチ制御メモリが供給する読み出しアドレ
スで混合パケットを構成する通話データを読み出すと、
別の通話データを読んでしまい混信が発生する。

すなわち、通信ノード間においては発呼，復旧に伴う時
間スイッチ制御メモリの更新は、発着信ノード間でフレ
ーム単位の時刻を一致させて行う必要があるが、従来は
フレーム単位の時刻を一致させてこの時間スイッチ制御
メモリの更新処理を行う手段が提供されていなかったた
め、混信を完全に防止できない、という欠点があった。

〔発明の目的〕

本発明の目的は、発呼，復旧に伴う各ノードの時間スイ
ッチ制御メモリを更新するフレーム時刻を一致させ、上
述の混信を防止した時分割多重時間スイッチ制御方式を
提供することにある。

〔発明の構成〕

本発明は、時分割多重時間スイッチ及び該時分割多重時
間スイッチを制御する時間スイッチ制御メモリを有する
複数の通信ノードと、前記通信ノード間を結合する通信
ネットワークとからなる通信システムの時分割多重時間
スイッチを制御する時分割多重時間スイッチ制御方式に
おいて、前記通信ノードに時分割多重フレームの数を計
数するＮ進カウンタと各通信ノードの該Ｎ進カウンタの
値を一致させる手段とを設け、通信ノード間で通信を設
定あるいは開放する場合、当該通信ノード間で当該通信
を設定あるいは開放する旨を打ち合わせ、しかるのち前
記当該通信ノードは、前記Ｎ進カウンタの値が当該通信
ノードの組み合わせによって定まる０≦ｍ≦Ｎ−１なる
値ｍと等しくなった時点で、当該通信ノードの前記時間
スイッチ制御メモリの内容を、前記通信が設定あるいは
復旧されるように変更することを特徴とする。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明す
る。

第１図は本発明の時分割多重時間スイッチ制御方式の実
施例における各ノードの構成を示す概略図である。第1
図は、ＩＮＦ部から到来した入力通話信号が送信ノード
→ループ→受信ノードの経路で出側のＩＮＦ部へ伝達さ
れている場合を示している。送信ノードは、ＩＮＦ部、
送信用時分割多重時間スイッチＴ_S、送信用時間スイッ
チ制御メモリＣＭ_S、ループインターフェース回路Ｄ／
Ｉ、送信用カウンタ・リセット・データ検出回路ＤＥＴ
₁、Ｎ進カウンタＣＮＴ₁、比較回路ＣＭＰ₁、保持回路
ＲＥＧ₁、制御プロセッサＰＲＯＣ₁で構成されている。
受信ノードは、ＩＮＦ部、受信用時分割多重時間スイッ
チＴ_R、受信用時間スイッチ制御メモリＣＭ_R、ループイ
ンターフェース回路Ｄ／Ｉ、受信用カウンタ・リセット
・データ検出回路ＤＥＴ₂、Ｎ進カウンタＣＮＴ₂、比較
回路ＣＭＰ₂、保持回路ＲＥＧ₂、制御プロセッサＰＲＯ
Ｃ₂で構成されている。そして、送信ノードと受信ノー
ドとは、ループインターフェース回路Ｄ／Ｉにおいてル
ープ＃１〜＃ｌにより接続されている。

第１図において、送信用時分割多重時間スイッチＴ_S、
送信用時間スイッチ制御メモリＣＭ_S、ループインター
フェース回路Ｄ／Ｉの動作は、第２図および第４図で示
した従来例の時分割多重時間スイッチ・メモリ回路Ｔ、
時間スイッチ制御メモリ回路ＣＭ、ループインターフェ
ース回路Ｄ／Ｉと各々同様である。

また受信用時分割多重時間スイッチＴ_R、受信用時間ス
イッチ制御メモリＣＭ_R、ループインターフェース回路
Ｄ／Ｉの動作もデータの流れが逆方向である点を除け
ば、送信側の動作とほぼ同様である。また、第１図にお
いてＮ進カウンタＣＮＴ₁，ＣＮＴ₂は０〜Ｎ−１までの
フレーム時刻をカウントする。

各通信ノードのＮ進カウンタは、例えば以下の手順によ
ってその値が一致するように制御される。すなわち、ル
ープ上を伝送されるデータとしてある特定のパターン
（以下カウンタ・リセット・データと呼ぶ）を定義す
る。カウンタ・リセット・データ検出回路ＤＥＴ₁，Ｄ
ＥＴ₂は、ループインターフェース回路Ｄ／Ｉから供給
されるループからの受信データを監視し、カウンタ・リ
セット・データを検出すると、Ｎ進カウンタＣＮＴ₁，
ＣＮＴ₂にリセット・パルスを供給する。そして、この
リセット・パルスによってＮ進カウンタはクリアされ
る。システムの初期設定時に、ある１ノード（システム
管理ノード等）がカウンタ・リセット・データをループ
上に送出すると、ループに接続された各ノードはこれを
受信し、自ノードのＮ進カウンタをリセット・パルスに
よってクリアするとともに、これを次のノード宛転送す
る。カウンタ・リセット・データは、最初に送出したノ
ードがこれを再び受信するまでループを一周するので全
ノードのカウンタの値が０となって、各ノードのカウン
タの値は一致することになる。

以後Ｎ進カウンタは、各ノードにおいて１フレーム時間
（例えば125μｓ）毎に＋1加算され０からＮ−１までの
フレーム時刻を計数する。

次に、送信ノードから受信ノードに向かって新たに呼が
生起した場合の動作につき説明する。送信ノードを制御
する制御プロセッサＰＲＯＣ₁は発呼に伴う時間スイッ
チ制御メモリＣＭ_Sの更新情報をループインターフェー
ス回路Ｄ／Ｉおよびいずれかのループを介して受信ノー
ド宛に送信するとともに、送信ノードと受信ノードの組
合せによって定まる値ｍ（０≦ｍ≦Ｎ−１）を保持回路
ＲＥＧ₁にセットする。

一方受信ノードを制御する制御プロセッサＰＲＯＣ
₂は、ループインターフェース回路Ｄ／Ｉから前記更新
情報を受け取るとともに、更新情報に付されている送信
ノード番号から前記値ｍを割出し、保持回路ＲＥＧ₂に
ｍの値をセットする。

しかるのち両ノードは、保持回路ＲＥＧ₁，ＲＥＧ_２に
セットされたｍの値とＮ進カウンタＣＮＴ₁，ＣＮＴ₂の
値を比較器ＣＭＰ₁，ＣＭＰ₂で比較し、これが一致した
フレームで制御プロセッサによって各々時間スイッチ制
御メモリＣＭ_S，ＣＭ_Rの内容を更新し、所望の通信を両
ノード間に新たに成立させる。

以上では、送信ノードと受信ノード間で新たに呼が生起
した場合につき説明したが、現在通話中の呼が復旧する
場合も、時間スイッチ制御メモリの更新情報内容が異な
る点を除けば、全く同様の手順で処理できる。

ところで、送信ノードと受信ノードの組合せに対してｍ
を定める方法には種々の方法が考えられる。例えば、ｍ
を送信ノード番号に一致させる方法（第一の例）があ
る。この場合Ｎ進カウンタのＮの値は、全通信ノード数
と一致する。この第一の例は、すなわち、各通信ノード
に対し、専用の呼設定／開放用フレーム時刻を設けるこ
とに相当する。このようにすることにより、各ノードか
らの呼設定／開放要求が重なった場合にも、その更新処
理時刻の重なりは自動的に避けられ、ノード間の制御を
単純化することができる。なお、この場合時間スイッチ
制御メモリの更新処理能力が１通信ノードでは１フレー
ムに最大１呼分とすれば、本通信システム全体の呼設定
／開放処理能力も１呼／フレームとなる。

一方、他の例（第二の例）としては、ｍの値を各ノード
において、相手ノードの各々に対して予め定めておく方
法がある。前述の時間スイッチ制御メモリの更新処理能
力が１呼／フレーム／通信ノードである場合には、各通
信ノードにおいて、このｍの値は相手ノードごとにすべ
て異なっていなければならない。この場合、Ｎ進カウン
タのＮの値は、ｍの最大値＋１となる。しかし、このよ
うにすることにより、各フレーム時刻ｍにおいて、ｍを
割当てられた複数の送受信ノードの組において呼の設定
／開放が可能となり、通信システム全体の呼の設定／開
放処理能力を先に述べた第一の例よりも増加させること
が可能である。

さらに第三の例としては、ｍの値を各ノード間の打合せ
によって定める方法がある。この方法では、通信システ
ムにおいて、通信ノードを増設する毎に、新しいノード
と既存ノードとの間で制御情報等を送受し、ノードの組
合せ毎にｍを定める。以後はこのｍの値を用いて前記第
二の例と同様に呼の設定／開放処理を実施する。この方
法においても、前述の時間スイッチ制御メモリの更新処
理能力が１呼／フレーム／通信ノードである場合には、
ノード間の打合せの際に、各ノードに対するｍの値が一
致しないようにｍの値を選択する必要がある。この場
合、通信システム全体の呼の設定／開放処理能力を前記
第一の例よりも増加させることが可能であるのは前記第
二の例の場合と同様である。第二の例に比べると、ｍの
値を各ノードが自律的に決めるので、システムの増設、
変更が容易であるというメリットがある。

以上の他にも、ｍの値を割当てる方法は考えられるが、
いずれの方法によるにしろ、従来例で述べた混信の問題
を解決することができ、また更新処理時刻が送受信ノー
ドの組合せによって自動的に定まるので、ノード間の制
御を単純化することも可能である。

ところで本発明は、以上の実施例で示した以外の形状を
持つ一般の通信システムに対しても適用可能である。

例えば時分割多重時間スイッチと時間スイッチ制御メモ
リを持つ通信ノードを空間分割スイッチで結合した通常
の電子交換システムや、前記通信ノードをバスで結合し
た通信システム等に対しても有効である。これらのシス
テムにおいては、通信ノード間で時間スイッチ制御メモ
リを更新するフレーム時刻が異なっても必ずしも本発明
の従来例で示した様な混信は発生しない。しかし、送信
ノードと受信ノードとの間で、時間スイッチ制御メモリ
を更新するフレーム時刻が異なると受信ノードにおい
て、送信データ以外の不要なデータが現れる等の問題が
ある。そこで、本発明を同様に適用し、フレーム時刻を
一致させることにより、これらの欠点を完全に解消する
ことができる。

〔発明の効果〕

以上説明したように本発明によれば、呼の生起，復旧に
際して送・受信ノード間で時間スイッチ制御メモリを更
新するフレーム時刻を一致させることが可能となるの
で、簡単な制御により従来例の欠点であった混信を防ぐ
ことができるという優れた効果が得られる。

【図面の簡単な説明】

第１図は、本発明の時分割多重時間スイッチ制御方式の
実施例における各ノードの構成を示す概略図、 第２図は、本発明を適用する対象となる通信システムの
構成を示すブロック図、 第３図はビルディング・ブロック化された通信ノード相
互間に通話情報の授受を行う際の混合パケット形式の例
を示す図、 第４図は従来技術による時間スイッチの構成とその動作
概略を示すブロック図である。 Ｔ_Ｓ……送信用時分割多重時間スイッチ Ｔ_Ｒ……受信用時分割多重時間スイッチ ＣＭ_Ｓ……送信用時間スイッチ制御メモリ ＣＭ_Ｒ……受信用時間スイッチ制御メモリ Ｄ／Ｉ……ループインターフェース回路 ＤＥＴ₁，ＤＥＴ_２……カウンタ・リセット・データ検
出回路 ＣＮＴ₁，ＣＮＴ_２……Ｎ進カウンタ ＣＭＰ₁，ＣＭＰ_２……比較回路 ＲＥＧ₁，ＲＥＧ_２……保持回路 ＰＲＯＣ₁，ＰＲＯＣ_２……制御プロセッサ ＩＮＦ……インターフェース回路 Ｔ……時分割多重時間スイッチ ＣＭ……時間スイッチ制御メモリ ＡＳＵ……アドレス・シフト・ユニット

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 11/04 ３０１ Ｂ 9076−5Ｋ 8529−5Ｋ Ｈ０４Ｌ 11/20 １０２ Ｆ

Claims (1)

【特許請求の範囲】
1. 【請求項１】時分割多重時間スイッチ及び該時分割多重
   時間スイッチを制御する時間スイッチ制御メモリを有す
   る複数の通信ノードと、前記通信ノード間を結合する通
   信ネットワークとからなる通信システムの時分割多重時
   間スイッチを制御する時分割多重時間スイッチ制御方式
   において、前記通信ノードに時分割多重フレームの数を
   計数するＮ進カウンタと各通信ノードの該Ｎ進カウンタ
   の値を一致させる手段とを設け、通信ノード間で通信を
   設定あるいは開放する場合、当該通信ノード間で当該通
   信を設定あるいは開放する旨を打ち合わせ、しかるのち
   前記当該通信ノードは、前記Ｎ進カウンタの値が当該通
   信ノードの組み合わせによって定まる０≦ｍ≦Ｎ−１な
   る値ｍと等しくなった時点で、当該通信ノードの前記時
   間スイッチ制御メモリの内容を、前記通信が設定あるい
   は復旧されるように変更することを特徴とする時分割多
   重時間スイッチ制御方式。