JPH06509444A - アンチヒューズ構造体およびその製造方法 - Google Patents
アンチヒューズ構造体およびその製造方法Info
- Publication number
- JPH06509444A JPH06509444A JP5503631A JP50363192A JPH06509444A JP H06509444 A JPH06509444 A JP H06509444A JP 5503631 A JP5503631 A JP 5503631A JP 50363192 A JP50363192 A JP 50363192A JP H06509444 A JPH06509444 A JP H06509444A
- Authority
- JP
- Japan
- Prior art keywords
- antifuse
- manufacturing
- conductive
- antifuse structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
- H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、集積回路に関し、更に詳しくは、フィールド・プログラマブル・ゲー
トアレイ、プログラマブル・リード・オンリー・メモリー(FROM)等のため
のアンチヒユーズ構造体に関する。
背i技術
フィールドプログラマブル譬ゲートアレイは、ANDゲートやORゲート等の多
くの論Warを備えており、これらの論理素子は、ヒユーズあるいはアンチヒユ
ーズにより選択的に接続されることによってユーザーが設81シた機能を発揮す
る。ブログラノ、されていないヒユーズやゲートアレイは、そのデバイス内部に
組み込まれたヒユーズを選択的に飛ばすことによってプログラムされ、一方、プ
ログラムされていないアンチヒユーズ型ゲートアレイは、選択したアンチヒユー
ズを導電性に変えることによってプログラムされる。
PROMには多くのFll!v!があり、例えば、標!的な一度だけ書き込み可
能なPROM、消ノ2 ijJ litヤプログラマブル・リード・オンリー・
メモリー(EFROM)、電気的消去1能やプログラマブルやリード拳オンリー
ーメモリー(EEPROM)等がある。FROMは、通常、行列状に配置された
メモリセルアレイであって、ユーザーデータを格納するようにプログラムされる
メモリセルアレイを備えている+ 典型的なFROMはヒユーズ〒のデバイスで
ある。
−7r−ルトブryグラマプル・ゲートアレイやFROM等に用いられる典型的
なヒユーズは、チタ、・−タングステ>(TiW)合金から形成されており、小
幅の中・L1不・りと幅広い端部とをイ[する蝶ネクタイの形状をf丁シている
。典型的な大入へのヒユーズにおいて、ネックの幅は約2ミクロンであり、端部
の幅は約6ミクロ、/である。充分に高い電圧(通常はトボルトのオーダーの直
流電圧)がヒユーズ′に印加されると、ヒユーズを流れる電流がヒユーズを加熱
して、最終的にはそのネ一7りの部分でヒユーズを溶かしてしまい、ヒユーズを
「飛ばす」ことになる。
アンチヒユーズは、元々は高い抵抗値を有しているが、プログラミング電圧を印
加することによって低抵抗材料に変換されるような材料で形成される。例えば、
FB1メガオームcmの固有抵抗値を有するアモルファスシリコンを、約1〜2
ギガオームの抵抗を有する1ミクロン幅のリンク路に成形する。これらのリンク
路は、10〜12ボルトの範囲の直流のプログラミング電圧を印加すると溶融し
て再結晶し、2oOオ一ム未満の抵抗値を宵するリンク路を形成することができ
る。
これらの低抵抗値のリンク路は、ゲートアレイがユーザー指定の機能を実行した
り、PROMの記憶セルとして機能したりするように、フィールドプログラマブ
ル・ゲートアレイの論理素子を相互に接続することができる。
電子デバイスにおいては、アンチヒユーズに比べて製造が容易であり、かつ、信
頼性が高いことから、今日ではヒユーズが主に用いられている。アンチヒユーズ
には、アンチヒユーズ構造の破損につながる可能性のある「カスプ」と呼ばれる
ヒダーンワなどの欠陥を含み易いという問題があった。不幸にもデバイスの中に
一つでも不良のヒユーズやアンチヒユーズがあると、それがデバイス全体の欠陥
につながる場合が多い。
また、アンチヒユーズを製造する場合の問題点として、典型的なアンチヒユ−ズ
材料であるアモルファスシリコンがかなり鋭敏であることが挙げられる。例えば
、アモルファスシリコンにアルミニウムを接触させると、アルミニウムがシリコ
ン内部に拡散して、アンチヒユーズ構造がプログラムされていないにも係わらず
プログラムされているように見える程度にまで、シリコンの抵抗値を低下させる
ことが知られている。また、堆積したアモルファスシリコンが、その後のエツチ
ングや堆積工程によって劣化して、機能デバイスの歩留りが低下するという可能
性もある。
さらに、従来のアンチヒユーズ構造は、前述の問題点に起因してかなり広い範囲
のプログラミング電圧を有する傾向にあるという欠点も育している。例えば、従
来では、行列状に配列されたアンチヒユーズ構造体の一部が8.5ボルト程度の
低い直流電圧でプログラムされる場合があり、また、他のアンチヒユーズ構造体
では11ボルト程度の高いプログラム電圧が必買である場合もある。このように
プログラミング電圧が広い範囲に分布することは、アンチヒユーズアレイのため
の適切なプログラミノブパラメータを決定する上での複雑性を増大させる。
アンチヒユーズ構造体はヒユーズに比較して製造が困難であり、信頼性にも劣る
という問題占があるが、その一方で、サイズが小さいという非常に好ましい6製
のヒユーズを用いる場合、典型的な一つのデバイスには約4千個のヒユーズを設
けることができる。一方、1または1.2ミクロンの直径のアンチヒユーズ路を
用いる1ainには、一つのデバイスに8万〜10万個のアンチヒユーズを設け
ることがiiJ能である。このため、アンチヒユーズを用いることによって、デ
バイス内において非常に多くの相互接続が可能になり、ヒユーズ技術を用いたデ
バイスよりもはるかに多くの情報を格納することが可能になる。
発明の開示
本発明は、非常に(3頼性が高く、標準的なプロセスで容易に製造可能なアンチ
ヒ,ーズW4m体を堤供する。この結果、従来の一般的なヒユーズではなくアン
チヒユーズを用いて、強力で信頼性の高いフィールドプログラマブル豐アレイや
PROM等のデバイスを製造することが可能である。
このアンチヒユーズ構造体は、基板と、前記基板上に形成され、前記基板まで達
する開[1部を有する絶縁層と、前記基板に接触するように前記開口部内に堆積
され前記開11部の輪郭に整合するアンチヒユーズ材と、前記アンチヒユーズ材
の1、、に堆積されて前記アンチヒユーズ材の輪郭に整合し、境界面で互いに接
合する側壁部と基底部とを有する凹部を形成する導電性保護層と、前記保護層内
の前記四部の前記側壁部に設けられたスペーサと、を備える。前記スペーサは、
保護層に存在するカスブを覆って、前記基底部の厚肉の中央領域のみがプログラ
ミング電圧に曝されるようにする。
前記アンチヒユーズ材としてはアモルファスシリコンが選択され、また、前記4
電性保護胸としては、アモルファスノリコン内部に有意な程度には拡散しないチ
タ/−タングステン合や(T i W)を用いることが好ましい。また、前記絶
縁―及びスペーサは二酸化ケイ素を含むことが好ましい。
アンチヒユーズ構造体のl?M法は、基板表面を準備する工程と、前記基板表面
上に絶縁層を形成する工程と、前記基板表面まで達する開口部を前記絶縁層に形
成する工程と、前記開口部の輪郭に整合するようにアンチヒユーズ材を前記開口
部内に堆積させる工程と、前記アンチヒユーズ材の輪郭に整合し、境界面で互い
に接合する側壁部と基底部とを有する凹部を形成するように、前記アンチヒユー
ズ材の上に導電性保護材を堆積させる工程と、前記保護材の前記側壁部と前記基
底部との間の前記境界を実質的に覆うように、前記凹部内にスペーサを形成する
工程と、を備える。前記基板表面は、支持表面上に導電性基板材を堆積させ、前
記4電性基板材をパターン成形することによって形成することが好ましい。
本発明の方法は、更に、前記アンチヒユーズ構造体の位置をマスクして、余分な
スペーサ材料をエツチングで除去することにより、前記アンチヒユーズ構造体以
外の部分からスペーサ材料を除去する工程を備える。
本発明のスペーサは、アンチヒユーズ構造体の破損を実質的に減少させ、その結
果、所定の半導体ウェハにおける機能性デバイスの歩留まりを大幅に向上させる
。本発明の方法は、さらに、余分なスペーサ材料を取り除くことによって歩留ま
りを増加させることができ、かつ、標準的なプロセス工程で実現可能であるとい
う6
スペーサはアンチヒユーズ材の薄い部分を覆うので、プログラミング電圧は、ア
ンチヒユーズ材の中央厚内部に一貫して印加される。この結果、アンチヒユーズ
アレイに対するプログラミング電圧の範囲がすうと狭(なる。
本発明の1記や他の6屯は、以下の本発明の詳細な説明並びにそれに伴う図面に
基づき、より−制用らかになるであろう。
図面の簡単な説明
図1は、アンチヒユーズ・アレイの概略図である。
図2は、本発明のプロセスを示すフローチャートである。
図3a−3hは、図2に示すプロセスに従ってアンチヒユーズ構造体を製造する
[程を示す図である。
図4は、図3のwA4で囲まれたアンチヒユーズ・メモリー構造を示す拡大図で
ある。
発明の最適な実施例
図1は、行R及び列Cに配列されたアンチヒユーズ構造体12のアレイ10を示
ス。ロウ・デコーダ(行デコーダ)14は、ロウ・アドレスバス(行アドレスバ
ス)+6に連結される入力部を有し、更に、多(のロウ線18を介して行RにI
I続されている。同様に、カラム・デコーダ(列デコーダ)20は、カラム・ア
ドレスバス(列アドレスバス)22に連結される入力部を有し、多くのカラム線
24を介して列Cに接続されている。フィールドプログラマブル・ゲートアレイ
においては、アンチヒユーズ構造体12はゲートアレイの論理素子の間に接続さ
れており、また、FROMにおいては、アンチヒユーズ構造体12はビット線と
フード線に接続されて、それらの論理状態を読み出すことができるようになって
いる。
最初は、アレイ10はプログラムされていない状態、即ち、それぞれのアンチヒ
ユーズ構造体12が高抵抗の状態にある。アレイlOのプログラムは、ロウ・デ
コーダ14にロウアドレス(行番地)を割り当ててロウ線18の1つを選択し、
また、カラム・デコーダ20にカラムアドレス(列番地)を割り当ててカラム線
24の1つを選択することによって行なわれる。その結果、ロウ線とカラム線と
の交点に配置されるアンチヒユーズ構造体12が、永久的に、かつ、不可逆的に
低抵抗状聾にプログラムされる。このようにして、個々のアンチヒユーズ構造体
12を次々とプログラミングすることにより、アレイ10全体をプログラムする
ことができる。
図2はN改良されたアンチヒユーズ構造体を製造する基本工程26を示す。まず
、第1の工程28で、アンチヒユーズ構造体用の基板を用意する。この基板には
、通常、ロウ線18あるいはカラム線24のいずれかを含む導電性ラインを備え
ている。工程30では、二酸化ケイ素(Si02)層等の絶縁層を基板上に形成
する。次の工程32及び34では、絶縁層に開口部を形成し、アンチヒユーズ材
を開口部内に堆積させる。アンチヒユーズ材は、開口部の輪郭に整合する傾向に
ある0次の工程35では、導電性保護材がアンチヒユーズ材の上に整合的に堆積
されて四部を形成するが、この凹部には、その側壁部と基底部との間の境界にカ
スブが形成されることがある。最後に、保護材の境界領域を覆うように、アンチ
ヒユーズ材の凹部の側壁部に沿って、スペーサを形成する。このように導電性保
護材の境界領域を覆うことにより、アレイ10の信頼性及び歩留まりを大幅に向
上させることができる。さらに、プログラミング電圧が、カスブのある薄い領域
でなく、より厚みのあるアンチヒユーズ材の中央基底部に印加されるように構成
しているので、アレイ10のプログラミング電圧の範囲はずっと狭くなっている
。
図3a〜3hは、上述したプロセス26の工程に従って製造される中間体構造を
順次に示すものである。図3aにおいては、半導体ウェハの絶縁層4o上に金属
l1138が堆積される。絶縁層40は、好ましくは、6ないし8インチの直径
のY導体級ノリコノウェハ上に形成された二酸化ケイ素層である。また、金属屑
38は、N39a.39b.39cを含む3屑の金属サンドイッチ構造を有する
ことが好ましい。屑39aは、好ましくは22ニア8の割合のTiW合金がら成
る2000オ/ゲストロームの厚さの屑であり、障壁層としての役割を果たす。
また、I’j139bは、杆ましくは99:1の割合のアルミニウムー飼合金か
ら成る厚さ4000オ/ゲストロームの屑である。屑39cは、好ましくは非反
射被覆層として機能し、電界拡散(エレクトロマイブレーン1ン)の抑制に寄与
する8。
Oす/ゲストロームの厚さのTiW屑である。
複合金属屑38は、スパッタ堆積システムを用いて堆積させることが好ましく、
このようなシステムは、カリフォルニア州パロアルトのパリアン(Varian
) 社、カリフ寸ルニア州す/タクララのアプライド・マテリアルズ(Appl
ied l1lsterialS)社等から市販されている。金m層38は、そ
の後、フォトリソグラフィープロセスでパターン成形されて相互接続配線を形成
する。
フォトリップラフイープロセスは、当業者に周知のものであり、金属屑38にレ
ノストを塗布し、接触リソグラフィーシステムあるいはステブパーリソグラフィ
ーシステムによってレジストを露光し、レノストを現像してマスクを形成し、1
、述の7プライド・マテリアルズ社等から市販されているプラズマエツチングシ
ステムを用いて金属屑38をエツチングする工程を含んでいる。本明細書で用い
られている「パター7成形」という言葉は、屑の上にマスクを形成し、マスクを
介して肩をエツチングして、その後、マスクを取り除くことを意味する。
次に、約1ミクロ/の厚さの絶縁層42を、エツチングされた金属層38上に堆
積させる。絶縁N442は、典型的には二酸化ケイ素からなり、好ましくは、カ
リフールニア州サンノゼのノベラス(Novellus)社やアプライド・マテ
リアルズ社等から市販されている化’?M着システムを用いて形成される。その
後、絶縁層424、に導電Il!144が形成される。導電層44は、好ましく
は約2000オングストロームの厚さのTiW屑である。このチタン−タングス
テン(TiW)層は、アルミニウムと異なり、ノリコン内部に有意な程度まで拡
散せず、また、表面が非常に漕らかであるという利つを何している。続いて、導
電層44にパターン成形を行って、図1に示すロウ$118を形成する。図38
の構造は、プロセス26のr′、rI28、即ち、アンチヒユーズ構造体用の基
板表面を準備する工程が終了した状態を示している。
次に、図3bに示すように、図38の構造の表面上に、絶縁層46が形成される
。絶111f14Bも、好ましくは二酸化ケイ素からなり、約3000オングス
トロームの厚さにl1lillされる。次のパターン成形工程では、ロウ線18
に達する開口部48と1通孔(ヴイアホール)50を絶縁層46に形成する。図
3bの構造は、プロセス26のI、稈30及び32が終了した状態を示している
。
図3cに小すように、図3bの構造体の上、および、開口部48と貫通孔50の
内部に、アンチヒユーズ材52の屑を堆積させる。この堆積プロセスは実質的に
整合的に行なわれるので、アンチヒユーズ材52は、開口部48の輪郭に沿って
堆積されて、側壁部56aと基底部58aとをaする凹部を形成する。アンチヒ
ユーズ材52としては、アプライド・マテリアルズ社から市販されているプリツ
ノWノ!5ooocvI) (Precision 5000 CVD)システ
ム等のプラズマ化学蒸着fPEcVD) /ステムを用いて比較的低温で堆積さ
れたアモルファスシリコンが好ましい。これまでに説明したIyJ3cの構造は
、プロセス26の工F1.34が終rした状態を小している。
次に、■稈35では、アンチヒユーズ(イ52の上に保護導電材59の層を堆積
させる。この保J!till電材59は、好ましくはTiWであり、その後のエ
ツチングやl[のr程からアンチヒユーズ材52を保護する。このTiWは、さ
らに好ましくは、チタン22%−タングステン78%の合金であり、市販のスパ
ッタ堆積装置によって800オングストロームの深さに堆積される。TiWは、
アモルファスノリコン内に有意な程度に拡散しないので、引き続いて形成される
アルミニウム製の接続配線からアンチヒユーズ材を保護する機能も有する。この
堆積工程もまた、保護導電材59がアンチヒユーズ材52の輪郭に沿って、側壁
部58bと基底58bとを有する凹部を形成するように、実質的に整合的に行な
われる。
更に、図3cに示すように、導電材59の上に、約2000オングストロームの
厚さの絶MIF160を堆積する。この絶縁層も、二酸化ケイ素で形成すること
が好ましい。次に、図3dに示すように、絶縁層60に異方性エツチングを施し
、構造体の鉛直面に接する二酸化ケイ素スペーサ64と、余分の材料6B、68
のみを残して、これ以外の絶縁層を除去する。これによりプロセス26のスペー
サを形成する上程36が達成される。
スペーサ64を形成した後、構造体の上に)寸トレジストのマスク70を形成す
る。図3eに示すように、フォトレンストマスク70で覆われた部分と余分の材
n66.68で覆われた部分を除−1で、保護材59とアンチヒユーズ材52と
がエツチングで除去される。あるいは、10:1強度のフッ化水素酸(HF)溶
液で構造体をウェットOエツチングして、余分の材料66.68を先に除去して
もよい。ウェット・エツチングは本来等方性であり、構造体の鉛直面から二酸化
ケイ素の大部分が取り除かれる。このように余分の材料を除去することにより、
製品の信頼性を高めることができる。
アンチヒユーズ材52をエツチングする前に余分の材料66.68をウェット・
ニーlチングにより除去する場合には、図3fに示すように、はとんど全てのア
ンチヒユーズ材が除去される。しかし、次に行なう金属の段差被覆(ステブプカ
バレフノ)を容易にするために、構造体の鉛直面に接するコーナーにわずかなア
ンチヒユーズ材を残すことが好ましい場合もある。このような場合には、余分の
I4料をウェット・エツチングして除去した後、残余アンチヒユーズ材72.7
4を残すようにアンチヒユーズ材をエツチングする。次に、パターン成形を行い
、1146.42に金属層38まで達する貫通孔76を形成した後、マスク層を
取り除く。
次に、図3gに示すように、導電層のにに金属層80を堆積する。金属屑80は
、好ましくは、2200オングストロームの厚さのTiWの下層と、8500す
/ゲストロームの厚さのアルミニウムの中間層と、800オングストロームのF
IさのTiWの1層とで構成される3層サントイブチ構造を育している。このよ
うな構造体[、に、更に、マスキング層82が形成される。
次に、図3hに示すように、マスキング層82を通して金属層80をエツチング
した後、このマスキング層を除去する。金属屑80の一部分80aは、ロウ線1
8と金属IF138を電気的に接続するための接続配線84を構成する。また、
金属−80の別の部分80bは、図1に示すアレイ10のカラム線24を構成す
る。
従って、この図に示される構造体は、1本のロウ線18と1本のカラム線24の
接合・′1に形成された1つのアンチヒユーズ構造体12を示している。
本発−1のアンチヒユーズ構造体12は、既存のプロセスに可能な限り適合する
よ^に、絶縁体42)−に形成される。金属屑38は、はとんど全ての場合、ア
ルミニ・ラムあるいはアルミニウム合金から形成され、ノリコン肩の表面上に形
成される様々なYバイスを相1iに接続する役割を果たすものであるが、上述し
たようなアルミニウム拡散の問題があるので、アンチヒユーズ構造体を金属層上
に直接形成することは得策とはいえない。アンチヒユーズ構造体12を絶縁層4
2上に形成することにより、金fill1142や金属層42の下方の回路から
アンチヒユーズ構造体を分層さゼることができる。また、アンチヒユーズ構造体
を絶縁層42上に形成するプロセスは、金111M42を形成するプロセスとは
完全に独立した付加的、モノニール的なプロセスである。
図4は、図3 hにおいて17s4で囲まれた部分の拡大図であり、本発明のア
/チー1−ズ+R造体12の詳細をiIりす図である。ロウ線18は、絶縁層4
2の上に配置されている。アンチヒユーズ材52は、絶縁層46の開口部48内
に整合的にHEMして凹部を形成している。この堆積プロセスのために、アンチ
ヒユーズ材52は、側壁部56aと基底部58aとの間の境界にカスブを有して
いる。導電性保護+459は、アンチヒユーズ材の凹部内に整合的に堆積して凹
部54を形成している。この保護材59もまた、側壁部56bと基底部58bと
の間の境界86にカスブを有している。二酸化ケイ素スペーサは、側壁部58b
に密着しており、また保護材59の基底部58bの一部と境界86とを覆ってい
る。金属層80の一部分80bはカラム線24を構成する。
このアンチヒユーズ構造体12は、当初は1〜2ギガオームのオーダーの非常に
高い抵抗値を有している。ロウ線18とカラム線24との間に約10〜12ボル
トのプログラミング電圧が印加されると、基底部58aのアモルファスシリコ/
が溶融し、この高電圧の印加が停止すると、溶融したシリコンが結晶化する。
この溶融や結晶化プロセスの後では、アンチヒユーズ構造体12の抵抗値は!5
0オームのオーダーまで下がる。このように、アンチヒユーズ構造体に関連する
ロウ線とカラム線との間にプログラミング電圧をかけることにより、そのアンチ
ヒユーズ構造体+2を恒久的にプログラムすることができる。フィールドプログ
ラマブルeゲートアレイに用いられる場合には、導電性のアンチヒユーズは、選
択された論理ゲート同士を接続してユーザーが設計した機能を実現する。また、
PROMのメモリセルに用いられた場合には、高抵抗のアンチヒユーズが第1の
論理状顎を表わし、また、低抵抗のアンチヒユーズが第2の論理状態を表わす。
本発明のW4造がスペーサ64を備えない場合には、経路P等の低抵抗経路がロ
ウ1118とカラムl!24との間に形成される可能性がある。このような低抵
抗経路があると、未プログラム状態のアンチヒユーズ構造体12がプログラム済
みのアンチヒユーズ構造体として誤読される恐れがあり、アレイ10の信頼性を
低下させる。また、カスブのある境界86が本発明のスペーサ64で覆われない
場合には、プログラミング電圧レベル以下の電圧で、経路Pに沿って薄いアンチ
ヒユーズ材が溶融し、再結晶する可能性がある。スペーサ64を用いることによ
って、カラム1124とアンチヒユーズ材52の基底部58aとを、基底部58
aの中央厚肉部で接触させることができる。従って、スペーサ64を加えること
によって、アンチヒユーズ構造体アレイ10の信頼性を飛躍的に高めることがで
き、アレイのプログラミング電圧の範囲を狭くすることができる。
以上、本発明を好適な実施例に基づいて説明したが、本発明は上記実施例に限定
されるものではなく、様々な変更・変形が可能である。従って、以下に記載する
クレームは、本発明の要旨を超えない範囲のこのような変形1変更をも含むもの
である。
FIG、 2
FIG、3a
FIG、3b
FIG、 3c
FIG、36
FIG、3e
FIG、 3f
FIG、3h
補正書の翻訳文提出書(特許法第184条の8)
Claims (25)
- 1.アンチヒューズ構造体であって、 基板手段(18)と、 前記基板手段上に刑成きれ、前記基板手段まで連する開口部(48)を有する絶 縁手段(46)と、 前記基板手段に接触するように前記開口部内に配置され、前記開口部の輪郭整合 的に設けられてアンチヒューズ材凹部を形成するアンチヒューズ材(52)と、 前記アンチヒューズ材を覆い、境界で互いに接合する側壁部と基底部とを有する 保護材凹部を形成するように、前記アンチヒューズ材凹部の輪郭に整合的に設け られた導電性保護材(59)と、 前記保護材凹部内に配置されて、前記側壁部と前記基底部との間の前記境界を実 質的に覆うスペーサ手段(64)と、を備えるアンチヒューズ構造体。
- 2.請求項1記載のアンチヒューズ構造体であって、前記スペーサ手段は、前記 側壁部を実質的に覆うとともに、前記基底部を完全には覆わない絶縁体を備える アンチヒューズ構造体。
- 3.請求項2記載のアンチヒューズ構造体であって、前記基板手段は第1導電ラ イン(18)を備えるアンチヒューズ構造体。
- 4.請求項3記載のアンチヒューズ構造体であって、更に、前記保護材と前記ス ペーサ手段との上に形成された第2導電ライン(24)を備えるアンチヒューズ 構造体。
- 5.請求項4記載のアンチヒューズ構造体であって、前記アンチヒューズ材は比 較的高い抵抗値を存するアモルファスシリコンを含み、前記アモルファスシリコ ンは、前記第1導電ラインと前記第2導電ラインとの間にプログラミング電圧を 加えて前記アンチヒューズ材内部に電流を通すことにより、比較的低い抵抗値を 有する結晶性シリコンに変換される材料であり、前記保護材は、チタンとタング ステンの合金を含むアンチヒューズ構造体。
- 6.請求項5記載のアンチヒューズ構造体であって、前記第2導電ライン及び前 記第1導電ラインはタングステンを含むアンチヒューズ構造体。
- 7.請求項6記載のアンチヒューズ構造体であって、前記第1導電ラインと前記 第2導電ラインとが、チタンとタングステンの合金から形成される層を備えるア ンチヒューズ構造体。
- 8.請求項7記載のアンチヒューズ構造体であって、前記第2導電ラインが、更 に、アルミニウム層を備えるアンチヒューズ構造体。
- 9.請求項5記載のアンチヒューズ構造体であって、前記基板手段は、前記第1 導電ラインの下に設けられた絶縁基板層(42)と、前記絶縁層の下に設けられ た第3導電ライン(38)とを備えるアンチヒューズ構造体。
- 10.請求項9記載のアンチヒューズ構造体であって、前記絶縁層は貫通孔(7 6)を備え、 前記アンチヒューズ構造体が更に、前記貫通孔を介して前記第1導電ラインを前 記第3導電ラインに接続する導電性接続手段(84)を備えるアンチヒューズ構 造体。
- 11.アンチヒューズ構造体の製造方法であって、基板表面(18)を準備する 工程と、 前記基板表面上に絶縁層(46)を形成する工程と、前記基板表面まで連する開 口部(48)を前記絶縁層に刑成する工程と、前記開口部の輪郭に整合し、アン チヒューズ材凹部を形成するように、前記開口部内にアンチヒューズ材(52) を堆積させる工程と、前記アンチヒューズ材の輪郭に整合し、境界で互いに接合 する側壁部と基底部とを存する保護材凹部を形成するように、前記アンチヒュー ズ材の上に導電性保護材(59)を堆積させる工程と、 前記保護材の前記凹部内に、前記側壁部と前記基底部との間の前記境界を実質的 に覆うように、スペーサ(64)を形成する工程と、を備えるアンチヒューズ構 造体の製造方法。
- 12.請求項11記載のアンチヒューズ構造体の製造方法であって、基板表面を 準備する前記工程は、 支持面上に導電性基板(44)を堆積させる工程と、前記導電性基板材にパター ン成刑を行なう工程と、を備えるアンチヒューズ構造体の製造方法。
- 13.請求項11記載のアンチヒューズ構造体の製造方法であって、前記保護材 凹部内にスペーサを形成する前記工程は、前記保護材上に絶縁スペーサ材(60 )を堆積させる工程と、前基絶縁スペーサ材をエッチングして前記スペーサを残 す工程と、を備えるアンチヒューズ構造体の製造方法。
- 14.アンチヒューズ構造体のアレイを製造する方法であって、基板表面(18 )を準備する工程と、 前記基板表面上に酸化物層(46)を堆積させる工程と、前記酸化物層をエッチ ングして、前記基板表面まで達する複数の開口部(48)を前記酸化物層に刑成 する工程と、 前記複数の開口部の輪郭に整合し、複数のアモルファスシリコン凹部を形成する ように、前記複数の開口部内にアモルファスシリコン(52)を堆積させる工程 と、 前記アモルファスシリコン凹部の輪郭に整合し、境界で互いに接合する側壁部と 基底部とを有する複数の保護材凹部を形成するように、タングステンを含む導電 性保護材(59)を前記アモルファスシリコンの上に堆積させる工程と、前記保 護材凹部内に、各保護材凹部の前記側壁部と前記基底部との間の前記境界を実質 的に覆うように、酸化物スペーサ(64)を形成する工程と、を備えるアンチヒ ューズ構造体アレイの製造方法。
- 15.請求項14記載のアンチヒューズ構造体アレイの製造方法であって、基板 表面を準備する前記工程は、 支持面上に導電性基板材(44)を堆積させる工程と、前基導電性基板材にパタ ーン成刑を行なう工程と、を備えるアンチヒューズ構造体アレイの製造方法。
- 16.請求項15記載のアンチヒューズ構造体アレイの製造方法であって、前記 導電性基板材が複数の第1アンチヒューズ構造体に電気的に接続されるアンチヒ ューズ構造体アレイの製造方法。
- 17.請求項14記載のアンチヒューズ構造体アレイの製造方法であって、前記 保護材はチタンとタングステンの合金を含むアンチヒューズ構造体アレイの製造 方法。
- 18.請求項14記載のアンチヒューズ構造体アレイの製造方法であって、基板 表面を準備する前記工程は、 支持面上に第1の導電材(38)を堆積させる工程と、前記第1の導電材にパタ ーン成形を行なう工程と、前記第1の導電材上に絶縁材(42)を堆積させる工 程と、前記絶縁材上に第2の導電材(44)を堆積させる工程と、前記第2の導 電材にパターン成形を行なう工程と、を備えるアンチヒューズ構造体アレイの製 造方法。
- 19.請求項18記載のアンチヒューズ構造体アレイの製造方法であって、前記 第1の導電材がアルミニウムを含み、前記第2の導電材がチタンとタングステン との合金を含心アンチヒューズ構造体アレイの製造方法。
- 20.請求項18記載のアンチヒューズ構造体アレイの製造方法であって、前記 第2の導電材が複数の第1アンチヒューズ構造体に電気的に接続されるアンチヒ ューズ構造体アレイの製造方法。
- 21.請求項20記載のアンチヒューズ構造体アレイの製造方法であって、更に 、 前記絶縁材に貫通孔(50)を刑成する工程と、前記貫通孔を介して、前記第1 の導電材を前記第2の導電材に電気的に接続させる工程と、 を備えるアンチヒューズ構造体アレイの製造方法。
- 22.請求項14記載のアンチヒューズ構造体アレイの製造方法であって、前記 酸化物スペーサを形成する工程は、前記保護材凹部の輪郭に実質的に整合するよ うに、前記凹部内に酸化物(60)を堆積させる工程と、 前記酸化物をエッチングすることによって、前記側壁スペーサを形成する工程と 、 を備えるアンチヒューズ構造体アレイの整造方法。
- 23.請求項22記載のアンチヒューズ構造体アレイの製造方法であって、前記 酸化物スペーサを形成する工程は、更に、前記保護材凹部内の前記側壁スペーサ をマスク(70)する工程と、前記保護材凹部の外側の残存酸化物(68,68 )をエッチングする工程と、を備えるアンチヒューズ構造体アレイの製造方法。
- 24.請求項23記載のアンチヒューズ構造体アレイの製造方法であって、前記 残余酸化物をエッチングする工程が、フッ化水素酸を含む溶液に前記残余酸化物 を接触させる工程を備えるアンチヒューズ構造体アレイの製造方法。
- 25.請求項16記載のアンチヒューズ構造体アレイの製造方法であって、更に 、 前記保護材と前記酸化物スペーサの上に導電性接続材(80)を堆積させる工程 と、 前記導電性接続材にバクーン成形を行うことによって、直線的に配置されている 前記第1の複数のアンチヒューズ構造体と1つのアンチヒューズ構造体を共有す る第2の複数のアンチヒューズ構造体に、前記導電性接続材を電気的に接続させ る工程と、 を備えるアンチヒューズ構造体アレイの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/736,162 US5290734A (en) | 1991-06-04 | 1991-07-26 | Method for making anti-fuse structures |
| US736162 | 1991-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06509444A true JPH06509444A (ja) | 1994-10-20 |
| JP2759183B2 JP2759183B2 (ja) | 1998-05-28 |
Family
ID=24958763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5503631A Expired - Lifetime JP2759183B2 (ja) | 1991-07-26 | 1992-07-24 | アンチヒューズ構造体およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5290734A (ja) |
| EP (1) | EP0597015B1 (ja) |
| JP (1) | JP2759183B2 (ja) |
| DE (1) | DE69211697T2 (ja) |
| WO (1) | WO1993003499A1 (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
| US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
| US5181096A (en) * | 1990-04-12 | 1993-01-19 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer |
| US5543656A (en) * | 1990-04-12 | 1996-08-06 | Actel Corporation | Metal to metal antifuse |
| US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
| US5552627A (en) * | 1990-04-12 | 1996-09-03 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers |
| US5541441A (en) * | 1994-10-06 | 1996-07-30 | Actel Corporation | Metal to metal antifuse |
| US5381035A (en) * | 1992-09-23 | 1995-01-10 | Chen; Wenn-Jei | Metal-to-metal antifuse including etch stop layer |
| US5404029A (en) * | 1990-04-12 | 1995-04-04 | Actel Corporation | Electrically programmable antifuse element |
| US5272101A (en) * | 1990-04-12 | 1993-12-21 | Actel Corporation | Electrically programmable antifuse and fabrication processes |
| US6171512B1 (en) | 1991-02-15 | 2001-01-09 | Canon Kabushiki Kaisha | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
| EP0509631A1 (en) * | 1991-04-18 | 1992-10-21 | Actel Corporation | Antifuses having minimum areas |
| EP0558176A1 (en) * | 1992-02-26 | 1993-09-01 | Actel Corporation | Metal-to-metal antifuse with improved diffusion barrier layer |
| US5475253A (en) * | 1992-08-21 | 1995-12-12 | Xilinx, Inc. | Antifuse structure with increased breakdown at edges |
| EP0592078A1 (en) * | 1992-09-23 | 1994-04-13 | Actel Corporation | Antifuse element and fabrication method |
| JP2909328B2 (ja) * | 1992-11-02 | 1999-06-23 | 株式会社東芝 | フィールドプログラマブルゲートアレイ |
| US5308795A (en) * | 1992-11-04 | 1994-05-03 | Actel Corporation | Above via metal-to-metal antifuse |
| KR960001176B1 (ko) * | 1992-12-02 | 1996-01-19 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
| US5373169A (en) * | 1992-12-17 | 1994-12-13 | Actel Corporation | Low-temperature process metal-to-metal antifuse employing silicon link |
| US5314840A (en) * | 1992-12-18 | 1994-05-24 | International Business Machines Corporation | Method for forming an antifuse element with electrical or optical programming |
| US5550404A (en) * | 1993-05-20 | 1996-08-27 | Actel Corporation | Electrically programmable antifuse having stair aperture |
| US5834125A (en) * | 1993-06-16 | 1998-11-10 | Integrated Device Technology, Inc. | Non-reactive anti-reflection coating |
| JP3199908B2 (ja) * | 1993-06-22 | 2001-08-20 | 株式会社東芝 | 半導体集積回路のテスト回路 |
| US5572061A (en) * | 1993-07-07 | 1996-11-05 | Actel Corporation | ESD protection device for antifuses with top polysilicon electrode |
| US5369054A (en) * | 1993-07-07 | 1994-11-29 | Actel Corporation | Circuits for ESD protection of metal-to-metal antifuses during processing |
| US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
| US5498895A (en) * | 1993-07-07 | 1996-03-12 | Actel Corporation | Process ESD protection devices for use with antifuses |
| US5619063A (en) * | 1993-07-07 | 1997-04-08 | Actel Corporation | Edgeless, self-aligned, differential oxidation enhanced and difusion-controlled minimum-geometry antifuse and method of fabrication |
| US5449947A (en) * | 1993-07-07 | 1995-09-12 | Actel Corporation | Read-disturb tolerant metal-to-metal antifuse and fabrication method |
| US5856234A (en) * | 1993-09-14 | 1999-01-05 | Actel Corporation | Method of fabricating an antifuse |
| US5485031A (en) * | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| US5391513A (en) * | 1993-12-22 | 1995-02-21 | Vlsi Technology, Inc. | Wet/dry anti-fuse via etch |
| US5587613A (en) * | 1994-05-25 | 1996-12-24 | Crosspoint Solutions, Inc. | Low-capacitance, isotropically etched antifuse and method of manufacture therefor |
| US5633189A (en) * | 1994-08-01 | 1997-05-27 | Actel Corporation | Method of making metal to metal antifuse |
| US5663591A (en) * | 1995-02-14 | 1997-09-02 | Crosspoint Solutions, Inc. | Antifuse with double via, spacer-defined contact |
| US5789764A (en) * | 1995-04-14 | 1998-08-04 | Actel Corporation | Antifuse with improved antifuse material |
| US5592016A (en) * | 1995-04-14 | 1997-01-07 | Actel Corporation | Antifuse with improved antifuse material |
| US6017496A (en) | 1995-06-07 | 2000-01-25 | Irori | Matrices with memories and uses thereof |
| US6329139B1 (en) | 1995-04-25 | 2001-12-11 | Discovery Partners International | Automated sorting system for matrices with memory |
| US5741462A (en) * | 1995-04-25 | 1998-04-21 | Irori | Remotely programmable matrices with memories |
| US6331273B1 (en) | 1995-04-25 | 2001-12-18 | Discovery Partners International | Remotely programmable matrices with memories |
| US5874214A (en) | 1995-04-25 | 1999-02-23 | Irori | Remotely programmable matrices with memories |
| US6416714B1 (en) | 1995-04-25 | 2002-07-09 | Discovery Partners International, Inc. | Remotely programmable matrices with memories |
| US5751629A (en) | 1995-04-25 | 1998-05-12 | Irori | Remotely programmable matrices with memories |
| JP3027195B2 (ja) * | 1995-06-02 | 2000-03-27 | アクテル・コーポレイション | 隆起タングステンプラグ アンチヒューズ及びその製造方法 |
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
| US5741720A (en) * | 1995-10-04 | 1998-04-21 | Actel Corporation | Method of programming an improved metal-to-metal via-type antifuse |
| US5759876A (en) * | 1995-11-01 | 1998-06-02 | United Technologies Corporation | Method of making an antifuse structure using a metal cap layer |
| US5789795A (en) * | 1995-12-28 | 1998-08-04 | Vlsi Technology, Inc. | Methods and apparatus for fabricationg anti-fuse devices |
| US5793094A (en) * | 1995-12-28 | 1998-08-11 | Vlsi Technology, Inc. | Methods for fabricating anti-fuse structures |
| US5783467A (en) * | 1995-12-29 | 1998-07-21 | Vlsi Technology, Inc. | Method of making antifuse structures using implantation of both neutral and dopant species |
| US5654234A (en) * | 1996-04-29 | 1997-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a void-free tungsten-plug contact in the presence of a contact opening overhang |
| US5856213A (en) * | 1996-07-25 | 1999-01-05 | Vlsi Technology, Inc. | Method of fabricating a programmable function system block using two masks and a sacrificial oxide layer between the bottom metal and an amorphous silicon antifuse structure |
| US5753540A (en) * | 1996-08-20 | 1998-05-19 | Vlsi Technology, Inc. | Apparatus and method for programming antifuse structures |
| US5899707A (en) * | 1996-08-20 | 1999-05-04 | Vlsi Technology, Inc. | Method for making doped antifuse structures |
| US5907175A (en) | 1997-09-25 | 1999-05-25 | Advanced Micro Devices, Inc | Four transistor SRAM cell |
| TW347587B (en) * | 1997-10-20 | 1998-12-11 | United Semiconductor Corp | Antifuse structure and process for producing the same |
| US6124165A (en) * | 1999-05-26 | 2000-09-26 | Vanguard International Semiconductor Corporation | Method for making openings in a passivation layer over polycide fuses using a single mask while forming reliable tungsten via plugs on DRAMs |
| US6355969B1 (en) * | 1999-09-27 | 2002-03-12 | Philips Electronics North America Corporation | Programmable integrated circuit structures and methods for making the same |
| JP2008543040A (ja) * | 2005-05-24 | 2008-11-27 | エヌエックスピー ビー ヴィ | アンチヒューズ・メモリーデバイス |
| WO2011010701A1 (ja) * | 2009-07-22 | 2011-01-27 | 株式会社村田製作所 | アンチヒューズ素子 |
| US9006794B1 (en) | 2014-01-24 | 2015-04-14 | Altera Corporation | Low-voltage programmable electrical fuses |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4507853A (en) * | 1982-08-23 | 1985-04-02 | Texas Instruments Incorporated | Metallization process for integrated circuits |
| US4651409A (en) * | 1984-02-09 | 1987-03-24 | Ncr Corporation | Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor |
| JPS63299251A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置の製造方法 |
| US5017510A (en) * | 1987-06-01 | 1991-05-21 | Texas Instruments Incorporated | Method of making a scalable fuse link element |
| DE3731621A1 (de) * | 1987-09-19 | 1989-03-30 | Texas Instruments Deutschland | Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung |
| US4914055A (en) * | 1989-08-24 | 1990-04-03 | Advanced Micro Devices, Inc. | Semiconductor antifuse structure and method |
| US5989943A (en) * | 1989-09-07 | 1999-11-23 | Quicklogic Corporation | Method for fabrication of programmable interconnect structure |
| JPH03270234A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置の製造法方 |
| US5070384A (en) * | 1990-04-12 | 1991-12-03 | Actel Corporation | Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer |
| EP0509631A1 (en) * | 1991-04-18 | 1992-10-21 | Actel Corporation | Antifuses having minimum areas |
| US5120679A (en) * | 1991-06-04 | 1992-06-09 | Vlsi Technology, Inc. | Anti-fuse structures and methods for making same |
-
1991
- 1991-07-26 US US07/736,162 patent/US5290734A/en not_active Expired - Fee Related
-
1992
- 1992-07-24 DE DE69211697T patent/DE69211697T2/de not_active Expired - Fee Related
- 1992-07-24 JP JP5503631A patent/JP2759183B2/ja not_active Expired - Lifetime
- 1992-07-24 WO PCT/US1992/006163 patent/WO1993003499A1/en not_active Ceased
- 1992-07-24 EP EP92917139A patent/EP0597015B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69211697T2 (de) | 1996-12-05 |
| WO1993003499A1 (en) | 1993-02-18 |
| EP0597015B1 (en) | 1996-06-19 |
| DE69211697D1 (de) | 1996-07-25 |
| US5290734A (en) | 1994-03-01 |
| EP0597015A1 (en) | 1994-05-18 |
| JP2759183B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06509444A (ja) | アンチヒューズ構造体およびその製造方法 | |
| US5120679A (en) | Anti-fuse structures and methods for making same | |
| US5328865A (en) | Method for making cusp-free anti-fuse structures | |
| JP4263816B2 (ja) | 半導体デバイスとその製造方法 | |
| JP2003142653A (ja) | ヒューズ/アンチヒューズを用いたワンタイムプログラマブルメモリ | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| JP2000114382A (ja) | 半導体装置 | |
| JP2003115574A (ja) | ワンタイムプログラマブルヒューズ/アンチヒューズの組み合わせを用いたメモリセル | |
| JPS63160268A (ja) | 金属ヒューズリンクを用いた書込み可能なmosメモリ及びその製造方法 | |
| EP1547148A2 (en) | Spacer integration scheme in mram technology | |
| JPH04226068A (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| CN101740543A (zh) | 用于集成电路器件的熔丝结构 | |
| TW232091B (ja) | ||
| US5387311A (en) | Method for manufacturing anti-fuse structures | |
| TW315519B (ja) | ||
| TW523873B (en) | Semiconductor device provided with fuse and method of disconnecting fuse | |
| JP3287293B2 (ja) | 半導体装置およびその製造方法 | |
| JP5103666B2 (ja) | 半導体装置 | |
| US5856213A (en) | Method of fabricating a programmable function system block using two masks and a sacrificial oxide layer between the bottom metal and an amorphous silicon antifuse structure | |
| JPH09172087A (ja) | 半導体装置 | |
| KR0146264B1 (ko) | 퓨즈링크를 가지는 금속배선의 제조방법 | |
| TW441058B (en) | Fuse structure and its formation method for copper interconnects | |
| KR101033987B1 (ko) | 반도체 소자의 리페어 방법 | |
| JPS59163859A (ja) | 半導体装置の製造方法 | |
| JPH0350756A (ja) | 半導体集積回路の製造方法 |