JPH06510635A - 過渡電圧制限半導体部品 - Google Patents

過渡電圧制限半導体部品

Info

Publication number
JPH06510635A
JPH06510635A JP5500775A JP50077593A JPH06510635A JP H06510635 A JPH06510635 A JP H06510635A JP 5500775 A JP5500775 A JP 5500775A JP 50077593 A JP50077593 A JP 50077593A JP H06510635 A JPH06510635 A JP H06510635A
Authority
JP
Japan
Prior art keywords
diode
semiconductor
region
semiconductor component
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5500775A
Other languages
English (en)
Other versions
JP2810788B2 (ja
Inventor
バイアット,スチーブン,ウィルトン
メイタム,マイクル,ジョン
Original Assignee
テキサス インスツルメンツ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ リミテッド filed Critical テキサス インスツルメンツ リミテッド
Publication of JPH06510635A publication Critical patent/JPH06510635A/ja
Application granted granted Critical
Publication of JP2810788B2 publication Critical patent/JP2810788B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00Thyristors
    • H10D18/80Bidirectional devices, e.g. triacs 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/80PNPN diodes, e.g. Shockley diodes or break-over diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131Thyristors having built-in components
    • H10D84/135Thyristors having built-in components the built-in components being diodes
    • H10D84/136Thyristors having built-in components the built-in components being diodes in anti-parallel configurations, e.g. reverse current thyristor [RCT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/676Combinations of only thyristors

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Static Random-Access Memory (AREA)
  • Thyristors (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 過渡電圧制限半導体部品 本発明は給電線の過渡電圧を制限する半導体部品に関する。
この半導体部品は電話システムの信号線に生じる過渡的外乱から電話システムの 部品を保護するのに特に適している。
従来の電話システムでは例えば雷撃等の天然の電気的外乱により信号線に生じる 高い過渡電圧に耐える電気機械部品が使用されていた。近代的な電話システムに 使用される部品は主として半導体装置により構成されそれらは電話システム内に 生しる高い過渡電圧により傷つけられやすいため、電話システムの部品に対する 保護装置が必要である。
また、高い過渡電圧か加わったりそれに対して保護する必要がある状況ては半導 体装置はより頑丈な装置に置換されており、電話システム以外のシステムの半導 体装置に対する保護装置も必要とされている。
システムの信号もしくは他の線に接続した時にこれらの線に生じる過渡電圧を制 限することができる半導体部品を提供することが本発明の目的である。
本発明によれば、少くとも3本の給電線を有するシステムの給電線上の過渡電圧 を制限するのに適した半導体部品は各給電線に接続される少(とも3つの入力手 段を含んでおり、各入力手段に対して、高インピーダンス状態から低インピーダ ンス状態へ変化する閾値電圧を有する各マルチ接合ダイオードが各入力手段と共 通端子との間に同じ意味合いで接続されており、各マルチ接合ダイオードはもう 1個の逆の意味合いてそれに分路接続された各ダイオードを有している。
3つの入力手段を有する形状の半導体装置は電話システムに使用するのに特に適 している。
好ましくは、マルチ接合ダイオードのカソード電極は各入力手段に接続される。
第1の形状の半導体部品では、もう1個の各ダイオードはマルチ接合ダイオード である。
第2の形状の半導体部品では、もう1個の各ダイオードは一つのPN接合を有す るダイオードである。
さらにもう一つの形状の半導体部品では、全部ではない少くとも1個のもう1個 のダイオードはマルチ接合ダイオードであり、他のもう1個のダイオードの各々 が一つのPN接合を有している。
好ましくは、半導体部品は2つの実質的に平行な主面を存する半導体の形状を有 し、ダイオードの電極は主面上にあり、入力手段は一方の主面上で各ダイオード 対のt+とコンタクトする複数の導電体および他方の主面上でその而の全ての電 極とコンタクトする共通端子であるもう一つの導電体である。
好ましくは、主面は実質的に矩形状であり、ダイオードは主面に沿ってそれを横 切する交番するマルチ接合ダイオードともう1個のダイオードであり、各入力手 段はマルチ接合ダイオードともう1個のダイオードからなるダイオード対とコン タクトし、好ましくは各入力手段は主面の一部を横切して延びている。
一つの半導体部品構成では、各ダイオード対は分離領域により同じ半導体本体を 占有する他のダイオード対から電気的に分離される。
別の半導体部品構成では、半導体本体のドープ領域は全てのダイオード対に対し て共通とされている。
特に高速作動する別の半導体部品構成では、半導体本体の中央局りにマルチ接合 ダイオードが寄せ集められており、半導体本体のドープ領域が全てのダイオード 対に対して共通とされている。
半導体部品の第2の育利な構成には2つの実質的に平行な主面を有する半導体本 体が含まれ、ダイオードの電極は主面上にあり、入力手段は一方の主面上で各ダ イオード対の電極とコンタクトする複数の導電体および他方の主面上でその面の 全ての電極とコンタクトする共通端子であるもう一つの導電体であり、もう1個 の各ダイオードはもう一つの導電体に隣接する高濃度ドープn形(nl)領域と 、n′″領域に隣接する低濃度トープn形(n−)領域と、n−領域に隣接する p影領域を有している。
好ましくは、マルチ接合ダイオードは隣接するp形ゲート領域の材料で充填され た複数個の間隙を存するカソード(n3)領域を含んでいる。
隣接するp影領域によりカソード領域が貫通されるためにカソード−ゲート接合 はp形ゲート領域の一部により分路される。このような構成により部品を導通状 態に維持するのに必要な電流はカソード領域が中断されない部品に較べて増大し 、部品設計者は貫通カソード領域のレイアウトにより保持電流を設定することが できる。
第2の形状の半導体部品では、各マルチ接合ダイオードが低濃度ドープn形(n −)内部N領域を有する実質的なPNPN構造を存することができ、もう1個の 各ダイオードは高濃度トープn形(n″″)領域と、n+領領域隣接する低濃度 ドープn形(n−)領域と、n−領域に隣接するp影領域を有することができ、 マルチ接合ダイオードのn形内部N領域はもう1個のダイオードのn−領域より も厚くすることができ、厚さは半導体部品を流れる電流の方向で測定される。
好ましくは、各マルチ接合ダイオードは実質的にPNPN構造を有し、低濃度ド ープn形(n−)領域である内部N領域内にn−領域よりも不純物濃度の高い埋 込n影領域を含んでおり、埋込n影領域はPNPN構造の内部P領域に隣接して いる。
半導体本体の形状とされた第2の形状の半導体部品はダイオ−1・が導通ずると その電荷が他のダイオードの少くとも一つに自由に流れて導通開始させるように 構成されている。
マルチ接合ダイオードは半導体本体の中央層りに寄せ集め、半導体本体の他の部 分よりもその中央付近で一層容易に電荷を導通ずるように構成するのが有利であ る。
第2の形状の半導体本体を修正した構造では、各マルチ接合ダイオードは半導体 本体の中央付近では第1のマルチ接合ダイオードとして作動し半導体本体の他の 部分では第2のマルチ接合ダイオードとして作動するように構成されており、第 1のマルチ接合ダイオードは第2のマルチ接合ダイオードよりも小型で高感度と されている。
以下の説明では、好ましい形状のマルチ接合ダイオードはバルク降伏ダイオード と呼ばれる。一つの形状のバルク降伏ダイオードか英国特許第08211390 78号に記載されている。
次に、単なる例として添付図を参照しなから本発明による過渡電圧制限半導体部 品の3つの例について説明を行い、ここに、 第1図は電話システムの保護に適した過渡電圧の変化を制限する第1の形状の半 導体部品の集積回路構成の斜視断面図、 第2図は電話システムの保護に適した過渡電圧の変化を制限する第2の形状の半 導体部品の集積回路構成の斜視断面図、 第3図は複数個のバルク降伏ダイオードとしてデバイスを示す第1の形状の半導 体部品の回路図、第4図は複数個のバルク降伏ダイオードおよび整流ダイオード として部品を示す第2の形状の半導体部品の回路図、 第5図は複数のブロックとして部品を示すいずれかの形状の半導体部品の回路図 、 第6図は1個のバルク降伏ダイオードの簡略化構造図、第7図は1個のバルク降 伏ダイオードの簡略化された構造の展開図、 第8図は第7図から引き出される1個のバルク降伏ダイオードの回路図、 第9図は1個のバルク降伏ダイオードを表わす記号、第1O図はバルク降伏ダイ オードと逆接続整流ダイオードの組合せの簡略化構造図、 第11図は第1O図の構造を表わす記号、第12図は第10図に示す部品の電流 −電圧特性図、第13図は互いに逆極性で分路接続されているデバイスとして作 動する一対のバルク降伏ダイオードの電流−電圧特性図、 第14図はモノリシック集積回路として組合わされたバルク降伏ダイオードと逆 接続整流ダイオードの平面図、第15図は第14図に示すモノリシック集積回路 のXX線に沿った断面図図、 第16図は双方向バルク降伏ダイオードのモノリシ。
り集積回路の平面図、 第17図は第16図に示すモノリシック集積回路のXX線に沿った断面図、 第18図は第2の形状の半導体部品の別の集積回路構成の平面図、 第19図は第18図のモノリシック集積回路のYY線に沿った断面図。
第1図を参照して、過渡電圧の変化を制限する第1の形状の半導体部品は第1の バルク降伏ダイオード対1と、第2のバルク降伏ダイオード対2と、第3のバル ク降伏ダイオード対3を含んでおり、3対のバルク降伏ダイオードI、2.3は モノリシック集積回路4に属しモノリシック集積回路4内て連続バリア5により 互いに分離されている。バリア5はバルク降伏ダイオード1.2.3間を延長し ている他に集積回路4の側面を形成している。
第1図を参照して、第1のバルク降伏ダイオード対Iは第1のp形半導体材料層 1oおよび第1層10とコンタクトする第2のn−形半導体材料層11を含んで いる。
第2層II内にはp影領域13があって第2層IIとの共通面を有している。p 影領域13の下にはn影領域12かあって、p影領域I3およびその中のn+形 領領域14コンタクトしている。n+形領領域14第2層11およびp影領域と 共通面を有している。n′″形領域I4は複数の規則正しく間隔のとられた位置 でp影領域13により貫通されている。第2層Il内のn″″形環15は第2層 11と共通面を存している。
第1図を参照して、n゛形領領域14p影領域13の長さのほぼ半分とそのp影 領域の全幅の全部ではないが大部分を占有している。n影領域12の境界はn4 形領域14の境界と実質的に一致されている。
第1図には示されていないが、第1のバルク降伏ダイオード対1内にはp影領域 IOおよびn−影領域11とコンタクトするもう一つのn影領域およびp影領域 10内にあって(第1図から見て)その下面と共通面を存するもう一つのn゛形 領領域含まれている。これらもう一つの領域は第1のバルク降伏ダイオードlの (第1図から見て)下部領域を占有している。
第17図は第1図のバルク降伏ダイオード対1等の一対のバルク降伏ダイオード 構造の(第1図から見て)正面から裏面への線に沿った断面図であり、第17図 に示すn影領域I6は前記もう一つのn影領域でありn1形領域は前記もう一つ の04形領域である。
第17図に示す一対のバルク降伏ダイオードは(第16図から見て)それぞれ頂 部および底部に電気接点I9、+10を含んでいるが、第1図にはデバイスの電 気接点は含まれていない。
第17図を参照して、n+形領領域14隣接するp影領域13により貫通されて p影領域13の貫通部によりn4領域14は分路される。p影領域13の分路効 果はバルク降伏ダイオードがそのインピーダンス状態を変える電流を設定するの に使用され、この電流はその保持電流と呼ばれる。バルク降伏ダイオードはその 保持電流よりも高い電流を導通する時に低インピーダンスを有し、その電流が保 持電流よりも降下すると高インピーダンスへ切り替る。バルク降伏ダイオードの 保持電流を設定するファシリティは接続されているシステムの短絡電流よりも高 い電流でバルク降伏ダイオードがその高インピーダンス状態へ切り替って、過渡 電圧が通過してしまったらシステムの正規動作へ戻るよう保証するのに使用され る。バルク降伏ダイオードの保持電流はn4形領域14かp影領域13に貫通さ れない場合に最小となり、貫通されるn1形領域に比例して増大する。前記した ように、領域1O111,12,13,14を含むバルク降伏ダイオードは、そ のp影領域lOがそのn4形領域14に対して正となる、”クローバ−(cro woar) ”スイッチとして作用する。n影領域12が無い場合には、ダイオ ードはn−影領域11により設定される真性降伏電圧を有し、イオン注入n領域 12により真性降伏電圧よりも低い降伏電圧が設定される。イオン注入n領域1 2を付加することによりバルク降伏ダイオードトリガー(すなわち“クローバ− ′)電圧を正確に設定することができ、所要によりさまざまなトリガー電圧を有 するバルク降伏ダイオードを製作することかできる。すなわち、イオン注入n形 領域16はn影領域12と同しにする必要はない。
第1図を参照して、第3のバルク降伏ダイオード対3は構造およびその方位が第 1のバルク降伏ダイオードlと実質的に同しであるか、第2のバルク降伏ダイオ ード対2は池の2つのバルク降伏ダイオード対l、2とは方位か逆であって構造 は実質的に同しである。
第1図に示す部品において、3対のバルク降伏ダイオード1.2.3に共通の( 第1図から見て)下面に沿った電気的コンタクトが必要であり、各電気的コンタ クトはバルク降伏ダイオード対l、2.3の(第1図から見て)上面に設ける必 要かある。
第1図に示す部品に電気的コンタクトを設けると、第3図の回路に示すデバイス となり、ここでバルク降伏ダイオード対1.2.3は共通接続6を有し、各バル ク降伏ダイオード対は自由端子7.8.9を有している。第3図の自由端子7. 8.9は第1図の各バルク降伏ダイオード対の別々の電気的コンタクトであり、 共通接続6は3対のバルク降伏ダイオードの共通電気的コンタクトである。
第1図および第3図に示す集積回路の動作において、端子8に対して正となる端 子7の外乱はバルク降伏ダイオード対1の順バイアスバルク降伏ダイオードのト リガー電圧とバルク降伏ダイオード対2の順バイアスバルク降伏ダイオードのト リガー電圧の和に制限される。端子8に対して負となる端子7の電圧外乱はバル ク降伏ダイオード対lおよび2の他の2つのバルク降伏ダイオードのl・リガー 電圧の和に制限される。端子8に対する端子9の外乱電圧はバルク降伏ダイオー ド対2.3のバルク降伏ダイオードの各直列組合せにより、端子7の外乱電圧に 対して説明したように制限される。
第5図を参照して、半導体部品は3個のプロテクター2000.2I00.22 00を含んでおり、その各々がデルタ構成とされたプロテクターが耐える必要の ある電圧の一部に耐えられるものであればよい。スター接続を使用するために、 部品は縦形構造だけを使用して実現され公知の保護装置よりも電流処理容量が高 い。
第1図および第3図を参照して、第1のバルク降伏ダイオード対1は電話システ ムの部品保護に使用する場合、その端子7が電話システムのRもしくはA線に接 続され、その端子9かTもしくはB端子に接続され、その端子8が接地線に接続 される。第1図および第3図に示す集積回路の動作において、R(もしくはA) およびT(もしくはB)線の両方に生じる過渡電圧の変化により両方のバルク降 伏ダイオード対lおよび3に電流が生じ、バルク降伏ダイオード2が両方の電流 を減衰しなければならないため、第2のバルク降伏ダイオード2は他の2つのバ ルク降伏ダイオードlおよび3の各々の2倍の電流容量を必要とする。バルク降 伏ダイオード対の相対電流容量要求は第2のバルク降伏ダイオード対2のダイオ ードの活性n+形領領域他の2つのバルク降伏ダイオード対l、3のダイオード の対応する領域の2倍とすることにより達せられる。
第1図および第17図に示す集積回路の動作(=おし)て、いずれか一つのバル ク降伏ダイオード対に発生される電荷は各バルク降伏ダイオード対を包囲する分 離障壁5(こよりそのバルク降伏ダイオード対に閉じ込められる。
添付第2図を参照して、過渡電圧の変化を制限する第2の形状の半導体部品は第 1の)(ルク降伏ダイオード−整流ダイオード組合せ200と、第2の)<ルり 降(犬ダイオードー整流ダイオード組合せ210と、第3)くルり降伏ダイオー ド−整流ダイオード組合せ220を含んてしする。
第2図を参照して、第1のノくルク降伏ダイオード−整流ダイオード組合せ20 0はp影領域201と、p型頭域201とコンタクトするn−領域202と、n −領域202内のn影領域203と、やはりn−領域202内にあってn影領域 203とコンタクトしかつn−影領域202と共通面を有するp影領域204と 、p影領域204内にあってp影領域204およびn”影領域202と共通面を 存するn+形領領域205含んでし)る。n−影領域202内のn+形環206 は領域204を包囲しこの領域と共通面を有している。
第2図を参照して、第1のノ(ルク降伏ダイオード−整流ダイオード組合せ20 0は(第2図から見て)p影領域201の背面にn4形領域を含んでし)る。p 影領域20Iの背面のn+形領領域第2図には図示されてし1なし)が、(第2 図から見て)正面から裏面へ走る線(こ沿つたバルク降伏ダイオード−整流ダイ オード組合せ200の断面を表わす第14図には図示されている。第14図に示 すn+形領領域207第2図のp影領域201の背面にあるn″″形領形石域る 。
第2図を参照して、第2のバルク降伏ダイオード−整流ダイオード組合せ210 は実質的に第1のバルク降伏ダイオード−整流ダイオード組合せ200と同じ構 造であるか、第1のバルク降伏ダイオード−整流ダイオード組合せ200に対し て反転されている。第2図に示すように、第2のバルク降伏ダイオード−整流ダ イオード組合せ210はn4形領域211と、n1形領域211とコンタクトす るn−影領域212と、n−影領域212内にあってn−影領域212と共通面 を有するp影領域213と、(第2図から見て)p影領域213の背面でp影領 域内にあってp影領域213と共通面を有するn+形領領域214含んでいる。
n″″形領域211は第14図のn′″形領域207に対応しており、第2のバ ルク降伏ダイオード−整流ダイオード組合せ210内に第1のバルク降伏ダイオ ード−整流ダイオード組合せ200の領域201.203と対応する領域のある ことがお判りと思う。
第2図を参照して、第3のバルク降伏ダイオード−整流ダイオード組合せ220 は第1のバルク降伏ダイオード−整流ダイオード組合せ200と実質的に同じで あり、相対的方位も同じである。第3のバルク降伏ダイオード−整流ダイオード 組合せ220の領域221.222.223.224.225はそれぞれ第1の ノくルク降伏ダイオード−整流ダイオード組合せ200の領域201.202. 203.204.205に対応している。
第2図を参照して、n+形領領域206各ノくルク降伏ダイオード−整流ダイオ ード組合せ200.210.220の周りを延長する環状系の一部である。集積 回路の下面に沿ってコンタクトが必要であり、各ノくルク降伏ダ0の上面(第2 図から見て集積回路に対する上下面)に一つのコンタクトが必要である。
第2図に示す集積回路にコンタクトを設けると、第4図に示す回路となり、ここ てバルク降伏ダイオード−整流ダイオード組合せ200.210.220は共通 面250および端子251.252.253を有している。
第2図を参照して、3つのバルク降伏ダイオード−整流ダイオード組合せ200 .210.220の各n−形領領域02.212.222は共通のn−影領域に より提供されることをお判り願いたい。また、(第2図11ら見て)集積回路の 前面において、中央ノくルク降伏ダイオード−整流ダイオード組合せ210の整 流ダイオードは外側のバルク降伏ダイオード−整流ダイオード組合せ200.2 20のバルク降伏ダイオード間にあり、(第2図から見て)集積回路の裏面にお いて、外側のノくルク降伏ダイオード−整流ダイオード′組合せ200.220 の整流ダイオードは中央バルク降伏ダイオード−整流ダイオード組合せ210の バルク降伏ダイオードの側面にあることがお判りと思う。したがって、中央バル ク降伏ダイオード−整流ダイオード組合せ210は2つの外側のバルク降伏ダイ オード−整流ダイオード組合せ200.220に対して反転方位とされており、 この方位反転により集積回路の隣接する部品間の関係が(第2図から見て)集積 回路の正面から裏面へかけて変化する。
第2図および第4図に示す集積回路の動作において、端子252に対して正とな る端子251の外乱はバルク降伏ダイオード−整流ダイオード対200の整流ダ イオードの順降伏電圧とバルク降伏ダイオード−整流ダイオード組合せ210の バルク降伏ダイオードのトリガー電圧との和に制限される。端子252に対して 負となる端子251の外乱はバルク降伏ダイオード−整流ダイオード対200の バルク降伏ダイオードのトリガー電圧とバルク降伏ダイオード−整流ダイオード 対210の整流ダイオードの順降伏電圧との和に制限される。端子252に対す る端子253の外乱電圧はバルク降伏ダイオード−整流ダイオード対220.2 10の部品により、端子251の外乱電圧に対して記述したのと同様に制限され る。
第2図および第4図に示す集積回路の動作において、端子251.253に共通 の外乱電圧かあって共通外乱Kl]Eかこれらの端子に対して設定されら電圧限 界のいずれかを越える場合には、バルク降伏ダイオード−整流ダイオード対20 0.220のバルク降伏ダイオードは実質的に同時にトリガーされる。この結果 は端子252に対する端子251の外乱が負であってその端子の外乱許容電圧を 越える場合には、バルク降伏ダイオード−整流ダイオード対210の整流ダイオ ードおよびバルク降伏ダイオード−整流ダイオード対200のバルク降伏ダイオ ードが導通するために得られる。整流ダイオードは導通するn−影領域212へ 電荷キャリアを注入し、この電荷キャリアはn−影領域212からn−影領域2 22へ移動する。領域222に電荷キャリアが存在することにより第3のバルク 降伏ダイオード−整流ダイオード対220のバルク降伏ダイオードがトリガーさ れる。第1のバルク降伏ダイオード−整流ダイオード対200と第3のバルク降 伏ダイオード−整流ダイオード対220のトリガーは実質的に同時に起り、その 結果、端子251と253の外乱電圧は実質的に同時に取り除かれる。また、端 子251.253に共通の正の外乱電圧が生じてバルク降伏ダイオード−整流ダ イオード対210のバルク降伏ダイオードかトリガーすると、端子251.25 3の電圧はバルク降伏ダイオード−整流ダイオード対200.220の整流ダイ オードの導通によりクランプされる。整流ダイオードは実質的に同時に導通し実 質的に同じ電圧降下を有している。
第2図を参照して、前記した状況においてダイオード対の2個以上のダイオード か実質的に同時にトリガーするのは部品構造の3つの特徴によるものである。第 1の特徴はトリガーした時に各バルク降伏ダイオードがらの電荷キャリアが共通 のn−影領域202−212−222を介して少くとも一つの他のバルク降伏ダ イオードへ到達てきるようにバルク降伏ダイオードが配置されることである。こ の点について、中央のバルク降伏ダイオード−整流ダイオード組合せ210のバ ルク降伏ダイオードは他の各バルク降伏ダイオードー整流ダイオード組合せ20 0.220に対して電荷キャリアを送受することができ、その結果中央バルク降 伏ダイオード−整流ダイオード組合せ210かl・リガーされると、全てのバル ク降伏ダイオード−整流ダイオード組合せがトリガーされる。第2の特徴はカレ ントミラー効果を達成するために第2図に領域201.211として示すp影領 域を3つのダイオード対のバルク降伏ダイオードに共通なものと□し、任意の一 つのバルク降伏ダイオードのトリが−により隣接するバルク降伏ダイオードかト リガーされることである。第3の特徴は導通した時に整流ダイオードからの電荷 キャリアがトリガーされていないかも知れない隣接バルク降伏ダイオードへ流れ ることができ、整流ダイオードからの電荷キャリアの供給によりトリガーされる ように整流ダイオードが配置されることである。
第4図に示す回路の動作を変えることなく全てのダイオードを反転できることが お判りと思う。
第2図を参照して、過渡電圧を制限する第2の形状の半導体部品は第1の形状の 半導体部品よりも占存面積か小さい。第1の形状の部品の分離拡散を省くことに より部品の所要面積を第1段階の低減か行われる。(例えば、第1および第2の バルク降伏ダイオード−整流ダイオード対200.210間の例えばp影領域2 13からn1形領域への)゛′横形”構造よりも(例えば、第1のバルク降伏ダ イオード−整流ダイオード対200の例えばp影領域0201からnゝ形領領域 205の)“縦形”構造により優先的な導通が行われる。整流ダイオードは導通 電圧か低くかつ関連するバルク降伏ダイオードよりも消費電力が少いため整流ダ イオードの所要面積はバルク降伏ダイオードの所要面積よりも小さい。(第2の 形状の部品には被保護システムの電圧限界を設定する1個のバルク降伏ダイオー ドかあるが、第1の形状の部品には被保護システムの限界電圧を設定する2個の 直列接続バルク降伏ダイオードがあるため)、第2の形状の部品に使用されるバ ルク降伏ダイオードは第1の形状の部品のおよそ2倍の降伏電圧を必要とする。
およそ200Vのトリガー電圧まては、バルク降伏ダイオードの所要面積はサー ジ電流容量の増大と共に増大し、第1および第2の形状の部品に必要なバルク降 伏ダイオードは200Vの限界内に入るため、第2の形状の部品の各バルク降伏 ダイオードは第1の形状の部品の第1もしくは第3のバルク降伏ダイオードの面 積の半分以下で済む。
第2図を参照して、第2の形状の部品において、n型領域203.223で示す n影領域(第2のバルク降伏ダイオードには第3のn影領域があるが第2図には 図示されていない)は同じ操作で打込みが行われ、3個のバルク降伏ダイオード の降伏電圧を厳密に一致させるのに寄与する。さらに、バルク降伏ダイオードの トリガー電圧を設定する全ての構成(n“影領域)が半導体本体の一方側にある ため、半導体本体の両側に電圧設定構成がある場合よりもより一貫性のある結果 が得られる。
第2図を参照して、n−領域212の厚さはn+領域211の深さを変えること によりn′″領域211に隣接するように制御することができ、特にバルク降伏 ダイオード/整流ダイオード対210のバルク降伏ダイオードのn−領域はその 対の整流ダイオードのn−領域212よりも厚くすることができる。n−領域2 12が薄い構成によりn−領域212が例えば領域202.222と実質的に同 じ厚さを存する構成よりも順方向導通時のオーバシュートが低い整流ダイオード が得られる。厚さは半導体部品を流れる電流の方向、すなわち、n+領域210 からP領域213の方向で測定される。n−領域2I2の厚さを低減する他の方 法は、(i)、n+領域211の深さを増大する、(ii)、P領域213の深 さをの両方の深さを増大することである。
第6図を参照して、p形層50.n−形層51.n形層52、p形層53、およ びn′″形層54を含む簡略化された構造として一方面バルク降伏ダイオードを 表わすことができる。
第7図を参照して、第6図の簡略化された構造は層51.52.53をそれぞれ 領域501−502−503.521−522−523.531−532−53 3へ分離して書き替えることができる。
第8図は第6図もしくは第7図の等価回路である。第8図を参照して、トランジ スタのエミ・ツタ電極間に印加される漸増する電圧はPNPトランジスタ55の エミッターベースダイオードへ通されツェナーダイオード58に電流を導通させ るのに充分な大きさとなり、この電流によりNPN トランジスタ56のベース 電極へ電荷か注入されてNPNI−ランジスタ56を導通させる。NPNトラン ジスタ56が導通すると、PNP )ランジスタ55により再生スイッチングが 行われる。抵抗59.60により分路される電流によりNPN )ランジスタ5 6のベースドライブが奪われてPNP )ランジスタ55により縮退的にスイッ チオフされる時に、利用可能な電流がデバイスの保持電流よりも降下するとスイ ッチオフが行われる。
第8図を参照して、トランジスタのエミッタ間に印fJIIされる迅速に増大す る電圧はNPN トランジスタ56のベース電極へ通されてそのトランジスタを 導通させる。
NPN トランジスタ56およびツェナーダイオード58により“増幅ツェナー ”が形成されるため一時的に導通が生じるか、PNP l−ランジスタ55はN  P N l−ランジスタ56が取り入れる高い駆動電流の影響の元で強制的に オンとされ再生ターンオンを助ける。PNP )ランジスタ55は(デバイスが 高い逆電圧を阻止する能力を有するように)高い逆エミッターベース降伏電圧に 設計されていて動作かのろいため、デバイスは前記したように応答する。
第10図に第11図に示すように接続されたバルク降伏ダイオードと整流ダイオ ードの組合せの簡略化された構造を示し、n++層70、p形層71.n−形層 72、n形層73、p形層74、およびn1形層75により構成されている。
第11図に示すバルク降伏ダイオード81と整流ダイオード80の組合せの動作 特性を第12図に示す。
第12図を参照して、経路OAはバルク降伏ダイオードの初期降伏を表わし、経 路ABは低インピーダンス状態への変化を表わし、経路BCは低インピーダンス 状態における導通を表わしている。経路ODは整流ダイオードの順方向導通を表 わしている。
第13図は(同じである必要のない)一対のバルク降伏ダイオードの動作特性を 表わしている。
第18図は第4図に示す部品の別の集積回路構成である過渡電圧変化を制限する のに適した第3の形状の半導体部品の別の集積回路構成の平面図であり、第19 図はY−Y線に沿った第18図の集積回路の断面図である。
第18図を参照して、集積回路は第1、第2および第3のバルク降伏ダイオード −整流ダイオード対170゜171.172を含んでいる。第18図に示す集積 回路にはバルク降伏ダイオード−整流ダイオード対170.171.172の各 上面にコンタクト層が無(、n4形領域174.175、+76か見えるように なってしする。
集積回路は3つの別々のp形構成177.178.179およびp影領域177 .178.179間で集積回路の外周に沿ったn+形領領域含んでいる。
第19図を参照して、各バルク降伏ダイオードー整流ダイオード対170.17 1,172は第15図に示すものと実質的に同してあり、第18図においてp影 領域177、n−影領域181.およびn+形領領域185それぞれ第14図の 領域204.202.207に対応しており、第19図においてn+形領領域1 76p影領域179、n影領域180、n−影領域181、およびp影領域18 7はそれぞれ第14図の領域205.204.203.202および201に対 応している。第19図の領域177.181,185は第1のIくルク降伏ダイ オードー整流ダイオード対170に属し、第19図の領域176.179、+8 0.181,187は第3のバルク降伏ダイオード−整流ダイオード対+72に 属している。
第18図を参照して、バルク降伏ダイオード−整流ダイオ−1・対170.17 1,172の相対方位は1個のバルク降伏ダイオードかトリガーされると他のバ ルク降伏ダイオードもトリガーされる性向を高めるようにされている。第1のバ ルク降伏ダイオード−整流ダイオード170は図面上で実質的に矩形状とされて おり、第2および第3の各バルク降伏ダイオードー整流ダイオード対171.1 72は図面上で実質的に方形状とされている。
第2および第3のバルク降伏ダイオード−整流ダイオ−1一対171.172は 第1のバルク降伏ダイオード−整流ダイオード組合せ170の長辺に沿って横に 並べられている。バルク降伏ダイオード−整流ダイオード対のバルク降伏ダイオ ードは集積回路の中央局りに寄せ集められ、!・リガーされて3つのバルク降伏 ダイオード−整流ダイオード対のいずれか1つに発生する電荷か急速に隣接バル ク降伏ダイオードへ流れて両方共トリガーさせるような構造か得られる。第19 図に示すように、n−影領域181は全てのバルク降伏ダイオード−整流ダイオ ード対170.171,172に共通であり、いずれか一つのバルク降伏ダイオ ード−整流ダイオード対のその領域に発生する電荷は池の各バルク降伏ダイオー ドー整流ダイオード対へ流入するための移動距離か比較的短い。
したかって、第18図および第19図に示す部品は第2図に示す部品に対して記 述したものと実質的に同様に作動するか、バルク降伏ダイオード−整流ダイオー ド対が密集されているため第2図に示す部品よりもより迅速に相互トリガーする 部品が得られる。
第18図および第19図に示すように、カソード領域175.176がそれぞれ 第4図の端子251.253に接続されている2個のバルク降伏ダイオードは( カソード領域!74が第4図の端子252に接続されている)第3のバルク降伏 ダイオードと分路されている整流ダイオードに沿って横に並べられている。した がって、電話システムのAすなわちリング(端子251)およびBすなわちチッ プ(端子253)線に接続されるノくルク降伏ダイオードは電話システムの接地 線に接続される整流ダイオードに近い。さらに、カソード領域175.176の 隣接整流ダイオードおよび互いに最も近い領域には隣接p形ゲー]・領域179 で充填される間隙は無く、他よりもこの領域でより感度の高いバルク降伏ダイオ ードが得られる。また、これらの領域の間隙を少くするかもしくは小さくするこ とによりこれらの領域の感度を強化することもできる。
第18図および第19図に示す部品のバルク降伏ダイオードの相互トリが−が部 品の中央領域に電流を集中させるために第19図に領域180で示すようなn影 領域を部品の中央領域のみに設けることによりさらに改善される。相互トリガー の改善には部品のトリガー電流の低減および電流を急速に増大させる電圧オーツ くシュートの増大を伴うことがある。特定条件の元で電圧オーツくシュートを生 じる修正部品の性向は部品の活性領域全体に延長する第2のn影領域を設けて抑 制することができる。
2つのn影領域を有する各バルク降伏ダイオードは一方か他方よりも小さくかつ 他方よりも高感度でトリガー電圧が低い2個のバルク降伏ダイオードと同等であ る。2つのn影領域を有するバルク降伏ダイオードは第1および第2のバルク降 伏ダイオードとして作動し第1の小さい方のバルク降伏ダイオードが最初にトリ ガーしてその電流上昇率がある設定値に達するまでは唯一の電流導体であり、こ の電流設定値は第2の大きい方のバルク降伏ダイオードを活性化させる電圧オー バシュートに対応している。
第17図を参照して、n−影領域11とp影領域13間の接合に設けられるn影 領域12はPNPデバイスであるバルク降伏ダイオードの特徴を表わしている。
第17図から明らかなように、領域11および領域12は同じ導電型であり、領 域12は領域1.1よりも高濃度でドープされている。一対のバルク降伏ダイオ ードである第17図に示す部品は一方のバルク降伏ダイオードの第1のn影領域 12と他方のバルク降伏ダイオードの第2のn影領域I6を含んでいる。
第17図および第19図を参照して、第19図の領域180は第19図の領域I 2もしくは領域16に対応している。
第1図、第2図、第15図、第17図および第19図を参照すれば、バルク降伏 ダイオードはPNPNダイオード、すなわちマルチ接合ダイオードであることは 明らかである。
第3図および第4図に示す部品はスター接続部品とみなされる。第3図に示す部 品の場合、部品を接続するシステムの接地線に接続されたスター状のアームを形 成する一対のバルク降伏ダイオードの一方はスター状の他方のいずれかのアーム のバルク降伏ダイオードがトリガーされる時にトリガーされる。スター構成によ り部品のトリガーを生しる過渡電圧の変化がある場合にスターの中心は大地電位 となる。このような結果はデルタ接続部品では得られず、同じバルク降伏ダイオ ードを有する各デルタ接続およびスター接続部品に対して、スター接続部品では デルタ接続部品の半分の給電線間過渡電圧変化しか許可されない。
前記した部品は3つ以上の端子を有するシングルチップ過電圧保護器である。前 記した構造は全て3つ以上の端子を有するシングルチップとして製作することが できる。これらの構造は全て縦電流で作動し、横電流で作動する公知の構造より も電流容量が高い。部品は給電線間に生しるインパルス電圧を低減することによ り部品か接続されている給電線上の共通の外乱電圧に応答する。部品はn影領域 のさまざまな打込みレベルにより調整されるさまざまなトリガー電圧を有するバ ルク降伏ダイオードを含んでいる。バルク降伏ダイオード−整流ダイオードとバ ルク降伏ダイオード対の組合せは部品内で使用することかできる。2つの形状の 部品によりバルク降伏ダイオード間の結合が得られる。
補正書の写しく翻訳文)提出書(特許法第184条の8)平成 5 年 12  月 10 日1

Claims (23)

    【特許請求の範囲】
  1. 1.少くとも3本の給電線を有するシステムの給電線上の過渡電圧を制限するの に適した半導体部品であって、該部品は給電線の各々に接続される少くとも3つ の入力手段を含み、各入力手段には高インピーダンス状態から低インピーダンス 状態へ変化する閾値電圧を有するマルチ接合ダイオードがそれぞれ含まれており 、各マルチ接合ダイオードは各入力手段と共通端子間に同じ意味合いで接続され ており、各マルチ接合ダイオードは逆の意味合いでそれに分路接続されているも う1個のダイオードを有する半導体部品。
  2. 2.請求項1に記載された半導体部品であって、マルチ接合ダイオードのカソー ド電極が各入力手段に接続されている半導体部品。
  3. 3.請求項1もしくは請求項2に記載された半導体部品であって、もう1個の各 ダイオードは一つのPN接合を有するダイオードである半導体部品。
  4. 4.請求項1もしくは請求項2に記載された半導体部品であって、全部ではない が少くとも一つのもう1個のダイオードはマルチ接合ダイオードであり、他のも う1個のダイオードの各々が一つのPN接合を有している半導体部品。
  5. 5.請求項1もしくは請求項2に記載された半導体部品であって、もう1個の各 ダイオードがマルチ接合ダイオードである半導体部品。
  6. 6.前記いずれか一項に記載された半導体部品であって、該部品は2つの実質的 に平行な主面を有しダイオードの電極が主面上にあるような半導体本体形状とさ れており、入力手段は一方の主面上で各ダイオード対の電極とコンタクトする複 数の導電体および他方の主面上でその面の全ての電極とコンタクトする共通端子 であるもう一つの導電体である半導体部品。
  7. 7.請求項6記載の半導体部品であって、主面は実質的に矩形伏であり、ダイオ ードは共に主面に沿ってそれを横切する交番するマルチ接合ダイオードおよびも う1個のダイオードであり、各入力手段はマルチ接合ダイオードおよびもう1個 のダイオードからなるダイオード対とコンタクトする半導体部品。
  8. 8.請求項7に記載された半導体部品であって、各入力手段は主面の一部を横切 して延長する半導体部品。
  9. 9.請求項6〜8のいずれか一項に記載された半導体部品であって、分離領域に より各ダイオード対が半導体本体を占有する他方のダイオード対から電気的に分 離される半導体部品。
  10. 10.請求項6〜8のいずれか一項に記載された半導体部品であって、半導体本 体のドープ領域は全てのダイオード対に対して共通である半導体部品。
  11. 11.請求項6に記載された半導体部品であって、マルチ接合ダイオードは半導 体本体の中心周りに寄せ集められており、半導体本体のドープ領域は全てのダイ オード対に対して共通である半導体部品。
  12. 12.請求項3もしくは請求項4に記載された半導体部品であって、該部品は2 つの実質的に平行な主面を有する半導体本体の形状とされており、ダイオードの 電極は主面上にあり、入力手段は一方の主面上で各ダイオード対とコンタクトす る複数の導電体および他方の主面上でその面の全ての電極とコンタクトする共通 端子であるもう一つの導電体であり、もう1個の各ダイオードはもう一つの導電 体に隣接する高濃度ドープn形(n+)領域と、n+領域に隣接する低濃度ドー プn形(n−)領域と、n−領域に隣接するp形領域を有する半導体部品。
  13. 13.請求項12に記載された半導体部品であって、マルチ接合ダイオードのカ ソード領域(n+)は隣接p形ゲート領域の材料が充填される複数個の間隙を有 する半導体部品。
  14. 14.請求項12もしくは請求項13に記載された半導体部品であって、各マル チ接合ダイオードはもう1個の各ダイオードの低濃度ドープn形(n−)領域よ りも薄い低濃度ドープn形(n−)領域である内部N領域を有する実質的なPN PN構造を有し、各領域の厚さは部品を流れる電流の方向で測定される半導体部 品。
  15. 15.請求項1〜14のいずれか一項に記載された半導体部品であって、各マル チ接合ダイオードは実質的なPNPN構造を有し、低濃度ドープn形(n−)領 域である内部N領域内にn−領域よりも不純物濃度の高い埋込n形領域を含み、 埋込n形傾城はPNPN構造の内部P領域に隣接している半導体部品。
  16. 16.請求項1〜4のいずれか一項に記載された半導体部品であって、該部品は ダイオードが導通するとその電荷が自由に他のダイオードの少くとも一方に流れ て電通開始させるように構成された半導体本体の形状とされている半導体部品。
  17. 17.請求項16に記載された半導体部品であって、マルチ接合ダイオードは半 導体本体の中心周りに寄せ集められている半導体部品。
  18. 18.請求項17に記載された半導体部品であって、マルチ接合ダイオードは半 導体本体の他の部分よりも半導体本体の中心付近で一層容易に電荷を導通させる ように構成されている半導体部品。
  19. 19.請求項18に記載された半導体部品であって、各マルチ接合ダイオードは 半導体本体の中央付近では第1のマルチ接合ダイオードとして作動し半導体本体 の他の部分では第2のマルチ接合ダイオードとして作動するように構成されてい る半導体部品。
  20. 20.添付第1図、もしくは第3図、もしくは第1図と第3図、もしくは第1図 と第3図と第15図と第16図を参照して実質的に説明および図解した半導体部 品。
  21. 21.添付第2図、もしくは第4図、もしくは第2図と第4図、もしくは第2図 と第4図と第13図と第14図を参照として実質的に説明および図解した半導体 部品。
  22. 22.添付第17図および第18図、もしくは第4図と第17図と第18図を参 照して実質的に説明および図解した半導体部品。
  23. 23.前記いずれか一項に記載された半導体部品を含む電話回路。
JP5500775A 1991-06-11 1992-06-11 過渡電圧制限半導体部品 Expired - Lifetime JP2810788B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB91124842 1991-06-11
GB9112484A GB2256743A (en) 1991-06-11 1991-06-11 A semiconductor component for transient voltage limiting
PCT/GB1992/001056 WO1992022927A2 (en) 1991-06-11 1992-06-11 A semiconductor component for transient voltage limiting

Publications (2)

Publication Number Publication Date
JPH06510635A true JPH06510635A (ja) 1994-11-24
JP2810788B2 JP2810788B2 (ja) 1998-10-15

Family

ID=10696421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5500775A Expired - Lifetime JP2810788B2 (ja) 1991-06-11 1992-06-11 過渡電圧制限半導体部品

Country Status (8)

Country Link
US (1) US5401984A (ja)
EP (3) EP1020924A3 (ja)
JP (1) JP2810788B2 (ja)
DE (1) DE69232056T2 (ja)
FI (1) FI114053B (ja)
GB (1) GB2256743A (ja)
HK (1) HK1042776A1 (ja)
WO (1) WO1992022927A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2713400B1 (fr) * 1993-11-29 1996-02-16 Sgs Thomson Microelectronics Composant de protection triangle.
FR2729008B1 (fr) * 1994-12-30 1997-03-21 Sgs Thomson Microelectronics Circuit integre de puissance
US6411155B2 (en) 1994-12-30 2002-06-25 Sgs-Thomson Microelectronics S.A. Power integrated circuit
FR2764112B1 (fr) * 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Mur d'isolement entre composants de puissance
GB2336728B (en) * 1998-04-25 2002-03-20 Power Innovations Ltd Overvoltage protection
FR2785089B1 (fr) * 1998-10-23 2002-03-01 St Microelectronics Sa Realisation de mur d'isolement
GB0108795D0 (en) * 2001-04-07 2001-05-30 Power Innovations Ltd Overvoltage protection device
GB0123323D0 (en) * 2001-09-28 2001-11-21 Power Innovations Ltd Ignitor circuit PNPN device
GB0215089D0 (en) * 2002-06-29 2002-08-07 Power Innovations Ltd Overvoltage protection
US7924079B2 (en) * 2008-09-12 2011-04-12 Siemens Medical Solutions Usa, Inc. Baseline restore based on diode star configuration and transformer coupling
JP6396294B2 (ja) * 2012-07-05 2018-09-26 リテルヒューズ・インク 過渡電圧回路保護のためのクローバーデバイス
CN105552873B (zh) * 2016-01-05 2024-03-29 深圳市槟城电子股份有限公司 一种浪涌防护器件
WO2020117679A1 (en) 2018-12-03 2020-06-11 Macom Technology Solutions Holdings, Inc. Pin diodes with multi-thickness intrinsic regions
WO2020167961A1 (en) * 2019-02-12 2020-08-20 Macom Technology Solutions Holdings, Inc. Monolithic multi-i region diode limiters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK139798C (da) * 1973-12-03 1979-09-17 Licentia Gmbh Thyristor med monolitisk integreret diode og fremgangsmaade til fremstilling deraf
SE414357B (sv) * 1978-08-17 1980-07-21 Asea Ab Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp
US4377832A (en) * 1981-01-09 1983-03-22 Motorola, Inc. Voltage transient suppressor circuit
JPS6074677A (ja) * 1983-09-30 1985-04-26 Toshiba Corp 複合型サイリスタ
US4661878A (en) * 1984-01-25 1987-04-28 Motorola Inc. Overvoltage protection circuit
FR2613131B1 (fr) * 1987-03-27 1989-07-28 Thomson Csf Circuit integre protege contre des surtensions
GB8713440D0 (en) * 1987-06-09 1987-07-15 Texas Instruments Ltd Semiconductor device
GB2208257B (en) * 1987-07-16 1990-11-21 Texas Instruments Ltd Overvoltage protector
US4905119A (en) * 1988-06-27 1990-02-27 Teccor Electronics, Inc. Solid state overvoltage protection circuit
FR2670340B1 (fr) * 1990-12-07 1993-03-12 Sgs Thomson Microelectronics Circuit de protection a faible capacite.

Also Published As

Publication number Publication date
EP1209746A3 (en) 2004-09-29
EP0589963B1 (en) 2001-09-12
WO1992022927A3 (en) 1993-02-04
GB2256743A (en) 1992-12-16
FI114053B (fi) 2004-07-30
US5401984A (en) 1995-03-28
DE69232056T2 (de) 2002-05-16
EP1209746A2 (en) 2002-05-29
DE69232056D1 (de) 2001-10-18
FI935590A0 (fi) 1993-12-13
HK1042776A1 (en) 2002-08-23
FI935590L (fi) 1993-12-13
WO1992022927A2 (en) 1992-12-23
EP1020924A3 (en) 2000-11-08
EP0589963A1 (en) 1994-04-06
JP2810788B2 (ja) 1998-10-15
GB9112484D0 (en) 1991-07-31
EP1020924A2 (en) 2000-07-19

Similar Documents

Publication Publication Date Title
US5025298A (en) Semiconductor structure with closely coupled substrate temperature sense element
JP3851001B2 (ja) 静電気保護回路
US6624487B1 (en) Drain-extended MOS ESD protection structure
JPH06510635A (ja) 過渡電圧制限半導体部品
US4745450A (en) Integrated circuit high voltage protection
US20130240992A1 (en) Esd protection element and esd protection device for use in an electrical circuit
US5828089A (en) Full protection component for a subscriber line interface circuit
JP2843514B2 (ja) 保護半導体コンポーネント
US5148250A (en) Bipolar transistor as protective element for integrated circuits
EP0371663B1 (en) Integrated circuit output buffer having improved ESD protection
JP2906749B2 (ja) 半導体装置のゲート保護装置
US12336301B2 (en) Electro-static discharge protection devices having a low trigger voltage
CA1191969A (en) Solid-state relay
US10325905B2 (en) Semiconductor device and semiconductor circuit device
US6144066A (en) Protection of the logic well of a component including an integrated MOS power transistor
US6147852A (en) Device for protecting an integrated circuit against electrostatic discharges
KR100470994B1 (ko) 반도체장치의정전기보호장치
JPS62501111A (ja) 半導体装置および配置
JPH0478162A (ja) 集積回路用保護装置
KR0169359B1 (ko) 반도체 장치의 보호 소자
HK1031039A (en) A semiconductor component for transient voltage limiting
JPS5915215B2 (ja) 誘導負荷駆動用増幅回路
JPH1098202A (ja) 半導体サージ防護素子
JPH0682834B2 (ja) サージ防護デバイス
JPS58153361A (ja) 半導体集積回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070731

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100731

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 14

EXPY Cancellation because of completion of term