JPH06511373A - スイッチングレギュレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 スイッチングレギュレータ 本発明は、前置接続されている降圧形調整器または昇圧形調整器を有するプッシ ュプル形変換回路から出発している。昇圧形調整器が前置接続されているこの種 のスイッチングレギュレータは、ｆａｔｋｉｎｓ　ＪｏｈｎｓｏｎＣｏ、、　Ｐ ａ１ｏ＾ｌｔｏ、　ＵＳＡ、　Ｔｅｃｈ−ｎｏｔｅｓ″Ｄｅｓｉｇｎ　ｏｆ　Ｐ ｏｗｅｒＣｏｎｖｅｒｔｅｒｓ　ｆｔ１ｒ　５ｐａｃｅ　ＴＮＴ＾’ｓ−第１な いし１３頁または西独国特許出願公告第２９４１００９号公報から公知である。

この形式のスイッチングレギュレータは、例えばサテライト電力供給の場合によ うな大幅に変化する入力電圧を処理すべきときに使用される。降圧形調整器は通 例、スイッチングレギュレータ出力電圧に依存してパルス幅変調される。後置接 続されているプッシュプル形変換回路は、一定の持続時間を有するプッシュプル パルスによって駆動されるかまたはパルス幅変調されるパルスによっても駆動さ れる。

簡易形変圧器を有する、プッシュプル形変換回路が後置接続されている昇圧形調 整器または降圧形調整器の形のスイッチングレギュレータは、英国特許第１１７ ２５０１号明細書から公知である。

西独国特許出願公告第２９４１００９号公報から、従来のブッンユブル形変換回 路に、殊に、例えばサテライト電力供給の場合のように大幅に変化する入力電圧 を処理すべき目的で、昇圧形調整器または降圧形調整器の形の直列スイッチング レギュレータを前置接続することが公知である。この直列スイッチングレギュレ ータはそこでも、スイッチングレギュレータ出力電圧に依存してパルス幅変調さ れる。

本発明の課題は、冒頭に述べた形式のスイッチングレギュレータを、高い効率が 実現可能であるように、構成することである。この課題は、請求項１の構成要件 によって解決される。その他の請求項は本発明の有利な実施例を示している。米 国特許第４９５９７６５号明細書またはＳｉｅｍｅｎｓ−Ｚｅｉｔｓｃｈｒｉｆ ｔ　４８　（１９７４）、第１１冊。第８４０ないし８４６頁から確かに、効率 を改善するために、プッシュプル形変換回路を共振コンデンサを共振形変換器に 付加接続することによって補充することが公知であるが、そこに示されている共 振形変換器は前置接続されている降圧形調整器／昇圧形調整器の駆動のために直 ちには適していない。ヨーロッパ特許出願公開第７７９５８号公報から公知のプ ッシュプル形変換回路では、スイッチング損を低減するために、プッシュプルス イッチは間隙期間によって駆動される。この間隙期間は、この期間においてプッ シュプル形変換回路が共振形成回路としてそれに固有の共振周波数によって転流 ないし反転振動することができるように選定されている。

本発明によるスイッチングレギュレータは、相応の共振コンデンサの容量を、従 来の共振または単共振形変換器の場合より大きく選択することができるという利 点を有している。共振コンデンサの再充電のために十分な時間、即ちその都度、 そのときのプッシュプルスイッチが開放している期間および間隙期間を使用する ことができる。この認識に基づいて概して、昇圧または降圧形調整器を有する共 振形変換器をようやく、前置変換器として効果的に駆動することができる。プッ シュプル形変換回路の変圧器は、比較し得る別の共振形変換器の場合よりも良好 に利用され、即ち出力を同じとした場合、小形化することができる。このことは 、サテライトにおける用途に対して殊に有利である。降圧形調整器または昇圧形 調整器の制御は非常に信頼できる。というのは、制御判断基準がプッシュプル形 変換回路の別個の分岐から得られるからである。請求項６に記載の降圧形調整器 の制御に対する共振コンデンサにおける電圧の加算によって、ノイズ信号（リプ ル）が著しく抑圧される。

次に図面を用いて本発明の実施例を詳細に説明する第１図は、本発明のスイッチ ングレギュレータの基本回路図であり、 第２図は、第１図のスイッチングレギュレータに対する選択された信号の時間的 な経過を示す線図であり第３図は、プッシュプル分岐の１つに対するプッシュプ ル形変換回路の等価回路図であり、第４図は、素子の種々異なった選定に対する プッシュプル形変換回路の転流電流を示す線図であり、第５図は、本発明の変形 されたスイッチングレギュレータの基本回路図である。

第１図において、入力直流電圧源ＱＥから給電される降圧形調整器−バツクレギ ュレーターＢＲが図示されており、この調整器に並列プッシュプル直流電圧変換 回路ＧＷが後置接続されている。降圧形調整器ＢＲは、ここではスイッチＳ３に よって示されている、直列分岐における調整素子と、フリーホイールダイオード ＤＦとを有している。直列分岐における降圧形調整器の出力インダクタンスは本 発明によれば、磁気的に相互に分離または弱（結合することができる２つの個別 インダクタンスＬ１およびＬ２に分割されている。

プッシュプル形変換回路ＧＷは、２つの相互に直流的に分離されている１次巻線 Ｗ１と２次巻線Ｗ２およびｗ３とを備えた出力変圧器Ｔｒを有している。個別イ ンダクタンスＬ１およびＬ２はそれぞれ、プッシュプル形変換回路のプッシュプ ル分岐の１つに導かれている。ブツシュプル形変換回路ＧＷの出力回路に、ダイ オードＤｉ、Ｄ２および平滑コンデンサＣｑｌおよびＣａ２を有する２つの整流 回路が示されている。プッシュプル形変換回路の２つのプッシュプルスイッチＳ １およびＳ２はそれぞれ、１次巻線Ｗ１ないしＷ２の一方に直列に設けられてい る。これら１次巻線の方もそれぞれ、個別インダクタンスＷ１およびＷ２の一方 に直列に設けられている。１次巻線Ｗ１およびＷ２の巻方向は第１図では点によ って示されている。プッシュプル形変換回路を共振形変換器として構成するため に、従来の解決法とは異なって、２つの共振コンデンサＣ１およびＣ２が設けら れている。これら共振コンデンサＣ１，Ｃ２は、一方において個別インダクタン スＬ１：Ｌ２と１次巻線Ｗｌ　；Ｗ２との間の接続線路および２つのプッシュプ ルスイッチＳ１およびＳ２の１次巻線とは反対側の共通の接続点に接続されてい る。従って共振コンデンサＣ１およびＣ２はそれぞれ、プッシュプルスイッチと １次巻線との直列回路に並列に設けられている。共振コンデンサは、プッシュプ ル分岐における別の個所、例えば１次巻線に直列におよび／または出力回路の少 なくとも１つに設けることもできる。個別インダクタンスＬ１およびＬ２は、共 振形変換器として構成されているプッシュプル形変換回路ＧＷの共振周波数を決 定しない。共振コンデンサＣ１およびＣ２はインダクタンスＬ１およびＬ２によ って相互に減結合されており、その結果共振周波数の離調は生じる可能性がない 。

第２図の第１行には、プッシュプルスイッチＳ１およびＳ２の切換例が示されて いる。周期Ｔｐの間、スイッチＳ１およびＳ２は交互にターンオンされる。間隙 期間Ｔ６の間、２つのスイッチは無電流である。この間隙期間Ｔａは有利には、 この期間において、プッシュプル形変換回路の形における共振形成回路が場合に よって寄生巻線容量または整流器容量との関連において転流ないし反転振動する ことができるように選択される。この間隙期間Ｔａを考慮したスイッチＳ１およ びＳ２に対する制御信号を調製するために、ヨーロッパ特許出願公開第７７９５ ８号公報に記載の制御装置を使用することができる。１次側のプッシュプル分岐 における電流ｊｓ＋およびｉｓ２は、第２図の第２行に示されている（ｉ、２は 破線で示されている）。第２図の第３行には、共振コンデンサＣＩ、Ｃ２におけ る電圧ＵＣ，ないしＵＣ２が示されている。第３図には、プッンユブル分岐に対 する等価回路が示されている。プッシュプル形変換回路の入力電流Ｉｏは電流源 によって示されている。変圧器Ｔｒは漂遊インダクタンスＬ。

によって表されている。電圧Ｕ０は、２次回路によって変圧された出力電圧を表 している。その場合共振コンデンサＣＩないしＣ２に、電圧Ｕ０＋ΔＵ　（１１ が加わる。共振回路における電流ｔＬ＋＋＋に対して次の式が成り立つ： の種々の値に対して第４図に、転流ないし反転振動電流ｊＬ＋＋＋が図示されて いる。値Ｚが高く選択されればされる程、共振のＱはますます高い。電流の急峻 な零点通過を得かつこれにより確実な切換を実現するために、有利には値Ｚをで きるだけ大きく選択すべきである。

降圧形調整器ＢＲに対する制御信号を発生するために、パルス幅変調器ＰＢＭを 含んでいる制御回路Ｓｔが設けられている。パルス幅変調器ＰＢＭに対する制御 判断基準として、共振コンデンサＣ１およびＣ２に流！、が用いられる。エネル ギー消費電流ｆ　Ａは、電流変換器ＳＷを介して検出され、整流されかつ抵抗Ｒ Ｍに供給される。この抵抗は、のこぎり波状電圧源ＱＳＺに直列に、コンパレー タとして構成されているバルス幅変調器ＰＢＭの反転入力側に接続されている。

パルス幅変調器ＰＢＭの非反転入力側は、誤差信号増幅器ＦＶの出力側に接続さ れており、この誤差信号増幅器は、別の切換判断基準−ここでは共振コンデンサ Ｃ１、Ｃ２における電圧を一基準電圧Ｕｒと比較する。

この制御回路Ｓｔの機能は、米国特許第５００１４１３号明細書から読み取るこ とができる。従ってスイッチングレギュレータ調整素子Ｓ３に対する制御パルス の長さは、エネルギー消費電流ｊ　Ａの高さおよび誤差信号増幅器ＦＶの出力側 における誤差信号の高さに依存している。共振コンデンサに依存している制御判 断基準を得るために、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｃ３からなる加算回路網が 設けられており、それを用いて、共振コンデンサＣ１およびＣ２において加算さ れた電圧の和に比例している電圧ＵＣＤが得られる。分圧器Ｒ３，Ｒ４に対して 並列であるコンデンサＣ３は、加算された電圧の積分のために用いられる。

降圧形調整器に代わって、ブソンユプル形変換回路に必要の場合には昇圧形調整 器を前室接続することもできる。その場合切換時間並びに回路構成は周知の特性 に相応して変化すべきである。使用すべき昇圧形調整器が言わば出力側のインダ クタンスを有していない場合、昇圧形調整器は場合によって、それが出力側にお いて、上述したように分割することができるインダクタンスを有するように変更 しなければならない。

第５図に示されているような昇圧形調整器を使用すると特別有利である。昇圧形 調整器ＡＷは、節約形変圧器ＳＵと、ここではスイッチＳ３およびＳ４によって 示されている２つの調整素子、整流器Ｄ３．Ｄ４並びにインダクタンスＬ１およ びＬ２から成っている。

図示の実施例において、節約形変圧器ＳＵの巻線中間点は入力直流電圧源ＱＥの プラス極に接続されている。巻線中間点に対称的に位置する、節約形変圧器ＳＵ のタップとマイナス極との間にそれぞれ、スイッチＳ３ないしＳ４の一方が設け られている。従ってスイッチＳ３およびＳ４はそれぞれ、節約形変圧器ＳＵの部 分インダクタンスＬＳＩないしＬＳ２を介して入力直流電圧源に接続されている 。昇圧形調整器の２次回路を、それぞれ同方向に極性付けられて節約形変圧器Ｓ Ｕの巻線端部に接続されている整流器Ｄ３およびＤ４が形成している。これまで の昇圧形調整器（英国特許第１１７２５０１号明細書または米国特許第５００１ ４１３号明細書参照）に比して、昇圧形調整器の出力インダクタンスは本発明に よれば、整流器Ｄ３およびＤ４にそれぞれ直列に接続されている２つの個別イン ダクタンスＬ１およびＬ２が分割されている。個別インダクタンスＬ１およびＬ ２は、第１図の実施例の場合にように、相互に磁気的に分離するかまたは弱（結 合することができる。

プッシュプル形変換回路ＧＷは、第１図のように構成されておりかつ２つの相互 に直流的に分離された１次巻線ｗ１およびｗ２と２次巻線ｗ３とを備えた出力変 圧器Ｔ「を有している。整流器Ｄ３およびＤ４と個別インダクタンスＬ工ないし Ｌ２から成る直列回路の１つはそれぞれ、プッシュブノヒ形変換回路ＧＷのプッ ンユブル分岐に、直列回路Ｄ３．ＬＬないしＤ４．Ｌ２にそれぞれ、ブツシュプ ル分岐の１次巻線Ｗ１ないしｗ２が直列に接続され、るように、接続されている 。

プッシュプル形変換回路ＧＷの共振コンデンサＣ１゜Ｃ２は一緒に同時に、昇圧 形調整器出力側の出力容量を形成する。それらは、プッシュプル分岐に関してそ れぞれ、１次巻線Ｗ１ないしＷ２とプッシュプルスイッチＳ１ないしＳ２から成 る直列回路に並列に存在している。共振コンデンサは、択一的実施例として、ブ ツシュプル分岐および／または出力回路の少なくとも１つにおける別の個所に設 けることもできる。昇圧形調整器に対する制御信号の発生のために、共通の制御 回路Ｓｔが設けられており、この制御回路を用いて、調整素子Ｓ３およびＳ４が 交互にターンオン可能である。制御回路Ｓｔは、パルス幅変調器ＰＢＭを含んで いる。パルス幅変調器ＰＢＭに対する制御判断基準として、共振コンデンサＣＩ およびＣ２における電圧並びに入力側直流電圧源と節約形変圧器ＳＵの中間タッ プとの間に流れる、スイッチングレギュレータのエネルギー消費電流ＩＡを用い ることができる。これに対して択一的に、第１図に示されているように、調整素 子Ｓ３およびＳ４をその都度流れる電流を、それぞれ電流変換器ＳＷＩおよびＳ Ｗ２を用いて検出しかつ２つの整流器Ｄ５．Ｄ６を用いて整流することもできる 。２つの整流器Ｄ５．Ｄ６の出力側は、相互接続されておりかつ共通の抵抗ＲＭ に導かれている。この抵抗は、コンパレータとして構成されているパルス幅変調 器ＰＭの反転入力側に接続されている。調整素子を介する電流の別個の検出は、 ２つのスイッチＳ３およびＳ４のスイッチング時間における非対称性が障害を来 す可能性がないという利点を有する。抵抗ＲＭに直列に、３つの信号源が存在し ているニ一定の最大振幅ののこぎり波状信号Ｕ、Ｋを発生するのこぎり波状電圧 源ＱＳＫ、最大振幅Ｕ　ｓｖが入力直流電圧源ＱＥの積分された電圧ＵＥに比例 して選択されている別ののこぎり波状電圧源Ｑ　ｓｖおよび電圧Ｕ、が入力直流 電圧ＵＥの高さに比例して選択されている直流電圧源ＱＷである０パルス幅変調 器ＰＢＭの非反転入力側は、誤差信号増幅器ＦＶの出力側に接続されている。誤 差信号増幅器は別の切換判断基準−ここでは共振コンデサＣＩ。

Ｃ２における電圧−を基準電圧Ｕｒと比較する。この構成によって、昇圧形調整 器の出力電流の算術的平均値が一定でありかつ安定した制御作動が可能であるこ とが保証されている。この構成の回路定数選定に関する詳細は、米国特許５００ １４１３号明細書または西独国特許出願公開第３８２８８１６号公報（第２図お よびその説明）から読み取れる。制御回路Ｓｔの機能も同様である。それによれ ばスイッチングレギュレータ調整素子Ｓ３およびＧ４に対する制御パルスの長さ は、エネルギー消費電流ｉＡないしここの調整素子Ｓ３、Ｇ４を流れる電流の高 さに関する電流および誤差信号増幅器ＦＶの出力側における誤差信号の高さに依 存している。共振コンデサに依存している制御判断基準を得るために、第１図の 実施例の場合と同様に、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４から成る加算器回路網が設 けられており、これを用いて、共振コンデサＣ１およびＣ２における加算された 電圧の和に比例している電圧ＵＣＤが得られる。分圧器Ｒ３，Ｒ４に並列である コンデサＣ３は、加算された電圧の積分のために用いられる。

スイッチＳ３およびＧ４に対するプッシュプルパルスを得るために、例えば米国 特許５００１４１３号明細書に記載されているような２つのＡＮＤゲートＧ１お よびＧ２並びにプッシュプル形フリップフロップＦＦから構成されている、パル ス幅変調器ＰＢＭの出力側における慣用のパルス急峻化段を利用することができ る。

ここまで、ブッンユプル形変換回路に対する前置切換段として節約形変圧器を有 する昇圧形調整器（ブースト）を扱かってきた。スイッチＳ３およびＧ４への接 続線路に対するタップ点を変更し、節約形変圧器における整流器Ｄ３およびＤ４ の接続端子（タップ点）をずらしおよび／またはスイッチＳ３およびＧ４に対す る制御信号を変更することによって、プッシュプル形変換回路に対する前置切換 段として降圧形調整器（バック）を実現することもできる。このような変更に対 する示唆は、西独国特許出願公告第２９４１００９号公報または西独国特許出願 第３６２８１３８号公報に記載されている。

ＦＩＧ、４ 補正書の翻訳文提出書（特許法第１８４条の８）平成　５年１２月２０日

Claims (13)

【特許請求の範囲】
1. １．降圧形調整器または昇圧形調整器が前置接続されているプッシュプル形変換 回路（ＧＷ）から成るスイッチングレギュレータにおいて、 前記プッシュプル形変換回路（ＧＷ）は共振形変換器として構成されておりかつ 降圧形調整器または昇圧形調整器（ＢＲ）の出力インダクタンスは２つの個別イ ンダクタンス（Ｌ１，Ｌ２）に分割されており、その際該個別インダクタンス（ Ｌ１，Ｌ２）はそれぞれ、前記プッシュプル形変換回路（ＧＷ）のプッシュプル 分岐の一方に導かれていることを特徴とするスイッチングレギュレータ。
2. ２．個別インダクタンス（Ｌ１，Ｌ２）は磁気的に弱く（疎）結合されている 請求項１記載のスイッチングレギュレータ。
3. ３．プッシュプル形変換回路変圧器（Ｔｒ）の１次巻線（ｗ１，ｗ２）は直流的 に相互に分離されておりかつそれぞれのプッシュプル分岐は、個別インダクタン ス（Ｌ１；Ｌ２）の１つと、プッシュプル形変換回路変圧器（Ｔｒ）の１次巻線 と、プッシュプルスイッチ（Ｓ１；Ｓ２）の１つとの直列回路から成りかつ少な くとも１つの共振コンデンサ（Ｃ１；Ｃ２）を有する 請求項１または２記載のスイッチングレギュレータ。
4. ４．プッシュプル分岐の共振コンデンサ（Ｃ１；Ｃ２）は、一方において個別イ ンダクタンス（Ｌ１；Ｌ２）と１次巻線（ｗ１，ｗ２）との間の接続線路に接続 されておりかつ他方において２つのプッシュプルスイッチ（Ｓ１，Ｓ２）の、１ 次側とは反対側の接続点に接続されている 請求項１から３までのいずれか１項記載のスイッチングレギュレータ。
5. ５．降圧形調整器／昇圧形調整器（ＢＲ）に対する制御回路（Ｓｔ）に、制御判 断基準として、共振コンデンサ（Ｃ１，Ｃ２）における少なくとも１つの電圧が 供給される 請求項１から４までのいずれか１項記載のスイッチングレギュレータ。
6. ６．場合により誤差信号増幅器（ＦＶ）を中間介挿して降圧形調整器（ＢＲ）に 対するパルス幅変調器（ＰＢＭ）の制御入力側に接続されている、共振コンデン サにおける２つの電圧に対する加算回路網（Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｃ３）が 設けられている請求項５記載のスイッチングレギュレータ。
7. ７．降圧形調整器／昇圧形調整器（ＢＲ）に対する制御回路（Ｓｔ）に別の制御 判断基準として、スイッチングレギュレータの消費電流（ｉＡ）またはそこから 導出される、場合によってはのこぎり波状信号が重畳されている信号が供給され る 請求項６記載のスイッチングレギュレータ。
8. ８．プッシュプルスイッチ（Ｓ１，Ｓ２）は、その期間は前記２つのスイッチ（ Ｓ１，Ｓ２）が同時に無電流である間隙期間によって駆動されかつ該間隙期間（ ＴＧ）は、一方においてプッシュプル形変換回路（ＧＷ）が共振形成回路として 確実に転流ないし反転振動することができかつ他方においてそれぞれの共振コン デンサ（Ｃ１；Ｃ２）の再充電に対して十分な時間が使用されるように選定され ている請求項１から７までのいずれか１項記載のスイッチングレギュレータ。
9. ９．昇圧形調整器または降圧形調整器（ＡＷ）は、節約形変圧器（ＳＵ）および それぞれ該節約形変圧器（ＳＵ）の部分インダクタンス（ＬＳ１，ＬＳ２）を介 して入力直流電圧源（ＱＥ）に接続されている１次側のスイッチ（Ｓ３，Ｓ４） と、２次側の整流器（Ｄ１，Ｄ２）および２つの個別インダクタンス（Ｌ１，Ｌ ２）に分割されている出力インダクタンスとから成る 請求項１から８までのいずれか１項記載のスイッチングレギュレータ。
10. １０．降圧形調整器／昇圧形調整器（ＢＲ）に対する制御回路（Ｓｔ）に別の制 御判断基準として、それぞれ１次側のスイッチ（Ｓ３，Ｓ４）を介して流れる電 流またはそこから導出される、場合によってはのこぎり波状信号が重畳されてい る信号が供給される請求項６および９記載のスイッチングレギュレータ。
11. １１．パルス幅変調器（ＰＢＭ）に、一方において、共振コンデンサ（Ｃ１，Ｃ ２）における和電圧から導出される信号および他方において、消費電流（ｉＡ） 、一定の最大振幅ののこぎり波状信号（Ｕｓｘ）およびその振幅がスイッチング レギュレータの入力電圧（ＵＥ）の高さに依存している少なくとも１つの別の信 号（Ｕｓｖ，Ｕｗ）から合成されて成る基準信号が供給される 請求項９および１０記載のスイッチングレギュレータ。
12. １２．前記別の信号は、最大振幅が積分された入力電圧（ＵＥ）に比例している のこぎり波状信号（Ｕｓｖ）である 請求項１１記載のスイッチングレギュレータ。
13. １３．プッシュプルスイッチ（Ｓ１，Ｓ２）は、その期間は前記２つのスイッチ （Ｓ１，Ｓ２）が同時に無電流である間隙期間によって駆動されかつ該間隙期間 （ＴＧ）は、一方においてプッシュプル形変換回路（ＧＷ）が共振形成回路とし て確実に転流ないし反転振動することができかつ他方においてそれぞれの共振コ ンデンサ（Ｃ１；Ｃ２）の再充電に対して十分な時間が使用されるように選定さ れている請求項９から１２までのいずれか１項記載のスイッチングレギュレータ 。