JPH0746853A

JPH0746853A - ソフトスイッチング式インバータ制御方法及びその装置

Info

Publication number: JPH0746853A
Application number: JP5187977A
Authority: JP
Inventors: Motoji Haratou; 基司原頭; Sukehiro Miura; 資弘三浦; Fumikazu Takahashi; 史一高橋
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-07-29
Filing date: 1993-07-29
Publication date: 1995-02-14

Abstract

(57)【要約】【目的】本発明は、スイッチング・ノイズ及びスイッチ
ング損失を低減でき、かつスイッチング周波数を一定と
して出力電圧をコントロールする。【構成】２つのスイッチング素子(Q1,Q2) によりハーフ
ブリッジを構成したインバータの制御方法において、こ
れらスイッチング素子(Q1,Q2) のオン・オフの切換え時
に、これらスイッチング素子(Q1,Q2) に対してデッドタ
イムを設けて零電圧スイッチング及び零電流圧スイッチ
ングを行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＲＩ装置等に適用さ
れるソフトスイッチング式インバータ制御方法及びその
装置に関する。

【０００２】

【従来の技術】ＭＲＩ装置に用いられるＰＷＭ（パルス
幅変調）方式のＧアンプの出力回路には、図２８に示す
ようなインバータ装置が適用されている。これは、ハー
ドスイッチングＰＷＭ方式を適用したもので、各スイッ
チング素子Ｑ１〜Ｑ４をフル・ブリッジに構成し、かつ
これらスイッチング素子Ｑ１〜Ｑ４の接続点に出力フィ
ルタ１を接続すると共にＧ．コイル２を接続したものと
成っている。

【０００３】かかる構成であれば、図２９に示すように
各スイッチング素子Ｑ１、Ｑ４とＱ２、Ｑ３とを交互に
オン・オフし、かつこのときの時比率時比率＝Ｔ_NO／Ｔ_NO＋Ｔ_OFF ＝Ｔ_NO／Ｔ（Ｔは一定でＰＷＭ周期） …(1) を可変することによって、Ｇ．コイル２に流れる電流を
コントロールするものとなっている。

【０００４】なお、上記装置は、各スイッチング素子Ｑ
１、Ｑ２（又はＱ３、Ｑ４）から構成されるハーフ・ブ
リッジを２個組み合わせたフル・ブリッジ構成である
が、基本動作は、ハーフ・ブリッジの出力電圧を２倍し
たものと等価となる。

【０００５】Ｇ．アンプは、出力電流をコントロールす
るもので、汎用のＰＷＭ方式スイッチングレギュレータ
のように出力電圧をコントロールするものとの違いはあ
るものの出力回路は等価である。

【０００６】このため、ハードスイッチングＰＷＭ方式
のＧ．アンプは、ハードスイッチングするＰＷＭ方式ス
イッチングレギュレータと同一の長所と短所とを持って
いる。すなわち、長所としては内部損失がリニア・アン
プやシリーズ電源より少なく高効率であること、短所と
しては出力回路からのスイッチング・ノイズが大きいこ
とである。

【０００７】このスイッチング・ノイズは、図３０に示
すように各スイッチング素子Ｑ１、Ｑ２又は（Ｑ３、Ｑ
４）には配線材（リード線）のインダクタンスＬ及び寄
生容量Ｃが存在するために、これにより雑音の原因とな
ると共に電力損失が生じる。

【０００８】具体的に図３１に示すように各スイッチン
グ素子Ｑ１、Ｑ２の接続点にフィルタ３及び負荷４を接
続した場合について説明する。ここで、Ｉ_Qi（ｉ＝１，
２）は各スイッチング素子Ｑ１、Ｑ２のボティー部分を
流れる電流を表している。

【０００９】かかる構成において、各スイッチング素子
Ｑ１、Ｑ２が交互にオン、オフするとき、図３２に示す
ようにスイッチング素子両端電圧Ｖ_Qi（ｉ＝１，２）と
各スイッチング素子Ｑ１、Ｑ２を流れる電流Ｉ_Qiとが瞬
間的に重なることがある。このとき、スイッチング損失
Ｐ_Qi Ｐ_Qi＝Ｖ_Qi×Ｉ_Qi …(2) が生じ、これによりスイッチング・ノイズが発生する。

【００１０】この場合、各スイッチング素子Ｑ１、Ｑ２
がオフからオンに切り替わるときに、寄生容量Ｃによる
スイッチング損失Ｃ（ｄＶ_Qi／ｄｔ）の発生の可能性が
あり、オンからオフに切り替わるときにリード線インダ
クタンスＬによるスイッチングノイズＬ（ｄＩ_Qi／ｄ
ｔ）の発生の可能性がある。なお、図３３はスイッチン
グ素子Ｑ１〜Ｑ４のドレイン電流Ｉ_D 、ドレイン電圧波
形を示している。

【００１１】以上のようなに短所としてのスイッチング
・ノイズを克服するためには、ハード・スイッチング構
成では、出力フィルタ３の機能を強化するしか方法がな
かった。

【００１２】ところで、ＰＷＭ方式によりＧ．アンプの
場合、上記の如くＭＲＩ装置に適用されるにあたり、そ
のＭＲＩ信号が非常の微弱であるため、上記短所を克服
することは、画像アーチファクトの除去という点からも
重要である。

【００１３】このようなことからスイッチング・ノイズ
を解決する方法として、共振形スイッチング電源（『電
子技術』１９９０−３、［第１部］共振形スイッチング
電源設計ガイド、共振形スイッチング電源の特徴と問題
点）に記載されているように、スイッチングのオン時間
（又はオフ時間）に共振現象を利用し、時比率を可変し
て出力をコントロールする技術がある。

【００１４】この方法では、スイッチングのオン時間
（又はオフ時間）に共振現象を利用するために時間が固
定され、さらに時比率を可変するのでスイッチング周波
数が変化し、出力フィルタの実現（ノイズ対策）が非常
に困難である。

【００１５】又、電子情報通信学会技術研究報告（vol.
89 NO．400 、社団法人電子情報通信学会）に記載さ
れている可飽和インダクタ転流形スイッチング電源で
は、スィッチング周波数を固定でかつソフト・スイッチ
ングできる可能性はあるものの、転流回路のインダクタ
を流れる無効電流が大きくなり過ぎるという欠点があ
る。すなわち、電源全体の損失という観点から不利であ
る。

【００１６】電子情報通信学会技術研究報告（vol.90
NO．175 、社団法人電子情報通信学会）に記載されて
いる高周波ＰＷＭスイッチングのための可飽和インダク
タンス転流回路についてでは、ソフト・スイッチングで
きかつ無効電流も少なくて済む反面、スイッチング周波
数（ＰＷＭ周波数）が変化するという欠点がある。従っ
て、上記各方式があるものの、固定スイッチング周波数
でソフト・スイッチングができ、かつ転流回路の無効電
流が少ないという方式はではない。

【００１７】

【発明が解決しようとする課題】以上のように共振形ス
イッチング電源では、ノイズ発生とスイッチング損失が
低減できるソフト・スイッチングができる反面、スイッ
チング周波数が変化するため出力フィルタの設計／ノイ
ズ対策が難しい。

【００１８】線形インダクタ転流回路を用いたスイッチ
ング電源では、ソフト・スイッチングもできスイッチン
グ周波数も固定できる反面、線形インダクタに流れる無
効電流が出力電流よりも大きくなるため、総合損失の面
から不利である。

【００１９】又、可飽和インダクタ転流回路を用いたス
イッチング電源では、ソフト・スイッチングもインダク
タに流れる無効電流も少なくなる反面、スイッチング周
波数が変化するという欠点がある。

【００２０】そこで本発明は、スイッチング・ノイズ及
びスイッチング損失を低減でき、かつスイッチング周波
数を一定として出力電圧をコントロールできるソフトス
イッチング式インバータ制御方法及びその装置を提供す
ることを目的とする。

【００２１】

【課題を解決するための手段】請求項１によれば、２つ
のスイッチング素子によりハーフブリッジを構成したイ
ンバータの制御方法において、各スイッチング素子のオ
ン・オフの切換え時に、これらスイッチング素子に対し
てデッドタイムを設けて零電圧スイッチング及び零電流
圧スイッチングを行うソフトスイッチング式インバータ
制御方法である。

【００２２】請求項２によれば、２つのスイッチング素
子によりハーフブリッジを構成するとともにこのハーフ
ブリッジに転流回路を接続して成るインバータの制御方
法において、各スイッチング素子に流れ込む電流量が少
ない場合に転流回路をハーフブリッジに接続し、かつ各
スイッチング素子のオン・オフの切換え時に、これらス
イッチング素子に対してデッドタイムを設けて零電圧ス
イッチング及び零電流圧スイッチングを行うソフトスイ
ッチング式インバータ制御方法である。

【００２３】請求項３によれば、２つのスイッチング素
子によりハーフブリッジを構成すると共にこのハーフブ
リッジに転流回路を接続して成るインバータの制御装置
において、転流回路を構成するインダクタに直列接続さ
れた双方向性能動スイッチと、少なくとも各スイッチン
グ素子の接続点の電圧を入力し、かつこの電圧及びパル
ス幅変調信号を発生させるための基準信号に基づいて各
スイッチング素子のオン・オフの切換え時に、これらス
イッチング素子に対してデッドタイムを設けて零電圧ス
イッチング及び零電流圧スイッチングを行うタイミング
制御手段と、各スイッチング素子のスイッチング動作に
基づいてデッドタイムを設ける前に双方向性能動スイッ
チをオン動作させる転流回路制御手段とを備えたソフト
スイッチング式インバータ制御装置である。

【００２４】

【作用】請求項１によれば、各スイッチング素子のオン
・オフの切換え時に、これらスイッチング素子に対して
デッドタイムを設けてソフトスイッチングする、つまり
零電圧スイッチング及び零電流圧スイッチングを行う。

【００２５】請求項２によれば、ハーフブリッジを構成
する各スイッチング素子に流れ込む電流量が少ない場合
に転流回路を接続し、この状態に、各スイッチング素子
に対してデッドタイムを設けてソフトスイッチングす
る。

【００２６】請求項３によれば、少なくとも各スイッチ
ング素子の接続点の電圧及びパルス幅変調信号を発生さ
せるための基準信号に基づき、タイミング制御手段によ
り各スイッチング素子のオン・オフの切換え時にデッド
タイムを設けてソフト・スイッチングを行い、かつこれ
らスイッチング素子のスイッチン動作に基づいて転流回
路制御手段によりデッドタイムを設ける前に双方向性能
動スイッチをオン動作させる。

【００２７】

【実施例】(1) 以下、本発明の一実施例について図面を
参照して説明する。図１はソフトスイッチング式インバ
ータ制御装置の構成図である。各スイッチング素子Ｑ
１、Ｑ２が直列接続されたハーフ・ブリッジと呼ばれる
構成となっている。これらスイッチング素子Ｑ１、Ｑ２
には、それぞれ寄生容量Ｃ１、Ｃ２が存在する。又、こ
れらスイッチング素子Ｑ１、Ｑ２には、それぞれ外付け
ダイオードＤ１、Ｄ２が接続されている。なお、これら
外付けダイオードＤ１、Ｄ２は、各スイッチング素子Ｑ
１、Ｑ２がＦＥＴ等の場合、寄生ダイオードと考えてよ
い。

【００２８】一方、各スイッチング素子Ｑ１、Ｑ２の接
続点には、出力フィルタ３及び負荷４が接続されてい
る。又、±Ｅo を直流電圧源の電圧として表し、各スイ
ッチング素子Ｑ１、Ｑ２の接続点（ノード）ａに出力フ
ィルタ３の方から流れ込む電流をＩａとして表す。

【００２９】かかる構成であれば、各スイッチング素子
Ｑ１、Ｑ２の転流、すなわちスイッチング素子Ｑ１がオ
ン、Ｑ２がオフの状態から、スイッチング素子Ｑ１オ
フ、Ｑ２オンの状態に切り替わる（又はこの逆の切り替
わり）において、これらスイッチング素子Ｑ１、Ｑ２が
ソフト・スイッチングとなる状態は、次の２つの状態で
ある。すなわち、状態(1) スイッチング素子Ｑ１がオ
ン、Ｑ２がオフから、スイッチング素子Ｑ１がオフ、Ｑ
２がオンに切り替わる場合、スイッチング素子Ｑ１がオ
ン、Ｑ２がオフの時点で、電流Ｉａ＜０。

【００３０】状態(2) スイッチング素子Ｑ１がオフ、Ｑ
２がオンから、スイッチング素子Ｑ１がオン、Ｑ２がオ
フに切り替わる場合、スイッチング素子Ｑ１がオフ、Ｑ
２がオンの時点で、電流Ｉａ＞０である。

【００３１】このうち状態(1) の場合、各スイッチング
素子Ｑ１、Ｑ２が同時にオフとなるデッドタイムを設け
ると、寄生容量Ｃ１の充電と寄生容量Ｃ２の放電とが、
電流Ｉａ＜０よって行われ、ノードａの電圧Ｅａが＋Ｅ
o から−Ｅo に下がる。この電圧が−Ｅo に下がりきっ
た時点では、電流ＩａはダイオードＤ２を流れる。

【００３２】このとき、スイッチング素子Ｑ２をオン
（Ｑ１はオフのまま）すれば、スイッチング素子Ｑ２の
両端電圧がほぼ０Ｖの状態でオンすることになる。つま
り、零電圧スイッチングが実現される。この結果、スイ
ッチング損失／スイッチング・ノイズが最小のソフト・
スイッチングとなる。

【００３３】状態(2) の場合、デッドタイムを設ける
と、寄生容量Ｃ１の放電と寄生容量Ｃ２の充電とが、電
流Ｉａ＞０よって行われ、ノードａの電圧Ｅａが−Ｅo
から＋Ｅo に上昇する。この電圧が＋Ｅo に上がりきっ
た時点では、電流ＩａはダイオードＤ１を流れる。

【００３４】このとき、スイッチング素子Ｑ１をオン
（Ｑ１はオフのまま）すれば、スイッチング素子Ｑ１の
両端電圧がほぼ０Ｖの状態でオンすることになる。つま
り、零電圧スイッチングが実現される。この結果、スイ
ッチング損失／スイッチング・ノイズが最小のソフト・
スイッチングとなる。

【００３５】逆に、上記各状態(1)(2)以外の組み合わせ
では、ソフト・スイッチングは不可能である。しかる
に、図２に示すように、各スイッチング素子Ｑ１、Ｑ２
の転流の直前に転流回路５を接続し、この転流回路５に
電流をバイパスさせ、出力フィルタ３を構成するインダ
クタＬ_F を流れる電流の向きに拘らず、必ず上記状態
(1)(2)が満たされるようにすれば、ソフト・スイッチン
グが実現されることが分かる。

【００３６】なお、転流回路５は、出力フィルタ３のイ
ンダクタＬF よりも十分に小さいインダクタＬc と双方
向性スイッチング素子Ｑ５を直列接続した構成となって
いる。この場合の零電圧スイッチング及び零電流スイッ
チングの波形を図３に示す。

【００３７】次に図２に示すソフトスイッチング式イン
バータ制御装置の動作について説明する。双方向性スイ
ッチング素子Ｑ５がオフの状態（Ｉａ＝Ｉ2 ）で、ノー
ドａに流れ込む電流Ｉａが状態(1) ｛又は状態(2) ｝を
満足し、かつスイッチング素子Ｑ１がオフ、Ｑ２がオン
から、スイッチング素子Ｑ１がオン、Ｑ２がオフへ転流
するときに必要以上の電流Ｉa ＝Ｉ2 ≧Ｉ20（正の定
数）が流れ込んでいる場合、転流回路５を接続しないで
転流している（ケース１）。

【００３８】又、スイッチング素子Ｑ１がオン、Ｑ２が
オフから、スイッチング素子Ｑ１がオフ、Ｑ２がオンへ
転流するときに必要以上の電流Ｉa ＝Ｉ2 ≦Ｉ´20（負
の定数）が流れ込んでいる場合も転流回路５を接続しな
いで転流している（ケース２）。

【００３９】以下、このような場合の動作についてケー
ス１、２に分けて説明する。 (a) ケース１図４のケース１−１に示すように、先ず、スイッチング
素子Ｑ１がオフ、Ｑ２がオン、双方向性スイッチング素
子Ｑ５がオフの状態にある。ここで、電流Ｉ2＞＞Ｉ20
（正の定数）の状態にあり、図７の動作タイミング図に
示すようにスイッチング素子Ｑ１に両端電圧Ｖ_Q1が現れ
るとともにドレイン電流Ｉ_D1は流れず、かつスイッチン
グ素子Ｑ２に両端電圧Ｖ_Q2が現れないとともにドレイン
電流Ｉ_D2が流れている。

【００４０】次に図５に示すケース１−２に移り、スイ
ッチング素子Ｑ２がオフとなり、ここでデッドタイムが
設けられる。このとき、図７に示すようにスイッチング
素子Ｑ１に両端電圧Ｖ_Q1は低下するとともにドレイン電
流Ｉ_D1は流れず、かつスイッチング素子Ｑ２の両端電圧
Ｖ_Q2は上昇するとともにドレイン電流Ｉ_D2はしゃ断され
る。

【００４１】次に図６に示すケース１−３に移り、スイ
ッチング素子Ｑ１がオンとなり、デッドタイムが終了す
る。このとき、図７に示すようにスイッチング素子Ｑ１
の両端電圧Ｖ_Q1が零となるとともにドレイン電流Ｉ_D1が
流れ、かつスイッチング素子Ｑ２の両端電圧Ｖ_Q2として
現れるとともにドレイン電流Ｉ_D2のしゃ断状態が継続す
る。

【００４２】この結果、零電圧スイッチング及び零電流
スイッチングが実現する。 (b) ケース２図８のケース２−１に示すように、先ず、スイッチング
素子Ｑ１がオン、Ｑ２がオフ、双方向性スイッチング素
子Ｑ５がオフの状態にある。ここで、電流Ｉ2≦Ｉ´20
（負の定数）の状態にあり、図１１の動作タイミング図
に示すようにスイッチング素子Ｑ１に両端電圧Ｖ_Q1が零
であるとともにその電流Ｉ_Q1が流れ、かつスイッチング
素子Ｑ２に両端電圧Ｖ_Q2が現れるとともにドレイン電流
Ｉ_D2は流れない。

【００４３】次に図９に示すケース２−２に移り、スイ
ッチング素子Ｑ１がオフとなり、ここでデッドタイムが
設けられる。このとき、図１１に示すようにスイッチン
グ素子Ｑ１に両端電圧Ｖ_Q1は上昇するとともにその電流
Ｉ_Q1はしゃ断され、かつスイッチング素子Ｑ２の両端電
圧Ｖ_Q2は低下するとともにドレイン電流Ｉ_D2はしゃ断状
態が続く。

【００４４】次に図１０に示すケース２−３に移り、ス
イッチング素子Ｑ２がオンとなり、デッドタイムが終了
する。このとき、図１１に示すようにスイッチング素子
Ｑ１に両端電圧Ｖ_Q1が現れるとともにその電流Ｉ_Q1は零
の状態が続き、かつスイッチング素子Ｑ２の両端電圧Ｖ
_Q2は零となるとともにドレイン電流Ｉ_D2が流れる。

【００４５】この結果、零電圧スイッチング及び零電流
スイッチングが実現する。一方、スイッチング素子Ｑ５
がオフ状態（Ｉａ＝Ｉ2 ）で、ノードａに流れ込む電流
Ｉａが状態(1){又は状態(2) ｝を満足しないか、又はス
イッチング素子Ｑ１がオフ、Ｑ２がオンから、スイッチ
ング素子Ｑ１がオン、Ｑ２がオフへ転流するときの電流
ＩａがＩａ＝Ｉ2 ＜Ｉ20（正の定数）のように不足する
場合、転流回路５を利用して転流する（ケース３）。

【００４６】又、スイッチング素子Ｑ５がオフ状態（Ｉ
ａ＝Ｉ2 ）で、ノードａに流れ込む電流Ｉａが状態(1)
{又は状態(2) ｝を満足しないか、又はスイッチング素
子Ｑ１がオン、Ｑ２がオフから、スイッチング素子Ｑ１
がオフ、Ｑ２がオンへ転流するときの電流ＩａがＩａ＝
Ｉ2 ＞Ｉ´20（負の定数）のように不足する場合、転流
回路５を利用して転流する（ケース４）。

【００４７】以下、このような場合の動作についてケー
ス３、４に分けて説明する。 (c) ケース３図１２のケース３−１に示すように、先ず、スイッチン
グ素子Ｑ１がオフ、Ｑ２がオン、双方向性スイッチング
素子Ｑ５がオフの状態にある。ここで、電流Ｉ2 ＜Ｉ20
（正の定数）の状態にあり、図１７の動作タイミング図
に示すようにスイッチング素子Ｑ１に両端電圧Ｖ_Q1が現
れるとともにドレイン電流Ｉ_D1は流れず、かつスイッチ
ング素子Ｑ２に両端電圧Ｖ_Q2が現れないとともにその電
流Ｉ_Q2が僅かに流れている。又、双方向性スイッチング
素子Ｑ５には、電流Ｉ1 は流れていない。

【００４８】次に図１３に示すケース３−２に移り、双
方向性スイッチング素子Ｑ５がオンとなり、その電流Ｉ
1 が流れる。又、電流Ｉ_Q2も増加する。次に図１４に示
すケース３−３に移り、スイッチング素子Ｑ２がオフと
なり、ここでデッドタイムが設けられる。このとき、図
１７に示すようにスイッチング素子Ｑ１に両端電圧Ｖ_Q1
は低下し、かつスイッチング素子Ｑ２の両端電圧Ｖ_Q2は
上昇する。

【００４９】次に図１５に示すケース３−４に移り、ス
イッチング素子Ｑ１がオンとなり、スイッチング素子Ｑ
１の両端電圧Ｖ_Q1は零となり、かつスイッチング素子Ｑ
２の両端電圧Ｖ_Q2は上昇して一定の値となる。又、双方
向性スイッチング素子Ｑ５の電流Ｉ1 は零に向かう。

【００５０】次に図１６に示すケース３−５に移り、ス
イッチング素子Ｑ１の両端電圧Ｖ_Q1は零で一定となり、
かつスイッチング素子Ｑ２の両端電圧Ｖ_Q2は上昇して一
定の値となる。又、双方向性スイッチング素子Ｑ５の電
流Ｉ1 は零となる。

【００５１】この結果、零電圧スイッチング及び零電流
スイッチングが実現する。 (d) ケース４図１８のケース４−１に示すように、先ず、スイッチン
グ素子Ｑ１がオン、Ｑ２がオフ、双方向性スイッチング
素子Ｑ５がオフの状態にある。ここで、電流Ｉ2 ＜Ｉ´
20（負の定数）の状態にあり、図２３の動作タイミング
図に示すようにスイッチング素子Ｑ１の両端電圧Ｖ_Q1が
零であるとともにその電流Ｉ_Q1が僅かに流れ、かつスイ
ッチング素子Ｑ２に両端電圧Ｖ_Q2が現れているとともに
そのドレイン電流Ｉ_Q2が零となっている。又、双方向性
スイッチング素子Ｑ５の電流Ｉ1は零となっている。

【００５２】次に図１９に示すケース４−２に移り、双
方向性スイッチング素子Ｑ５がオンとなり、その電流Ｉ
1 が負方向に流れる。次に図２０に示すケース４−３に
移り、スイッチング素子Ｑ１がオフとなり、ここでデッ
ドタイムが設けられる。このとき、図２３に示すように
スイッチング素子Ｑ１に両端電圧Ｖ_Q1は上昇し、かつス
イッチング素子Ｑ２の両端電圧Ｖ_Q2は低下する。

【００５３】次に図２１に示すケース４−４に移り、ス
イッチング素子Ｑ２がオンとなり、スイッチング素子Ｑ
１の両端電圧Ｖ_Q1は上昇して一定の値となり、かつスイ
ッチング素子Ｑ２の両端電圧Ｖ_Q2は零に向かう。

【００５４】次に図２２に示すケース４−５に移り、ス
イッチング素子Ｑ１の両端電圧Ｖ_Q1は上昇して一定値と
なり、かつスイッチング素子Ｑ２の両端電圧Ｖ_Q2は零と
なる。又、双方向性スイッチング素子Ｑ５の電流Ｉ1 は
零となる。

【００５５】この結果、零電圧スイッチング及び零電流
スイッチングが実現する。 (2) 次に上記ソフトスイッチング式インバータ制御装置
を適用した電圧／電流制御型ＰＷＭ増幅器の実施例につ
いて説明する。

【００５６】図２４は電圧／電流制御型ＰＷＭ増幅器の
構成図である。エラーアンプ１０には、入力信号ｅinが
入力している。このエラーアンプ１０は、演算増幅器１
１の「−」入力端子に抵抗１２を接続して入力端子とす
ると共にこの端子と出力端子との間にコンデンサＣF を
接続している。このエラーアンプ１０の出力端子は、コ
ントローラ１３の入力端子に接続されている。

【００５７】一方、出力回路として上記ソフトスイッチ
ング式インバータ制御装置２０が設けられている。すな
わち、各スイッチング素子Ｑ１、Ｑ２が直列接続され、
これらスイッチング素子Ｑ１、Ｑ２には、それぞれ寄生
容量Ｃ１、Ｃ２が存在し、かつ各外付けダイオードＤ
１、Ｄ２が接続されている。

【００５８】又、各スイッチング素子Ｑ１、Ｑ２のノー
ドａには、転流回路５が接続され、さらに出力フィルタ
３、負荷４が接続されている。負荷４には、バッファア
ンプ１４が接続されるとともに、この負荷４に流れる電
流を検出する電流検出器回路１５が接続されている。こ
れらバッファアンプ１４及び電流検出器回路１５の各出
力端子は、切換えスイッチ１６、抵抗ＲF を介してエラ
ーアンプ１０にフィードバックされている。

【００５９】上記各スイッチング素子Ｑ１、Ｑ２のノー
ドには、バッファアンプ１７を介してコントローラ１３
の入力端子に接続され、ノードａの電圧Ｅａがコントロ
ーラ１３に入力されている。

【００６０】又、転流回路５に流れる電流Ｉ1 を検出す
る電流検出回路１８、出力フィルタ３から流れ込む電流
Ｉ2 を検出する電流検出回路１９が設けられ、これら電
流検出回路１８、１９による各モニター信号Ｉ1 、Ｉ2
がコントローラ１３に入力されている。

【００６１】又、コントローラ１３には、パルス幅変調
信号を発生させるための三角波信号ｅr を発振する三角
波発振器２１が接続されている。この三角波発振器２１
の周波数ｆ_PWM は、ＰＷＭ周期をＴとして、ｆ_PWM ＝１
／Ｔである。

【００６２】なお、出力回路計の詳細を図２５に示して
ある。コントローラ１３は、図２６に示す動作流れ図に
従ってプログラムを実行することにより、上記各ケース
(1) 〜(4) の各動作制御を行う機能を有するもので、タ
イミング制御手段及び転流回路制御手段としての機能を
有している。

【００６３】タイミング制御手段は、バッファアンプ１
７からの電圧Ｅａ、各電流検出回路１８、１９からの各
モニター信号Ｉ1 、Ｉ2 、三角波信号ｅr に基づいて各
スイッチング素子Ｑ１、Ｑ２のオン・オフの切換えを行
うと共に、この切換え時に、これらスイッチング素子Ｑ
１、Ｑ２に対してデッドタイムを設けて零電圧スイッチ
ング及び零電流圧スイッチングを行う機能を有してい
る。

【００６４】又、転流回路制御手段は、これらスイッチ
ング素子Ｑ１、Ｑ２のスイッチン動作に基づいてデッド
タイムを設ける前に双方向性能動スイッチＱ５をオン動
作させる機能を有している。

【００６５】なお、かかる装置において、負荷４を抵抗
（又はこれに準ずる回路）、切換えスイッチ１６をバッ
ファアンプ１４側とし、入力信号ｅinを一定に保てば、
ソフトスイッチング可能なＰＷＭ方式スイッチング・レ
ギュレータとなる。

【００６６】又、負荷４をＧ・コイル、切換えスイッチ
１６を電流検出回路１５側に投入すれば、ソフトスイッ
チング可能なＰＷＭ方式Ｇ・アンプとなる。次に上記の
如く構成された装置の作用について図２６に示す動作流
れ図及び図２７に示す動作タイミング図を参照して説明
する。

【００６７】コントローラ１３は、ステップ＃１におい
て、各スイッチング素子Ｑ１、Ｑ２、Ｑ５が全てオフか
を判断し、全てオフであれば、ステップ＃２に移ってタ
イミングＸo のダウンエッジにて各スイッチング素子Ｑ
１、Ｑ２をオンする。このタイミングＸo は、三角波信
号ｅr のレベルが入力信号ｅs 以上の場合にレベル
「１」となる。

【００６８】次にコントローラ１３は、ステップ＃３に
おいて電流Ｉ2 ＜Ｉ20と判断されると、次のステップ＃
４に移ってタイミングＸ₊かタイミングＸ_-の早い方のア
ップエッジで双方向性スイッチング素子Ｑ５をオンす
る。

【００６９】なお、タイミングＸ₊は、三角波信号ｅr
のレベルがｅs ＋（ｋＬｃ／Ｅo ）（Ｉａ^*−Ｉ2 ）以
上の場合にレベル「１」となり、又、タイミングＸ
_-は、三角波信号ｅr のレベルがｅs −（ｋＬｃ／Ｅo
）（Ｉａ^*−Ｉ2 ）以上の場合にレベル「１」となる。
ここに、Ｉａ^*＝Ｉ20＝｜Ｉ´20｜である。

【００７０】次にコントローラ１３は、ステップ＃５に
おいてタイミングＸo のアップエッジで各スイッチング
素子Ｑ１、Ｑ２を共にオフ状態とし転流し、デッドタイ
ムを設ける。そして、ステップ＃６において電圧Ｅａ＝
ＥaO（＜Ｅo ）になるタイミングでスイッチング素子Ｑ
１をオンとする。なお、スイッチング素子Ｑ２はオフ、
双方向性スイッチング素子Ｑ５はオンのままである。

【００７１】次にコントローラ１３は、ステップ＃７に
おいて、電流Ｉ1 が零となるタイミングで双方向性スイ
ッチング素子Ｑ５をオフし、ステップ＃８おいて停止で
あれば、次のステップ＃９においてタイミングＸo のダ
ウンエッジで各スイッチング素子Ｑ１、Ｑ２をオフす
る。

【００７２】又、上記ステップ＃３の判断の結果、電流
Ｉ2 ＜Ｉ20でなければ、コントローラ１３は、ステップ
＃１０に移り、タイミングＸo のアップエッジで各スイ
ッチング素子Ｑ１、Ｑ２を共にオフして転流し、デッド
タイムを設ける。そして、ステップ＃１１において、電
圧Ｅａ＝ＥaO（＜Ｅo ）になるタイミングでスイッチン
グ素子Ｑ１をオンとする。なお、スイッチング素子Ｑ２
はオフ、双方向性スイッチング素子Ｑ５はオフのままで
ある。

【００７３】一方、コントローラ１３は、ステップ＃８
からステップ＃１２に移り、電流Ｉ2 ＞Ｉ´20と判断さ
れると、次のステップ＃１３に移ってタイミングＸ₊か
タイミングＸ_-の早い方のダウンエッジで双方向性スイ
ッチング素子Ｑ５をオンする。

【００７４】次にコントローラ１３は、ステップ＃１４
においてタイミングＸo のダウンエッジで各スイッチン
グ素子Ｑ１、Ｑ２を共にオフ状態として転流し、デッド
タイムを設ける。そして、ステップ＃１５において電圧
Ｅａ＝ＥaO（＞Ｅo ）になるタイミングでスイッチング
素子Ｑ２をオンとする。なお、スイッチング素子Ｑ１は
オフ、双方向性スイッチング素子Ｑ５はオンのままであ
る。

【００７５】次にコントローラ１３は、ステップ＃１６
において、電流Ｉ1 が零となるタイミングで双方向性ス
イッチング素子Ｑ５をオフし、ステップ＃１７おいて停
止であれば、次のステップ＃１８においてタイミングＸ
o のアップエッジで各スイッチング素子Ｑ１、Ｑ２をオ
フする。

【００７６】又、上記ステップ＃１２の判断の結果、電
流Ｉ2 ＞Ｉ´20でなければ、コントローラ１３は、ステ
ップ＃１９に移り、タイミングＸo のダウンエッジで各
スイッチング素子Ｑ１、Ｑ２を共にオフして転流し、デ
ッドタイムを設ける。そして、ステップ＃２０におい
て、電圧Ｅａ＝ＥaO（＞Ｅo ）になるタイミングでスイ
ッチング素子Ｑ２をオンとする。なお、スイッチング素
子Ｑ１はオフ、双方向性スイッチング素子Ｑ５はオフの
ままである。

【００７７】なお、上記電流Ｉ20（正の定数）、Ｉ´20
（負の定数）は転流回路５を用いた場合の転流時間の設
定条件から、電圧Ｅao（正の定数）、電圧Ｅ´ao（負の
定数）は転流完了判断の条件からそれぞれ適切に選ばれ
ている。

【００７８】このように上記一実施例によれば、出力回
路から発生するスイッチング・ノイズ及びスイッチング
損失（スイッチング素子の内部損失）を大幅に低減でき
る。又、スイッチング周波数（ＰＷＭ周波数）を固定と
して出力フィルタの実現（ノイズ対策）をＰＷＭ方式ス
イッチングレギュレータと同様に容易にできる。

【００７９】又、ノイズの周波数がほぼ固定されるの
で、Ｇ．アンプとしても、画像アーチファクト対策のた
めの高価なノイズ対策が不要となる。なお、本発明は上
記一実施例に限定されるものでなくその要旨を変更しな
い範囲で変形してもよい。

【００８０】例えば、出力回路は、ハーフブリッジでな
くフルブリッジ構成としてもよい。この場合、各モニタ
ー信号Ｅａ、Ｉ1 、Ｉ2 はそれぞれハーフブリッジを構
成する出力回路から検出したものを使用し、入力信号ｅ
s と三角波信号ｅr は符号を反転して共用することが望
ましい。

【００８１】

【発明の効果】以上詳記したように本発明によれば、ス
イッチング・ノイズ及びスイッチング損失を低減でき、
かつスイッチング周波数を一定として出力電圧をコント
ロールできるソフトスイッチング式インバータ制御方法
及びその装置を提供できる。

【図面の簡単な説明】

【図１】本発明に係わるソフトスイッチング式インバー
タ制御装置の一実施例を示す構成図。

【図２】同装置に転流回路を接続した場合のインバータ
制御装置の一実施例を示す構成図。

【図３】同装置の動作タイミング図。

【図４】同装置のケース１の動作過程図。

【図５】同装置のケース１の動作過程図。

【図６】同装置のケース１の動作過程図。

【図７】同装置のケース１の動作タイミング図。

【図８】同装置のケース２の動作過程図。

【図９】同装置のケース２の動作過程図。

【図１０】同装置のケース２の動作過程図。

【図１１】同装置のケース２の動作タイミング図。

【図１２】同装置のケース３の動作過程図。

【図１３】同装置のケース３の動作過程図。

【図１４】同装置のケース３の動作過程図。

【図１５】同装置のケース３の動作過程図。

【図１６】同装置のケース３の動作過程図。

【図１７】同装置のケース３の動作タイミング図。

【図１８】同装置のケース４の動作過程図。

【図１９】同装置のケース４の動作過程図。

【図２０】同装置のケース４の動作過程図。

【図２１】同装置のケース４の動作過程図。

【図２２】同装置のケース４の動作過程図。

【図２３】同装置のケース４の動作タイミング図。

【図２４】同装置を適用した電圧／電流制御型ＰＷＭ増
幅器の構成図。

【図２５】同装置における出力回路の具体的な構成図。

【図２６】同装置の動作流れ図。

【図２７】同装置の動作タイミング図。

【図２８】従来におけるハードスイッチングＰＷＭ方式
のインバータ装置の構成図。

【図２９】同装置の動作タイミング図。

【図３０】同装置のスイッチング・ノイズ発生を示す
図。

【図３１】ハーフ・ブリッジ構成のインバータ装置の構
成図。

【図３２】同装置の動作タイミング図。

【図３３】同装置のスイッチング・ノイズ発生の波形
図。

【符号の説明】

Ｑ１，Ｑ２…スイッチング素子、Ｃ１，Ｃ２…寄生容
量、Ｄ１，Ｄ２…外付けダイオード、３…出力フィル
タ、４…負荷、５…転流回路。

Claims

【特許請求の範囲】

【請求項１】２つのスイッチング素子によりハーフブ
リッジを構成したインバータの制御方法において、前記各スイッチング素子のオン・オフの切換え時に、こ
れらスイッチング素子に対してデッドタイムを設けて零
電圧スイッチング及び零電流圧スイッチングを行うこと
を特徴とするソフトスイッチング式インバータ制御方
法。
【請求項２】２つのスイッチング素子によりハーフブ
リッジを構成するとともにこのハーフブリッジに転流回
路を接続して成るインバータの制御方法において、前記各スイッチング素子に流れ込む電流量が少ない場合
に前記転流回路を前記ハーフブリッジに接続し、かつ前
記各スイッチング素子のオン・オフの切換え時に、これ
らスイッチング素子に対してデッドタイムを設けて零電
圧スイッチング及び零電流圧スイッチングを行うことを
特徴とするソフトスイッチング式インバータ制御方法。
【請求項３】２つのスイッチング素子によりハーフブ
リッジを構成すると共にこのハーフブリッジに転流回路
を接続して成るインバータの制御装置において、前記転流回路を構成するインダクタに直列接続された双
方向性能動スイッチと、少なくとも前記各スイッチング素子の接続点の電圧を入
力し、かつこの電圧及びパルス幅変調信号を発生させる
ための基準信号に基づいて前記各スイッチング素子のオ
ン・オフの切換え時に、これらスイッチング素子に対し
てデッドタイムを設けて零電圧スイッチング及び零電流
圧スイッチングを行うタイミング制御手段と、前記各スイッチング素子のスイッチン動作に基づいて前
記デッドタイムを設ける前に前記双方向性能動スイッチ
をオン動作させる転流回路制御手段と、を具備したことを特徴とするソフトスイッチング式イン
バータ制御装置。