JPH065237B2 - 短絡検出表示装置の制御回路 - Google Patents

Description

【発明の詳細な説明】 発明の目的 （産業上の利用分野） この発明は配電線に取着される短絡検出表示装置の制御
回路に関するものである。

（従来技術） 従来、配電線路の短絡故障の早期発見を目的として短絡
検出表示装置が用いられている。しかし、同表示装置が
正常に動作している状態にあるか否か、すなわち、同表
示装置の回路が故障しているかどうかは通常の定期点検
では分らなかった。従って、不具合検出表示装置の発見
は配電線路の実故障状態と表示装置の動作状況から判断
せざる得なかった。このため配電線路の故障点の発見に
は幾分不安確定要素が存在していた。

（発明が解決しようとする問題点） 本発明は不具合のある検出表示装置を定期点検で発見し
得るようにし、従来表示装置がもっていた不確定要素す
なわち、配電線路の故障点発見に及ぼす不具合検出表示
装置の悪影響を除去するものである。又、定期検査が行
なわれない状態で配電線故障が発生したとしても、検出
表示装置が正常動作か異常動作かは検出動作状況と、故
障診断表示を確認することで容易に確認できる、従っ
て、故障点の早期発見のための信頼性が向上する。

発明の構成 （問題点を解決するための手段） この発明は前記問題点を解消するためになされたもので
あって、この発明の短絡検出表示装置の制御回路は配電
線に短絡電流が流れたとき電流検出器が出力する検出信
号に基づいて制御信号を出力する短絡検出制御回路と、
同制御回路からの制御信号に基づいて短絡表示器を駆動
する表示駆動回路とを備えた短絡検出表示装置におい
て、前記短絡検出制御回路には、常時所定時間毎にチェ
ック信号を発生するチェック信号発生回路と、注入され
る２つの信号比較に基づいてチェック表示器を作動する
チェック信号比較回路とを備えた自己診断回路を接続す
る一方、前記チェック信号比較回路と前記表示駆動回路
との間にはチェック信号比較回路の作動時に表示駆動回
路の作動をロックする表示ロック回路を接続し、前記チ
ェック信号発生回路は短絡検出制御回路及びチェック信
号比較回路に対してそれぞれチェック信号を個別注入
し、前記チェック信号比較回路は、チェック信号発生回
路から注入されたチェック信号と、前記制御回路に注入
されたチェック信号に基づいて同制御回路からチェック
信号比較回路に出力される信号との比較判別を行い、両
者が一致しているときはチェック表示器を正常表示にす
るとともに、両信号が一致していないときはチェック表
示器を異常表示させるよう構成したことをその要旨とす
るものである。

（作用） 前記構成により、自己診断回路のチェック信号発生回路
は短絡検出制御回路にチェック信号を注入する。次いで
チェック信号比較回路は前記短絡検出制御回路に注入さ
れて同制御回路から出力される信号と、前記チェック信
号発生回路から注入されたチェック信号との比較判別を
行う。

そして、同チェック信号比較回路は比較した結果、両信
号が一致しているときはチェック表示器を正常表示にす
るとともに、両信号が一致していないときはチェック表
示器を異常表示させる。

また、チェック信号比較回路が作動しているときには配
電線に短絡電流が流れてもチェック表示が優先され、チ
ェック表示が行われた後に短絡表示が行われる。

（実施例） 第１実施例 以下、この発明を短絡地絡方向検出表示装置に具体化し
た実施例を第１図〜第５図に従って説明する。

（検出器） 第１図において、まず短絡地絡方向検出表示装置の検出
器について説明すると、検出器は各相の配電線Ｌに対し
て取着配置される電流検出器としての第一，第二及び第
三の電流変成器ＣＴ１，ＣＴ２，ＣＴ３と、配電線Ｌに
流れる零相電流を検出する零相電流検出器８５と、零相
電圧検出器８６とが設けられている。

前記第一，第二，第三の電流変成器ＣＴ１，ＣＴ２，Ｃ
Ｔ３は配電線に短絡電流が流れたときその二次側から変
成電流を出力するようになっている。

（制御回路） 制御回路は大別して短絡検出制御回路を構成する短絡検
出部６８，無電圧検出部６９及び短絡判別回路７０と、
短絡表示器Ｈａを表示駆動する短絡表示器Ｈａの駆動回
路と、前記短絡検出制御回路を診断する自己診断回路７
７と、同自己診断回路７７の比較判別結果を表示するチ
ェック表示器Ｈｃと、チェック信号では短絡表示器Ｈｃ
の表示を行わせない表示ロック回路７６と、地絡故障時
に零相電圧及び零相電流の位相比較を行う位相比較判別
回路８４と、位相比較判別回路８４の判別結果に基づき
地絡表示器を駆動する地絡方向表示器の駆動回路、短絡
表示器Ｈａ及び地絡方向表示器の表示を復帰させる時限
回路９３と同時限回路を制御する時限部制御回路１０
４、電源回路９７とから構成されている。

以下、各部を図面に従って詳細に説明する。

Ｉ．短絡検出部 短絡検出部６８は第一，第二及び第三の短絡検出回路Ｘ
ａ，Ｘｂ，Ｘｃとから構成されている。

まず、第一の短絡検出回路Ｘａについて説明する。

前記第一の電流変成器ＣＴ１に接続される全波整流器３
のプラス，マイナス両端子間には平滑コンデンサＣ１と
抵抗Ｒ１との並列回路が接続されている。同じく全波整
流器３のプラス，マイナス両端子間にはダイオードＤ
１，可変抵抗Ｒ２と可変抵抗Ｒ３の並列回路、切替スイ
ッチＳ１、抵抗Ｒ４及びフォトカプラＰＣの発光ダイオ
ードＬＥＤとからなる直列回路が接続されている。前記
切替スイッチＳ１を可変抵抗Ｒ２又は可変抵抗Ｒ３側に
切替接続することにより、この短絡地絡方向検出表示装
置を異なる定常の負荷電流が流れる配電線Ｌに対し取着
することができるようになっている。又、前記ダイオー
ドＤ１のマイナス端子と全波整流器３のマイナス端子間
にはコンデンサＣ２が接続されている。

後記する電源回路Ｚの出力端子Ｐ１（プラス端子）とア
ース線Ｅ１間にはスイッチングトランジスタＴｒ１のエ
ミッタ・コレクタと、同コレクタを介して接続した抵抗
Ｒ５との直列回路が接続されている。アース線Ｅ１とス
イッチングトランジスタＴｒ１のベース端子間には前記
フォトカプラＰＣにおけるフォトトランジスタＰＴｒの
コレクタ・エミッタが接続されている。

後記する電源回路Ｚの出力端子Ｐ１（プラス端子）とア
ース線Ｅ１間にはスイッチングトランジスタＴｒ２のコ
レクタ・エミッタが接続されている。前記抵抗Ｒ５の両
端子間には抵抗Ｒ９，Ｒ１０の直列回路が接続され、そ
の抵抗Ｒ１０のプラス端子が前記スイッチングトランジ
スタＴｒ２のベース端子に接続されている。又、前記抵
抗Ｒ１０の両端子間にはコンデンサＣ３が接続されてい
る。

従って、短絡電流が配電線Ｌに流れると、その短絡電流
に基づいて第一の電流変成器ＣＴ１が変成電流を出力
し、全波整流器３はその変成電流を全波整流する。そし
て、前記フォトカプラＰＣはその全波整流されたアナロ
グ信号を入力し、発光ダイオードＬＥＤ及びフォトトラ
ンジスタＰＴｒによりディジタル出力するようになって
いる。

さらに、ベース端子に印加されるディジタル信号のレベ
ルが所定値の場合にはスイッチングトランジスタＴｒ１
がオン動作し、短絡電流検出信号を出力するようになっ
ている。そして、前記スイッチングトランジスタＴｒ１
がオン動作すると、抵抗Ｒ１０の電圧がスイッチングト
ランジスタＴｒ２のベース端子に印加されることにより
同スイッチングトランジスタＴｒ２はオン動作するよう
になっている。

前記抵抗Ｒ１〜Ｒ５，Ｒ９，Ｒ１０、フォトカプラＰ
Ｃ、スイッチングトランジスタＴｒ１、Ｔｒ２、コンデ
ンサＣ２，Ｃ３等とにより第１図における電流判別スイ
ッチング回路７１が構成されている。

そして、整流回路３及び前記電流判別スイッチング回路
７１とにより第一の短絡検出回路Ｘａが構成されてい
る。

第二の短絡検出回路Ｘｂ及び第三の短絡検出回路Ｘｃは
第一の短絡検出部と同様に構成されるため、同一の構成
に対しては同一符号を付し、その説明を省略する。な
お、第三の短絡検出回路Ｘｃにおいて抵抗Ｒ１と全波整
流器３のマイナス端子との間には抵抗Ｒ１１が接続され
ている。

II．無電圧検出部 次に無電圧検出部について説明する。

前記第三の短絡検出回路Ｘｃにおいて抵抗Ｒ１のマイナ
ス端子と全波整流器３のマイナス端子間にはダイオード
アレイＤａが接続され、同ダイオードアレイＤａのプラ
ス端子側及び全波整流器３のマイナス端子間には抵抗Ｒ
１２，Ｒ１３の直列回路が接続されている。又、後記す
る電源回路の出力端子Ｐ１と全波整流器３のマイナス端
子間にはトランジスタＴｒ３のコレクタ・エミッタが接
続され、前記抵抗Ｒ１３のプラス端子は同トランジスタ
Ｔｒ３のベース端子に接続されている。さらに抵抗Ｒ１
３の両端子間にはコンデンサＣ４，Ｃ５が接続されてい
る。

同トランジスタＴｒ３のコレクタにはノット回路５とイ
ンバータ６の直列回路が接続されている。

そして、配電線Ｌが定常状態のときにはダイオードアレ
イＤａ間の電圧が前記抵抗Ｒ１２，Ｒ１３にて分圧さ
れ、トランジスタＴｒ３は抵抗Ｒ１３の電圧がベース端
子に印加されることにより導通し、ダイオードアレイＤ
ａ間の信号を電圧増幅してノット回路５の入力端子に印
加するようになっている。

配電線Ｌに短絡故障等により変電所の遮断器がトリップ
したときには、ダイオードアレイＤａ間の電圧が無電圧
となるため前記トランジスタＴｒ３のベース端子には前
記抵抗Ｒ１３の電圧（すなわち無電圧）が印加され、ト
ランジスタＴｒ３はオフするようになっている。する
と、トランジスタＴｒ３がオフ状態となってトランジス
タＴｒ３のコレクタ・エミッタ間の電位が上昇するた
め、前記ノット回路５は論理値１に対応する信号が印加
される。

従って、ノット回路５の出力端子からは論理値０に対応
する信号が出力され、インバータ６はその論理値０に対
応する信号に基づいて波形を矩形化し、論理値１に対応
する信号（無電圧検出信号）を出力する。

前記ダイオードアレイＤａ、抵抗Ｒ１１〜Ｒ１４、コン
デンサＣ４、Ｃ５、トランジスタＴｒ３、とから無電圧
検出回路７２が構成され、ノット回路５及びインバータ
６とから第二の波形操作回路が構成されている。

III．短絡判別回路 次に前記第一〜第三の短絡検出回路Ｘａ，Ｘｂ．Ｘｃか
ら出力されるディジタル信号である短絡電流検出信号
と、前記無電圧検出回路７２から第二の波形操作回路７
３を介して無電圧検出信号を入力する短絡判別回路７０
について説明する。

前記各短絡検出回路Ｘａ、Ｘｂ，Ｘｃにおけるスイッチ
ングトランジスタＴｒ２のコレクタ端子は各々ノット回
路７を介してオア回路８に接続されている。そして、前
記オア回路８の出力端子にはノット回路９が接続され、
そのノット回路９の出力端子はナンド回路１０の一方の
入力端子に接続されている。

又、前記ノット回路９の出力端子と前記ナンド回路１０
の他方の入力端子間には抵抗Ｒ１５，Ｒ１６及びノット
回路１１の直列回路が接続され、抵抗Ｒ１６のプラス端
子とアース線Ｅ２間にはコンデンサＣ６が接続されてい
る。

前記ナンド回路１０の出力端子及び短絡検出用ゲート回
路としてのアンド回路１３の一方の入力端子間には第一
の波形操作回路７４としてのノット回路１２、ダイオー
ドＤ２、抵抗Ｒ１７及び抵抗Ｒ１８の直列回路が接続さ
れている。なお、電源回路９７の出力端子Ｐ１は前記ダ
イオードＤ２のプラス端子に対して抵抗Ｒ１９を介して
接続されている。前記抵抗Ｒ１８のプラス端子とアース
線Ｅ２間には抵抗Ｒ２０とコンデンサＣ７の並列回路が
接続され、ＣＲ回路の時定数により所定時間前記アンド
回路１３の入力端子に論理値１に対応する抵抗Ｒ２０の
電圧を印加するようになっている。

前記抵抗Ｒ２０及びコンデンサＣ７とにより信号メモリ
回路７５が構成されている。

前記ノット回路１２（第一の波形操作回路）、信号メモ
リ回路７５、アンド回路１３（短絡検出用ゲート回路）
とにより短絡判別回路７０が構成されている。

IV．短絡表示器の駆動回路 次に短絡表示器Ｈａの駆動回路について説明すると、前
記アンド回路１３の出力端子はナンド回路１５の一方の
入力端子に接続されている。

又、前記アンド回路１３の出力端子と前記ナンド回路１
５の他方の入力端子間には抵抗Ｒ２１，Ｒ２２及びノッ
ト回路１６の直列回路が接続され、抵抗Ｒ２２のプラス
端子とアース線Ｅ２間にはコンデンサＣ８が接続されて
いる。

前記ナンド回路１５の出力端子にはノット回路１８が接
続され、そのノット回路１８の出力端子はアンド回路１
７の一方の入力端子に接続されている。同アンド回路１
７の出力端子は後記オア回路５５の入力端子に接続され
ている。又、電源回路９７の出力端子Ｐ１と全波整流器
３のマイナス端子間にはスイッチングトランジスタＴｒ
４のコレクタ・エミッタと短絡表示器Ｈａのセット端子
１９・共通端子２０の直列回路が接続されている。

そして、前記スイッチングトランジスタＴｒ４のベース
端子には前記アンド回路１７の出力端子が抵抗Ｒ２３を
介して接続され、さらに前記抵抗Ｒ２３のマイナス端子
とアース線Ｅ２間には抵抗Ｒ２４が接続され、同抵抗Ｒ
２４の電圧をスイッチングトランジスタＴｒ４のベース
端子に印加するようになっている。

従って、アンド回路１３は信号メモリ回路７５からの論
理値１に対応する信号が印加されている間に前記無電圧
検出部の第二の波形操作回路７３からの論理値１に対応
する信号（無電圧検出信号）が印加されると、両信号に
基づいて論理値１に対応する信号を短絡表示用スイッチ
ング回路９８に印加する。

前記ノット回路１６，１８、ナンド回路１５、アンド回
路１７、抵抗Ｒ２１〜Ｒ２４コンデンサＣ８とにより表
示駆動回路としての短絡表示用スイッチング回路９８が
構成されている。

又、後記電源回路９７の出力端子Ｐ１と短絡表示器Ｈａ
のリセット端子２１間にはスイッチングトランジスタＴ
ｒ１１のコレクタ・エミッタとが接続されている。そし
て、前記スイッチングトランジスタＴｒ１１のベース端
子にはオア回路６０の出力端子が接続され、さらに前記
ベース端子と全波整流器３のマイナス端子間には抵抗Ｒ
６５が接続され、同抵抗Ｒ６５の電圧をスイッチングト
ランジスタＴｒ１１のベース端子に印加するようになっ
ている。

そして、前記オア回路６０は論理値１に対応する信号Ｓ
ｉｇ６（表示復帰信号）が印加されると、論理値１に対
応する信号を次段に印加することにより、抵抗Ｒ６５の
電圧をベース端子に印加し、同スイッチングトランジス
タＴｒ１１をオン動作する。この結果、スイッチングト
ランジスタＴｒ１１から短絡表示器Ｈａのリセット端子
２１に表示復帰駆動電流が供給される。

前記オア回路６０，抵抗６３及びスイッチングトランジ
スタＴｒ１１等により表示復帰用スイッチング回路９９
が構成され、前記短絡表示用スイッチング回路９８とと
もに短絡表示器Ｈａの駆動部を構成する。

Ｖ．短絡表示器 ここで短絡表示器Ｈａを第３図について説明する。

短絡表示器Ｈａは複数の磁気反転表示器から構成され
る。各磁気反転表示器はセット端子１９を介して短絡表
示駆動電流が流れると、各駆動コイル２５が励磁され、
第３図に示す極性とは反対の極性、すなわち磁極部２４
ａがＳ極に、磁極部２４ｂがＮ極に磁化され、各ディス
ク２２はそのＮ極が磁極部２４ａ（Ｓ極）に、そのＳ極
が磁極部２４ｂ（Ｎ極）に対向するように反転回動さ
れ、各ディスク２２の裏面２２ｂに付された標識が外部
へ一斉に表示（短絡表示）される。

又、反対に短絡表示器Ｈａにリセット端子２１を介して
復帰駆動電流が流れると、各復帰駆動コイル２１は励磁
され、第３図に示すように磁極部２４ａがＮ極に、磁極
部２４ｂがＳ極に磁化され、各ディスク２２はそのＮ極
が磁極部２４ａ（Ｎ極）に、そのＳ極が磁極部２４ｂ
（Ｓ極）に対向するように反転回動され、各ディスク２
２の表面２１ａに付された標識が外部へ一斉に定常表示
される。

VI．自己診断回路 次に自己診断回路７７について説明する。

この自己診断回路７７は各短絡検出回路Ｘａ，Ｘｂ，ｘ
ｃにチェック信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３（チェ
ック電流）を注入する第一〜第三のチェック信号発生回
路７８〜８０と、前記チェック信号に基づき短絡判別回
路を介して短絡検出回路Ｘａ，Ｘｂ，Ｘｃから印加され
る信号と前記チェック信号とを比較するチェック信号比
較回路８１と、チェック表示器用スイッチング回路８２
とから構成されている。

なお、各短絡検出回路Ｘａ，Ｘｂ，Ｘｃに接続されるチ
ェック信号発生回路７８〜８０は同一構成のため、第一
の短絡検出回路Ｘａに接続される第一のチェック信号発
生回路７８について説明し、他の第二及び第三のチェッ
ク信号発生回路７９，８０は同一構成については同一符
号を付してその説明を省略する。

第一のチェック信号発生回路７８を構成するＩＣ２７は
電源回路９７の出力端子Ｐ１に接続されるとともに抵抗
Ｒ２５，コンデンサＣ９，抵抗２６からなる発振回路２
８が接続され、同ＩＣ２７はその発振回路２８の発振数
を分割するようになっている。さらに、このＩＣ２７の
クリヤ端子３１は抵抗Ｒ２９を介して全波整流器のマイ
ナス端子に接続されている。従って、このＩＣ２７は常
時発振回路２８の発振数を分割する。

又、前記ＩＣ２７の出力端子にはナンド回路２９の一方
の入力端子が接続されるとともに同ナンド回路２９の他
方の端子とＩＣ２７の出力端子間には抵抗Ｒ２７，Ｒ２
８及びノット回路３０の直列回路が接続され、抵抗Ｒ２
８のプラス端子と全波整流器３のマイナス端子間にはコ
ンデンサＣ１０が接続されている。

後記する電源回路９７の出力端子Ｐ１と前記第一の短絡
検出回路ＸａのフォトカプラＰＣにおける発光ダイオー
ドＬＥＤのプラス端子にはスイッチングトランジスタＴ
ｒ５のコレクタ・エミッタが接続されている。そして、
前記スイッチングトランジスタＴｒ５のベース端子と前
記ナンド回路２９の出力端子間にはノット回路３２が接
続されている。又、前記スイッチングトランジスタＴｒ
５のベース端子と全波整流器３のマイナス端子間には抵
抗Ｒ３２が接続されている。

従って、ＩＣ２７は常時発振回路２８の発振数を分割し
て所定時間毎にその出力端子からナンド回路２９の一方
の端子に論理値１に対応する信号を印加する。又、抵抗
Ｒ２７とコンデンサＣ１０の時定数により遅延されてノ
ット回路３０に論理値１に対応する信号が印加され、同
ノット回路３０はその論理値１に対応する信号に基づい
てナンド回路２９の他方の端子に論理値０に対応する信
号を印加する。すると、ナンド回路２９は両端子に印加
された信号に基づいて論理値０に対応する１つのパルス
信号をノット回路３２に印加する。

すると、前記ノット回路３２はその論理値０に対応する
パルス信号に基づいて論理値１に対応する信号を次段に
印加する。すると、スイッチングトランジスタＴｒ５は
前記論理値１に対応する信号に基づいて抵抗Ｒ３２の電
圧が印加されることによりオン動作（導通）する。この
結果、このスイッチングトランジスタＴｒ５を介して前
記一の短絡検出回路Ｘａにチェック信号Ｓｉｇ１（チェ
ック電流）が注入される。

なお、第二及び第三のチェック信号比較回路７９，８０
は前記第一のチェック信号発生回路７８と同様にそれぞ
れＳｉｇ２，Ｓｉｇ３を第二及び第三の短絡検出回路Ｘ
ｂ，Ｘｃに注入する。

次にチェック信号比較回路８１について説明する。

前記第一〜第三のチェック信号発生回路７９〜８０にお
ける各ノット回路３２の出力端子はオア回路３３の入力
端子に接続されている。又、後記する電源回路９７の出
力端子Ｐ１と全波整流器３のマイナス端子間には抵抗Ｒ
３３〜Ｒ３５の直列回路と、抵抗Ｒ３６及びスイッチン
グトランジスタＴｒ６のコレクタ・エミッタの直列回路
とが互いに並列に接続されている。

そして、前記抵抗Ｒ３４のプラス端子には前記オア回路
３３の出力端子が接続され、前記抵抗Ｒ３５のプラス端
子は前記スイッチングトランジスタＴｒ６のベース端子
に接続されている。又、抵抗Ｒ３５の両端子間にはコン
デンサＣ１１が接続されている。

このコンデンサＣ１１は前記短絡検出回路Ｘａ，Ｘｂ，
Ｘｃ及び短絡判別回路をチェック信号Ｓｉｇ１〜Ｓｉｇ
３が流れることにより前記短絡検出回路Ｘａ，Ｘｂ，Ｘ
ｃのフォトカプラＰＣ及びコンデンサＣ３等に基づいて
決定される時間遅れと、チェック信号比較回路８１に流
れるチェック信号の時間遅れとが互いに一致するように
その容量が設定されている。

前記スイッチングトランジスタＴｒ６のコレクタ端子に
はノット回路３４，３５の直列回路が接続され、そのノ
ット回路３５の出力端子はナンド回路３６の一方の入力
端子に接続されている。

又、前記ノット回路３５の出力端子と前記ナンド回路３
６の他方の入力端子間には抵抗Ｒ３７，Ｒ３８及びノッ
ト回路３７の直列回路が接続され、抵抗Ｒ３８のプラス
端子と全波整流器３のマイナス端子間にはコンデンサＣ
１２が接続されている。

前記ナンド回路３６の出力端子及びアンド回路３８の一
方の入力端子間にはノット回路３９が接続されている。
又、前記ノット回路３９の出力端子にはアンド回路４０
の一方の入力端子が接続され、同アンド回路３８の他方
の入力端子には前記短絡判別回路におけるノット回路１
２の出力端子が接続されている。さらに、前記アンド回
路３８の出力端子と前記アンド回路４０の他方の入力端
子間にはノット回路４１が接続されている。

そして、前記ノット回路３９の出力端子にはアンド回路
４３の一方の入力端子がノット回路４２を介して接続さ
れ、同アンド回路４３の他方の入力端子は前記アンド回
路３８の出力端子に接続されている。さらに、前記アン
ド回路４０及びアンド回路４３の両出力端子はオア回路
４４の入力端子に接続されている。

前記ノット回路４１，４２、アンド回路３８，４０，４
３及びオア回路４４とにより不一致回路８３が構成され
ている。

従って、チェック信号比較回路８１は前記オア回路３３
に論理値１に対応するチェック信号が印加され、論理値
１に対応する信号を出力する。この出力によりスイッチ
ングトランジスタＴｒ６はベース端子に抵抗Ｒ３５の電
圧が印加されるためオン動作する。すると、次段のノッ
ト回路３４に論理値０に対応する信号が印加され、同ノ
ット回路３４はその論理値０に対応する信号に基づいて
論理値１に対応する信号をノット回路３５に印加する。

同ノット回路３５はその論理値１に対応する信号に基づ
いて論理値０に対応する信号をナンド回路３６の一方の
端子に印加する。又、抵抗Ｒ３７とコンデンサＣ１２の
時定数により遅延されてノット回路３７に論理値０に対
応する信号が印加され、同ノット回路３７はその論理値
０に対応する信号に基づいてナット回路３６の他方の端
子に論理値１に対応する信号を印加する。

すると、ナンド回路３６は両端子に印加された信号に基
づいて論理値０に対応する１つのパルス信号をノット回
路３９に印加する。すると、前記ノット回路３９はその
論理値０に対応するパルス信号に基づいて論理値１に対
応する信号をアンド回路３８及びアンド回路４０の一方
の端子に印加する。

このようにオア回路３３に論理値１に対応する信号が印
加されると、ノット回路３９は次段に論理値１に対応す
る信号を印加する。

さらにこのとき、短絡検出回路Ｘａ，Ｘｂ，Ｘｃ及び短
絡判別回路が正常の場合にはアンド回路３８は他方の入
力端子に短絡検出回路Ｘａ，Ｘｂ，Ｘｃ、及び短絡判別
回路に注入されたチェック信号Ｓｉｇ１〜Ｓｉｇ３に基
づいて論理値１に対応する信号が入力されることにより
論理値１に対応する信号を次段のノット回路４１及びア
ンド回路４３に一方の入力端子に印加する。

前記ノット回路４１はその論理値１に対応する信号に基
づいて論理値０に対応する信号を次段のアンド回路４０
に印加し、アンド回路４０はオア回路４４の一方の入力
端子に論理値０に対応する信号を印加する。

一方、前記ノット回路３９からノット回路４２が論理値
１に対応する信号が印加されると、同ノット回路４２は
アンド回路４３の一方の入力端子に論理値０に対応する
信号を印加し、その結果アンド回路４３は前記アンド回
路３８からの論理値１に対応する信号と前記論理値０に
対応する信号とに基づいてオア回路４４の他方の入力端
子に論理値０に対応する信号を印加する。

このようなオア回路４４は両入力端子に論理値０に対応
する信号が印加されるため、論理値０に対応する信号を
後記する次段のアンド回路４５に印加する。

従って、この不一致回路８３においてはアンド回路３８
の一方の入力端子がノット回路３９からの論理値１に対
応する信号が印加されるとともに同アンド回路３８の他
方の入力端子が論理値１に対応する信号が印加されたと
き、すなわち、両入力端子に印加される両論理値１に対
応する信号が同じパルス幅を有しているとき、オア回路
４４は次段に論理値０に対応する信号を印加して後記チ
ェック表示器Ｈｃを表示動作させないようになってい
る。

反対に短絡検出回路Ｘａ，Ｘｂ，Ｘｃ及び短絡判別回路
が異常状態の場合、すなわち、断線の場合にはアンド回
路３８は他方の入力端子に短絡検出回路，及び短絡判別
回路に注入されたスイッチ信号に基づいて論理値０に対
応する信号が入力されることにより論理値０に対応する
信号を次段のノット回路４１及びアンド回路４３に一方
の入力端子に印加する。

すると、ノット回路４１がアンド回路４０に論理値１に
対応する信号を印加することにより、アンド回路４０は
論理値１に対応する信号をオア回路４４の一方の端子に
印加する。又、このときアンド回路４３は両入力端子に
論理値０に対応する信号が印加されることによりオア回
路４４の他方の入力端子に論理値０に対応する信号を印
加する。

この結果、オア回路４４は論理値１に対応する信号を後
記アンド回路４５に印加する。

すなわち、この不一致回路８３においてはアンド回路３
８の一方の入力端子がノット回路３９からの論理値１に
対応する信号が印加されるとともにアンド回路３８の他
方の入力端子が論理値０に対応する信号が印加されたと
き、オア回路４４は次段に論理値１に対応する信号を印
加して後記チェック表示器Ｈｃを表示動作させるように
なっている。

又、不一致回路８３のアンド回路３８の一方の入力端子
に対してノット回路１２から印加される論理値１に対応
する信号のパルス幅と、ノット回路３９から印加される
論理値１に対応する信号のパルス幅とが異なっている場
合には、この不一致回路８３は前記と同様にそのオア回
路４４から論理値１に対応する信号を次段に印加するよ
うになっている。

又、チェック信号（チェック電流）がチェック信号発生
回路７８〜８０からチェック信号比較回路８１に印加さ
れていない場合には前記論理回路３３〜３７はチェック
電流がチェック信号比較回路８１に注入されたときとは
反対の論理値に対応する信号を次段に印加するため、ノ
ット回路３９はアンド回路３８の一方の入力端子に論理
値０に対応する信号を印加する。

そのため、この状態のときにはアンド回路３８の他方の
入力端子に論理値１に対応する信号又は論理値０に対応
する信号のうちいずれが印加されてもアンド回路３８は
次段には論理値０に対応する信号を印加する。この結
果、不一致回路８３の両ノット回路４１，４２には論理
値０に対応する信号が印加されて論理値１に対応する信
号を次段の両アンド回路４０，４３の一方の入力端子に
それぞれ印加する。

このときアンド回路４０の他方の入力端子にはノット回
路３９から論理値０に対応する信号が印加され、アンド
回路４３の他方の入力端子にはアンド回路３８から論理
値０に対応する信号が印加されるため、両アンド回路４
０，４３は論理値０に対応する信号をオア回路４４に印
加する。この結果、オア回路４４は論理値０に対応する
信号を次段に印加する。

次にチェック表示器用スイッチング回路８２について説
明する。

後記電源回路９７の出力端子Ｐ１と全波整流器３のマイ
ナス端子間にはスイッチングトランジスタＴｒ７のコレ
クタ・エミッタと短絡制御回路チェック表示器Ｈｃのセ
ット端子１９・共通端子２０の直列回路が接続されてい
る。

そして、前記スイッチングトランジスタＴｒ７のベース
端子と前記オア回路４４の出力端子間には抵抗Ｒ３９，
Ｒ４０，アンド回路４５及び抵抗Ｒ４１の直列回路が接
続され、抵抗Ｒ３９の両端子間には逆向きのダイオード
Ｄ６及び抵抗Ｒ４２の直列回路が接続されている。

さらに前記抵抗Ｒ３９のマイナス端子と全波整流器３の
マイナス端子間にはコンデンサＣ１３が接続され、前記
抵抗Ｒ４１のマイナス端子と全波整流器３のマイナス端
子間には抵抗Ｒ４３が接続され、同抵抗Ｒ４３の電圧を
スイッチングトランジスタＴｒ７のベース端子に印加す
るようになっている。

前記アンド回路４５、抵抗Ｒ３９〜Ｒ４３、ダイオード
Ｄ６コンデンサＣ１３及びスイッチングトランジスタＴ
ｒ７とによりチェック表示器用スイッチング回路８２が
構成されている。

又、前記チェック表示器Ｈｃのセット端子１９，共通端
子２０間には駆動用フライホイールダイオードＤ７が接
続され、リセット端子２１，共通端子２０間には復帰駆
動用フライホイールダイオードＤ８が接続されている。
さらに電源回路９７のＰ１端子と前記チェック表示器Ｈ
ｃのリセット端子間には抵抗Ｒ４５とスイッチＳ２の直
列回路が接続され、前記復帰駆動用フライホイールダイ
オードＤ８の両端子間にはコンデンサＣ１４が接続され
ている。

このスイッチＳ２をオン操作することにより、異常表示
状態のチャック表示器Ｈｃをリセットし、正常表示状態
に復帰できるようになっている。

従って、アンド回路４５はオア回路４４から論理値０に
対応する信号が印加されると、論理値０に対応する信号
を抵抗Ｒ４３に印加するためスイッチングトランジスタ
Ｔｒ７はオフ状態となる。

反対にアンド回路４５はオア回路４４から論理値１に対
応する信号が印加されると、アンド回路４５は論理値１
に対応する信号を次段に印加し、抵抗Ｒ４３の電圧がベ
ース端子に印加されるためスイッチングトランジスタＴ
ｒ７がオン動作され、表示駆動電流をセット端子１９を
介してチェック表示器Ｈｃに供給する。

VII．チェック表示器 チェック表示器Ｈｃは前記短絡表示器Ｈａとほぼ同様の
構成になっており、セット端子１９・共通端子２０を介
して表示駆動電流が流れると駆動コイル（図示しない）
が励磁されることにより、ディスクの裏面に付された標
識が外部へ表示して短絡検出回路又は短絡判別回路が異
常であることを示す。

又、反対に共通端子２０・リセット端子２１を介して表
示復帰駆動電流が流れるとチェック表示器Ｈｃは復帰駆
動コイル（図示しない）が励磁されることによりディス
クの表面に付された標識が外部へ表示され、正常状態で
あることを示す。

VIII．表示ロック回路 次に表示ロック回路７６について説明する。

前記ノット回路３５の出力端子と短絡表示器Ｈａの駆動
回路を構成するアンド回路１７の他方の入力端子間には
オア回路４６，抵抗Ｒ４６，Ｒ４７、アンド回路４７の
直列回路が接続されている。

又、前記抵抗Ｒ４６の両端子間には逆向きのダイオード
Ｄ９と抵抗Ｒ４８との直列回路が並列に接続され、抵抗
Ｒ４７のプラス端子とアース線Ｅ２間にはコンデンサＣ
１５が接続されている。そして、前記抵抗Ｒ４６とコン
デンサＣ１５とによりＣＲ積分回路が構成されている。

従って、チェック信号（チェック電流）がチェック信号
比較回路８１に流れていない場合には前記ノット回路３
５から論理値１に対応する信号がオア回路４６に印加さ
れるため、同オア回路４６は論理値１に対応する信号を
出力し、抵抗Ｒ４６とコンデンサＣ１５とのＣＲ積分回
路からその時定数に基づいてアンド回路４７に論理値１
に対応する信号を印加する。その結果、同アンド回路４
７はアンド回路１７の他方の入力端子に論理値１は対応
する信号を印加する。

一方、チェック信号（チェック電流）がチェック信号比
較回路８１に流れている場合には前記ノット回路３５か
ら論理値０に対応する信号がオア回路４６に印加される
ため、同オア回路４６は論理値０に対応する信号を出力
し、抵抗Ｒ４６とコンデンサＣ１５とのＣＲ積分回路か
らその時定数に基づいてアンド回路４７に論理値０に対
応する信号を印加する。その結果、同アンド回路４７は
アンド回路１７の他方の入力端子に論理値０に対応する
信号を印加する。

IX．位相比較判別回路 次に位相比較判別回路８４について説明する。

位相比較判別回路８４は前記零相電流変成器８５の出力
端子Ｐ２，Ｐ３に接続されるとともに、零相電圧検出器
８６の出力端子Ｐ４，Ｐ５に接続されている。

第２図において同位相比較判別回路８４は零相電流変成
器８５が零相電流を検出したときサージ吸収回路８７を
介して出力する零相電流検出信号と、零相電圧検出器８
６が零相電圧を検知したときにサージ吸収回路８８を介
して出力する零相電圧検出信号とを入力すると、位相比
較回路８９が両信号に基づいて零相電流と零相電圧の位
相比較を行なうようになっている。

そして、位相判別回路９０は前記位相比較回路８９の位
相比較の結果その方向に応じて右側である場合には地絡
故障点が表示器を右側であるとして、若しくは左側であ
る場合には地絡故障点が表示器の左側であるとして制御
信号を出力するようになっている。

又、スイッチング回路９１は前記位相判別回路９０の制
御信号に基づきオン動作するようになっている。さらに
信号メモリ回路９２は前記スイッチング回路９１のオン
動作に応答し、その方向に応じて右側表示の場合には右
側表示出力端子Ｐ６から論理値１に対応する判別信号を
一定時間出力するようになっている。又、信号メモリ回
路９２は前記スイッチング回路９１のオン動作に応答
し、左側表示の場合には地絡故障点が表示器を左側であ
るとして左側表示出力端子Ｐ７から論理値１に対応する
判別信号を一定時間出力するようになっている。

前記サージ吸収回路８７，８８、位相比較回路８９、位
相判別回路９０、スイッチング回路９１及び信号メモリ
回路９２とにより位相比較判別回路８４が構成されてい
る。

Ｘ．地絡方向表示器の駆動回路 地絡方向表示器の駆動回路は右側方向表示器Ｈｂ１を駆
動する駆動回路と左側方向表示器Ｈｂ２を駆動する駆動
回路とから構成されている。

なお、各方向表示器Ｈｂ１，Ｈｂ２を駆動表示する駆動
回路は同一の構成のため、説明の便宜上右側方向表示器
Ｈｂ１の駆動回路について説明し、左側方向表示器Ｈｂ
２の駆動回路を構成する回路素子及び論理回路について
は右側方向表示器Ｈｂ１の駆動回路を構成する回路素子
及び論理回路に付した符号に１００を加えて付し、その
説明を省略する。

前記右側表示出力端子Ｐ６には地絡検出用ゲート回路と
してのアンド回路４８の入力端子が接続され、右側評出
力端子Ｐ６から論理地１に対応する判定信号を入力する
と、その出力端子から論理地１に対応するスイッチ信号
を印加するようになっている。

前記アンド回路４８の出力端子にはナンド回路５０の一
方の入力端子に接続されている。又、前記アンド回路４
８の出力端子と前記ナンド回路５０の他方の入力端子間
には抵抗Ｒ４９，Ｒ５０及びノット回路５１の直列回路
が接続され、抵抗Ｒ５０のプラス端子と全波整流器３の
マイナス端子間にはコンデンサＣ１６が接続されてい
る。前記ナンド回路５０の出力端子にはノット回路５２
が接続されている。

又、電源回路９７の出力端子Ｐ１と全波整流器３のマイ
ナス端子間にはスイッチングトランジスタＴｒ８のコレ
クタ・エミッタと右側方向表示器Ｈｂ１のセット端子１
９・共通端子２０の直列回路が接続されている。又、右
側方向表示器Ｈｂ１のセット端子１９・共通端子２０間
には駆動用フライホイールダイオードＤ１０が接続さ
れ、リセット端子２１・共通端子２０間には復帰駆動用
フライホイールダイオードＤ１１が接続されている。

そして、前記スイッチングトランジスタＴｒ８のベース
端子には前記ノット回路５２の出力端子が抵抗Ｒ５１を
介して接続され、さらに前記抵抗Ｒ５１のマイナス端子
と全波整流器３のマイナス端子間には抵抗Ｒ５２が接続
され、同抵抗Ｒ５２の電圧をスイッチングトランジスタ
Ｔｒ８のベース端子に印加するようになっている。

前記ノット回路５０，５２、ナンド回路５０、抵抗Ｒ４
９〜Ｒ５２、及びスイッチングトランジスタＴｒ８とに
より右側方向表示用スイッチング回路１００が構成され
ている。

電圧増幅回路１０１について説明すると、後記する電源
回路９７の出力端子Ｐ１（プラス端子）と全波整流器３
のマイナス端子間には抵抗Ｒ５３，トランジスタＴｒ９
のコレクタ・エミッタの直列回路が接続されている。同
トランジスタＴｒ９のベース端子と前記スイッチングト
ランジスタＴｒ８のコレクタ端子間には抵抗Ｒ５４が接
続されている。

さらに、前記抵抗Ｒ５４のマイナス端子と全波整流器３
のマイナス端子間には抵抗Ｒ５５が接続され、トランジ
スタＴｒ９のベース端子に抵抗Ｒ５５の電圧を印加する
ようになっている。

前記抵抗Ｒ５３〜Ｒ５５、ノット回路５３、及びトラン
ジスタＴｒ９とにより電圧増幅回路１０１が構成されて
いる。

次に前記方向表示器Ｈｂ１を復帰表示駆動する表示復帰
用スイッチング回路１０２について説明する。

後記電源回路９７の出力端子Ｐ１と全波整流器３のマイ
ナス端子間にはスイッチングトランジスタＴｒ１０のコ
レクタ・エミッタが右側表示器Ｈｂ１にリセット端子２
１に接続されている。同スイッチングトランジスタＴｒ
１０のベース端子と後記する時限回路９３のノット回路
５６間にはオア回路５４の一方の入力端子、抵抗Ｒ５６
の直列回路が接続されている。

前記抵抗Ｒ５６のマイナス端子と全波整流器３のマイナ
ス端子間には抵抗Ｒ５７が接続され、同抵抗Ｒ５７の電
圧をスイッチングトランジスタＴｒ１０のベース端子に
印加するようになっている。又、前記オア回路５４の他
方の端子は左側方向表示器Ｈｂ２用のノット回路１５３
の出力端子に接続されている。

さらに、トランジスタＴｒ９のコレクタ端子にはノット
回路５３が接続され、同ノット回路５３は左側方向表示
器Ｈｂ２用のオア回路１５４の一方の入力端子に接続さ
れるとともに、後記する時限回路９３におけるオア回路
５５の一方の入力端子に接続されている。

なお、左側方向表示器Ｈｂ２用のノット回路１５３の出
力端子は前記時限回路９３におけるオア回路５５の他方
の入力端子に接続されている。

前記オア回路５４、抵抗Ｒ５６，Ｒ５７、及びスイッチ
ングトランジスタＴｒ１０とにより表示復帰用スイッチ
ング回路１０２が構成されている。

従って、時限回路９３のノット回路５６から表示復帰信
号としての論理値１に対応する信号Ｓｉｇ６がオア回路
６４に印加されると、同オア回路５４は次段に論理値１
に対応する信号を印加する。すると、抵抗Ｒ５７の電圧
がスイッチングトランジスタＴｒ１０のベース端子に印
加されることにより同スイッチングトランジスタＴｒ１
０がオン動作し、スイッチングトランジスタＴｒ１０か
ら表示復帰駆動電流が供給される。

なお、左側方向表示器Ｈｂ２用の駆動回路においてはス
イッチングトランジスタＴｒ１０８がオン動作される
と、電圧増幅回路２０１における抵抗Ｒ１５５の電圧が
トランジスタＴｒ１０９のベース端子に印加されること
により同トランジスタＴｒ１０９がオン動作する。次い
で、ノット回路１５３には論理値０に対応する信号が印
加されるため、ノット回路１５３がオア回路５４の他方
の入力端子に論理値１に対応する信号を印加することに
より、前記と同様にオア回路５４は次段に論理値１に対
応する信号を印加する。

以下、同様に動作してスイッチングトランジスタＴｒ１
０から表示復帰駆動電流が供給される。

ＸＩ．地絡方向表示器 地絡方向表示器を構成する一対の右側方向表器Ｈｂ１，
左側方向表示器Ｈｂ２は前記短絡表示器Ｈａと同一の構
成になっており、両表示器Ｈｂ１，Ｈｂ２にセット端子
１９を介して地絡表示駆動電流が流れると、各駆動コイ
ル（図示しない）が励磁されることにより、各ディスク
の裏面に付された標識が外部へ一斉に表示（地絡方向表
示）される。

又、反対に両表示器Ｈｂ１，Ｈｂ２にリセット端子２１
を介して表示復帰駆動電流が流れると、各復帰駆動コイ
ル（図示しない）は励磁されることにより、各ディスク
の表面に付された標識が外部へ一斉に定常表示される。

ＸII．時限部制御回路及び時限回路 時限部制御回路１０４について説明する。

第１図（ｂ）に示す発振保持回路１０５はオア回路５５
を介して論理値０に対応する信号を入力しているときに
はその論理値０に対応する信号に基づいて論理値１に対
応する信号を次段に出力するようになっており、又、オ
ア回路５５を介して論理値０→１（Ｓｉｇ４，Ｓｉｇ
５，Ｓｉｇ７）に対応する信号を入力するときにはその
信号に基づいて論理値１→０に対応する信号をＩＣ５７
のクリヤ端子９６に出力し、ＩＣ５７に発振を開始させ
るようになっている。

又、この発振保持回路１０５は前記のように論理値０に
対応する信号を出力している間に後記する保持解除回路
１０６から論理値１に対応する信号を入力すると、その
出力側から論理値１に対応する信号を出力するようにな
っている。

又、この発振保持回路１０５は前記のように論理値０に
対応する信号を出力している間に後記する保持解除回路
１０６から論理値１に対応する信号を入力すると、その
出力側から論理値１に対応する信号を出力するようにな
っている。

具体的には発振保持回路１０５は第２図（ｃ）に示すよ
うになっている。

すなわち、オア回路１０７の一方の入力端子は前記オア
回路５５の出力端子に接続され、同オア回路１０７の出
力端子はアンド回路１０８の一方の入力端子に接続され
ている。同アンド回路１０８の他方の入力端子はインバ
ータ１０９を介して後記する保持解除回路１０６のアン
ド回路１１２の出力端子に接続されている。又、前記ア
ンド回路１０８の出力端子はノット回路１１０を介して
ＩＣ５７のクリヤ端子９６に接続されている。

前記オア回路１０７、アンド回路１０８，インバータ１
０９，及びノット回路１１０とにより発振保持回路１０
５が構成されている。

次に第１図（ｂ）に示す保持解除回路１０６はＩＣ５７
が発振停止状態を継続しているときにはその出力側から
論理値０に対応する信号を前記発振保持回路１０５に出
力するようになっている。さらに前記ノット回路５６か
ら論理値１に対応する信号Ｓｉｇ６（表示復帰信号）を
入力すると、その出力側から論理値１に対応する信号を
出力するようになっている。

具体的にはこの保持解除回路１０６は第２図（ｃ）に示
すようになっている。すなわち、ノット回路５６の出力
端子はアンド回路１１１の入力端子に接続され、同アン
ド回路１１１の出力端子は抵抗Ｒ１０５，Ｒ１０６の直
列回路を介してアンド回路１１２の出力端子に接続され
ている。又、前記抵抗Ｒ１０５の両端子間には逆向きの
ダイオードＤ１００と抵抗Ｒ１０７の直列回路が接続さ
れ、さらに抵抗Ｒ１０５のマイナス端子はコンデンサＣ
１００を介してアース線Ｅ３に接続されている。

前記アンド回路１１１，１１２、抵抗Ｒ１０５，Ｒ１０
６，Ｒ１０７，ダイオードＤ１００及びコンデンサＣ１
００とにより保持解除回路１０６が構成されている。

次に時限回路９３について説明する。

ＩＣ５７には抵抗Ｒ５８，コンデンサＣ１７，抵抗５９
からなる発振回路９５が接続され、同ＩＣ５７はその発
振回路９５の発振数を分割するようになっている。ＩＣ
５７の出力端子にはナンド回路５８の一方の入力端子が
接続され、同ＩＣ５７の出力端子と前記ナンド回路５８
の他方の入力端子間には抵抗Ｒ６２，Ｒ６３及びノット
回路６２の直列回路が接続され、抵抗Ｒ６２のプラス端
子と全波整流器３のマイナス端子間にはコンデンサＣ１
８が接続されている。前記ナンド回路５８の出力端子に
はノット回路５６が接続され、そのノット回路５６の出
力端子はオア回路６０に接続されている。

前記抵抗Ｒ６２，Ｒ６３、コンデンサＣ１８、ノット回
路５６，６２、ナンド回路５８とにより表示復帰信号発
生回路１０３が構成されている。

前記ＩＣ５７は発振保持回路１０５から論理値０に対応
する信号を入力すると、発振回路９５の発振を開始する
ようになっている。又、ＩＣ５７は所定数分割すると、
その出力端子から論理値１に対応する信号をナンド回路
５８の一方の端子に印加する。

又、抵抗Ｒ６２とコンデンサＣ１８の時定数により遅延
されてノット回路６２に論理値１に対応する信号が印加
され、同ノット回路６２はその論理値１に対応する信号
に基づいてナンド回路５８の他方の端子に論理値０に対
応する信号を印加する。するとナンド回路５８は両端子
に印加され立上がり信号に基づいて論理値１に対応する
１つのパルス信号をノット回路５６に印加する。

すると、同ノット回路５６はその論理値０に対応する信
号に基づいて論理値１に対応する信号Ｓｉｇ６（表示復
帰信号）をオア回路５４，１５４，６０に印加する。

従って、この時限回路Ｔは配電線Ｌが変電所の遮断器ト
リップを伴なう故障の場合には再送電後、一方トリップ
を伴なわない地絡故障の場合には地絡表示後一定時間後
にＩＣ５７の出力端子を介して出力信号を出力するよう
になっている。

ＸIII．電源回路 次に、電源回路９７について説明する。

別電源に一次側が接続される電流変成器６２の二次側に
は全波整流器６３が接続されている。全波整流器６３の
プラス端子・マイナス端子間には平滑コンデンサＣ１９
及びコンデンサＣ２０が接続されている。又、全波整流
器６３のプラス端子・マイナス端子間には三端子レギュ
レータ６４が接続され、その三端子レギュレータ６４の
出力端子と全波整流器６３のマイナス端子間にはコンデ
ンサＣ２１と、ダイオードＤ１０１，コンデンサＣ１０
１の直列回路との並列回路が接続されている。そして、
コンデンサＣ１０１のプラス端子は前記時限部制御回路
１０４に接続されることにより、コンデンサＣ１０１を
時限部制御回路１０４の電源としている。このコンデン
サＣ１０１により配電線Ｌが無電圧状態になった場合で
も同時限部制御回路１０４に電圧を印加するようになっ
ている。又、前記三端子レギュレータ６４の出力端子か
らは出力端子Ｐ１を介して前記各回路に駆動電流を出力
するようになっている。

なお、電流変成器６２の一次側間にはサージアブソーバ
６５が接続されている。

実施例の作用 以上のように構成された短絡地絡方向検出表示装置の制
御回路の作用について説明する。

さて、配電線Ｌに定常の負荷電流が流れている場合には
第一〜第二の短絡検出回路Ｘａ，Ｘｂ，Ｘｃにおいては
第一〜第二の電流変成器ＣＴ１，ＣＴ２，ＣＴ３から若
干の変成電流が出力され、その変成電流は全波整流器３
にて全波整流された後その大部分が抵抗Ｒ１にて消費さ
れ、一方、第三の短絡検出回路Ｘｃにおいては、抵抗Ｒ
１，抵抗Ｒ１１及びダイオードアレイＤａにて消費され
る。

そして、このときチェック信号比較回路８１からチェッ
ク信号（チェック電流）が流れていない場合、表示ロッ
ク回路７６においてはチェック信号比較回路８１のノッ
ト回路３５から論理値１に対応する信号がオア回路４６
に印加されているため、同オア回路４６と論理値１に対
応する信号を出力し、抵抗Ｒ４６とコンデンサＣ１５と
のＣＲ積分回路からその時定数に基づいてアンド回路４
７に論理値１に対応する信号を印加している。その結
果、同アンド回路４７はアンド回路１７の他方の入力端
子に論理値１に対応する信号を印加した状態となってい
る。

この状態では例えば第一の電流変成器ＣＴ１が取着され
ている配電線Ｌに変電所の遮断器がトリップ可能な短絡
電流が流れると、第一の電流変成器ＣＴ１から第一の短
絡検出回路Ｘａに変成電流が出力される。そして、この
変成電流は全波整流器３にて全波整流されて、フォトカ
プラＰＣはその全波整流されたアナログ信号を入力し、
発光ダイオードＬＥＤ及びフォトトランジスタＰＴｒに
よりディジタル出力する。

さらに、ベース端子に印加されるディジタル信号のレベ
ルが所定値の場合にはスイッチングトランジスタＴｒ１
がオン動作し、短絡電流検知信号を出力する。そして、
前記スイッチングトランジスタＴｒ１がオン動作する
と、抵抗Ｒ１０の電圧がスイッチングトランジスタＴｒ
２のベース端子に印加されることにより同スイッチング
トランジスタＴｒ２はオン動作する。

すると、スイッチングトランジスタＴｒ２のコレクタ・
エミッタ間の電位が下がるのでノット回路７に論理値０
に対応する信号が印加され、同ノット回路７は論理値１
に対応する信号をオア回路８に印加する。

さらに、オア回路８は論理値０に対応する信号を次段の
ノット回路９に印加し、ノット回路９はその論理値１に
対応する信号に基づいて論理値０に対応する信号をナン
ド回路１０の一方端子に印加する。又、抵抗Ｒ１５とコ
ンデンサＣ９の時定数により遅延されてノット回路１１
に論理値０に対応する信号が印加され、同ノット回路１
１はその論理値０に対応する信号に基づいてナンド回路
１０の他方の端子に論理値１に対応する信号を印加す
る。すると、ナンド回路１０は両端子に印加された立ち
下がり信号に基づいて論理値０に対応する１つのパルス
信号をノット回路１２に印加する。

すると、前記ノット回路１２はその論理値０に対応する
パルス信号に基づいて論理値１に対応する信号を信号メ
モリ回路７５に印加し、同信号メモリ回路７５は抵抗Ｒ
２０，コンデンサＣ７の時定数に基づいて一定時間アン
ド回路１３に論理値１に対応する信号を印加する。

一方、前記短絡電流により変電所の遮断器がトリップ
し、その結果、配電線Ｌが無電圧になると、第三の短絡
検出回路ＸｃにおけるダイオードアレイＤａ間が無電圧
となるため、トランジスタＴｒ３のベース端子には前記
抵抗Ｒ１３の電圧（すなわち無電圧）が印加され、トラ
ンジスタＴｒ３はオフする。次いで、トランジスタＴｒ
３がオフ状態のため、ノット回路５にはトランジスタＴ
ｒ３のコレクタ・エミッタ間の電位が上がるため、論理
値１に対応する信号が印加される。

従って、ノット回路５の出力端子からは論理値０に対応
する信号が出力され、インバータ６はその論理値０に対
応する信号に基づいて波形を矩形化し、論理値１に対応
する信号（無電圧検出信号）を出力する。

従って、アンド回路１３は信号メモリ回路７５からの論
理値１に対応する信号が印加されている間に前記無電圧
検出部からの論理値１に対応する信号（無電圧検出信
号）が印加されると、両信号に基づいて論理値１に対応
する信号をナンド回路１５の一方の端子に印加する。

又、抵抗Ｒ２１とコンデンサＣ８の時定数により遅延さ
れてノット回路１６に論理値１に対応する信号が印加さ
れ、同ノット回路１６はその論理値１に対応する信号に
基づいてナンド回路１５の他方の端子に論理値０に対応
する信号を印加する。すると、ナンド回路１５は両端子
に印加された立上がり信号に基づいて論理値１に対応す
る１つのパルス信号をノット回路１８に印加する。する
と、同ノット回路１８はその論理値０に対応する信号に
基づいて論理値１に対応する信号をアンド回路１７に印
加する。

又、このときアンド回路１７は他方の入力端子に後記表
示ロック回路７６から論理値１に対応する信号が印加さ
れているため、論理値１に対応するスイッチ信号を出力
する。すると、スイッチングトランジスタＴｒ４のベー
ス端子には前記スイッチ信号に基づいて抵抗Ｒ２４の電
圧が印加されることにより、同スイッチングトランジス
タＴｒ４はオン動作（導通）し、短絡表示駆動電流を短
絡表示器Ｈａに供給する。

この結果、この短絡表示駆動電流により短絡表示器Ｈａ
は短絡表示を行う。

一方、配電線Ｌが変電所の遮断器がトリップにより無電
圧状態になり、アンド回路１７から論理値０→１に対応
する信号Ｓｉｇ７が出力され、オア回路５５は同Ｓｉｇ
７に基づいて発振保持回路１０５に論理値０→１に対応
する信号を出力する。すると、発振保持回路１０５はそ
の信号に基づいて論理値１→０に対応する信号をＩＣ５
７のクリヤ端子９６に出力し、ＩＣ５７は発振回数９５
の発振を開始させるとともに、発振数の再分割を開始さ
せる。

そして、ＩＣ５７が所定数分割すると、その出力端子か
ら論理値１に対応する信号をナンド回路５８の一方の端
子に印加する。又、抵抗Ｒ６２とコンデンサＣ１８の時
定数により遅延されてノット回路６２に論理値１に対応
する信号が印加され、同ノット回路６２はその論理値１
に対応する信号に基づいてナンド回路５８の他方の端子
に論理値０に対応する信号を印加する。すると、ナンド
回路５８は両端子に印加された立上がり信号に基づいて
論理値１に対応する１つのパルス信号をノット回路５６
に印加する。

すると、同ノット回路５６はその論理値０に対応する信
号に基づいて論理値１に対応する信号Ｓｉｇ６（表示復
帰信号）をオア回路６０に印加する。次いでオア回路６
０は論理値１に対応する信号Ｓｉｇ６（表示復帰信号）
に基づいて論理値１に対応する信号を次段に印加するこ
とにより、抵抗Ｒ６５の電圧をスイッチングトランジス
タＴｒ１１のベース端子に印加し、同スイッチングトラ
ンジスタＴｒ１１をオン動作する。この結果、スイッチ
ングトランジスタＴｒ１１から短絡表示器Ｈａのリセッ
ト端子に表示復帰駆動電流が供給される。

この表示復帰駆動電流により短絡表示器Ｈａがリセット
され、定常表示状態に復帰する。

又、一方前記ノット回路５６からの論理値１に対応する
信号を保持解除回路１０６が入力すると、この信号に基
づいて同保持解除回路１０６はその出力側から論理値１
に対応する信号を発振保持回路１０５に出力する。する
と、発振保持回路１０５はその信号に基づいて論理値１
に対応する信号を出力する。この結果、ＩＣ５７は発振
回路９５の発振を停止状態にする。すなわち、発振保持
回路１０５及びＩＣ５７は元の状態に復帰する。

なお、このトリップ可能な短絡電流が配電線Ｌに流れて
ノット回路１２から論理値１に対応する信号がアンド回
路３８に印加されると、不一致回路８３のオア回路４４
には論理値０に対応する信号が印加されるため、アンド
回路４５に論理値０に対応する信号を印加する。従っ
て、同アンド回路４５は論理値０に対応する信号（低電
位）を次段に印加するため、スイッチングトランジスタ
Ｔｒ７はオフ状態のままとなり、チェック表示器Ｈｃは
表示動作しない。

又、第二，第三の電流変成器ＣＴ２，ＣＴ３が取着され
ている配電線Ｌに変電所の遮断器がトリップ可能な短絡
電流が流れた場合にも前記と同様に短絡表示器Ｈａは短
絡表示するとともに、時限回路９３により所定時間後に
は定常表示状態に復帰する。

次に自己診断回路８３の作用について説明する。

第一の短絡検出回路Ｘａに接続されるチェック信号発生
回路のノット回路３２から所定時間毎に論理値１に対応
する信号の次段に印加すると、スイッチングトランジス
タＴｒ５は前記論理値１に対応する信号に基づいて抵抗
Ｒ３２の電圧が印加されることによりオン動作（導通）
する。この結果、このスイッチングトランジスタＴｒ５
を介してチェック信号Ｓｉｇ１（チェック電流）が第一
の短絡検出回路ＸａにおけるフォトカプラＰＣの発光ダ
イオードＬＥＤのプラス端子に注入される。

今、第一の短絡検出回路Ｘａが正常な場合には前記短絡
電流を検知した場合と同様に各回路素子及び論理回路は
動作するため、ノット回路１２はチェック信号比較回路
８１のアンド回路３８の一方の端子に論理値１に対応す
る信号が印加される。

又、第一のチェック信号発生回路７８のノット回路３２
からチェック信号比較回路８１のオア回路３３に論理値
１に対応する信号が印加されるため、同オア回路３３は
論理値１に対応する信号を次段に印加する。すると、ノ
ット回路３９は各回路素子及び論理回路の動作に基づい
て論理値１に対応する信号をアンド回路３８及びアンド
回路４０の一方の端子に印加する。

前記のようにアンド回路３８は他方の入力端子に短絡検
出回路Ｘａ，及び短絡判別回路に注入されたチェック信
号Ｓｉｇ１に基づいてノット回路１２が論理値１に対応
する信号（すなわち、前記一方の入力端子に印加される
論理値１に対応する信号と同じパルス幅を有する信号）
が印加される。すると、不一致回路８３のオア回路４４
は次段に論理値０に対応する信号を印加する。

この結果、アンド回路４５はオア回路４４から論理値０
に対応する信号が印加されることにより、論理値０に対
応する信号を抵抗Ｒ４３に印加するためスイッチングト
ランジスタＴｒ７はオフ状態であり、チェック表示器Ｈ
ｃは表示動作しない。

なお、このチェック信号Ｓｉｇ１が第一の短絡検出回路
Ｘａに注入された場合、表示ロック回路７６のアンド回
路４７が短絡表示器Ｈａの駆動回路におけるアンド回路
１７の他方の入力端子に論理値０に対応する信号を印加
する。そのため、前記アンド回路１７の他方の入力端子
に対し論理値１に対応する信号又は論理値０に対応する
信号のいずれが印加されても同アンド回路１７は論理値
０に対応する信号を次段に印加するため、スイッチング
トランジスタＴｒ４はオフ状態のままである。

従って、第一の短絡検出回路Ｘａに注入されたチェック
信号Ｓｉｇ１により短絡表示器Ｈａが表示動作すること
はない。

反対に第一の短絡検出回路Ｘａにおける発光ダイオード
ＬＥＤから短絡判別回路のノット回路１２までの回路素
子，論理回路が断線している場合にはノット回路１２か
ら論理値０に対応する信号が不一致回路８３の一方の入
力端子に印加されるため、同不一致回路８３のオア回路
４４は次段に論理値１に対応する信号を印加する。

又、第一の短絡検出回路Ｘａにおける発光ダイオードＬ
ＥＤから短絡判別回路のノット回路１２までの回路素
子，論理回路の不具合により、ノット回路１２から印加
される論理値１に対応する信号のパルス幅と、チェック
信号比較回路８１に注入されたチェック信号に基づいて
ノット回路３９からアンド回路３８の他方の入力端子に
印加される論理値１に対応する信号のパルス幅とが一致
していない場合には、この不一致回路８３は前記と同様
にそのオア回路４４から論理値１に対応する信号を次段
に印加する。

前記のようにオア回路４４から論理値１に対応する信号
がアンド回路４５に印加されることにより、論理値１に
対応する信号を抵抗Ｒ４３に印加するためスイッチング
トランジスタＴｒ７はオン状態となって、表示駆動電流
をセット端子１９を介してチェック表示器Ｈｃに供給す
る。

この結果、チェック表示器Ｈｃは駆動コイル（図示しな
い）が励磁されることにより、ディスクの裏面に付され
た標識が外部へ表示して短絡検出回路Ｘａ又は短絡判別
回路７０が異常であることを示す。

前記のように異常表示したチェック表示器Ｈｃを正常表
示に表示復帰するにはスイッチＳ２をオン操作すればよ
い。すると電源回路９７から表示復帰駆動電流がリセッ
ト端子２１を介して供給されるとチェック表示器Ｈｃは
復帰駆動コイル（図示しない）が励磁されることにより
ディスクの表面に付された標識が外部へ表示され、正常
状態であることを示す。

なお、以上の第一の短絡検出回路Ｘａ及び短絡判別回路
７０にチェック信号Ｓｉｇ１が注入された場合について
説明したが、第二のチェック信号発生回路７９又は第三
のチェック信号発生回路８０からそれぞれチェック信号
Ｓｉｇ２，Ｓｉｇ３が第二の短絡検出回路Ｘｂ又は第三
の短絡検出回路Ｘｃに注入された場合にも同様である。

次に、地絡故障時の作用について説明する。

配電線Ｌに地絡故障が生じた場合、位相比較判別回路８
４は零相電流変成器８５及び零相電圧検出器８６を介し
て配電線Ｌに流れる零相電流及び零相電圧を検出し、そ
の零相電流と零相電圧の位相比較を行なう。

そして、位相比較判別回路８４は零相電圧の位相を基準
として零相電流の位相が例えば０〜１１０度進みに近い
場合には地絡故障点が右側であるとして、右側表示出力
端子Ｐ６から論理地１に対応する判定信号を一定時間ア
ンド回路４８に印加する。

続いてアンド回路４８が論理値１に対応する信号をナン
ド回路５０の一方の端子に印加する。又、抵抗Ｒ４９と
コンデンサＣ１６の時定数により遅延されてノット回路
５１に論理値１に対応する信号が印加され、同ノット回
路５１はその論理値１に対応する信号に基づいてナンド
回路５０の他方の端子に論理値０に対応する信号を印加
する。すると、ナンド回路５０は両端子に印加された立
上がり信号に基づいて論理値１に対応する１つのパルス
信号をノット回路５２に印加する。

すると、同ノット回路５２はその論理値０に対応する信
号に基づいて論理値１に対応する信号を次段に印加し、
スイッチングトランジスタＴｒ８はベース端子に抵抗Ｒ
５２の電圧が印加されることによりオン動作する。この
結果、スイッチングトランジスタＴｒ８は右側方向表示
器Ｈｂ１に地絡方向表示信号としての右側方向表示駆動
電流を出力する。

この結果、この右側方向表示駆動電流により右側方向表
示器Ｈｂ１は地絡表示を行う。

又、前記スイッチングトランジスタＴｒ８がオン動作し
たとき、抵抗Ｒ５５の電圧がトランジスタＴｒ９のベー
ス端子に印加されることにより同トランジスタＴｒ９が
オン動作し、ベースに印加された信号を増幅して次段に
印加する。すると、ノット回路５３には論理値０に対応
する信号が印加され、ノット路５３が次段に論理値１に
対応する信号Ｓｉｇ４を印加する。

この結果、オア回路１５４の他方の入力端子に論理値１
に対応する信号が印加されることにより、オア回路１５
４は次段に論理値１に対応する信号を印加する。さら
に、オア回路１５４は次段に論理値１に対応する信号を
印加する。すると、抵抗Ｒ１５７の電圧がスイッチング
トランジスタＴｒ１１０のベース端子に印加されること
により同スイッチングトランジスタＴｒ１１０がオン動
作される。この結果、スイッチングトランジスタＴｒ１
１０からリセット端子２１を介して左側方向表示器Ｈｂ
２に表示復帰駆動電流が供給される。

このとき、左側方向表示器Ｈｂ２が正常表示の場合には
前記表示復帰駆動電流により復帰駆動コイルが励磁され
ても、ステータの磁極部は磁極に変化がないため、ディ
スクは定常表示状態を保持し続ける。

反対に左側方向表示器Ｈｂ２が地絡方向表示状態の場合
にはステータの磁極部は正常表示状態の場合とは反対の
磁極になっているため、前記復帰駆動電流により復帰駆
動コイルが励磁された際に、ステータの磁極部は反対の
磁極に代り、その結果ディスクは正常表示に回動復帰す
る。

又、前記ノット回路５３が次段に論理値１に対応する信
号Ｓｉｇ４を印加すると、オア回路５５の入力端子に論
理値１に対応する信号が印加されることにより、同オア
回路５５は発振保持回路１０５に論理値１に対応する信
号を印加する。その結果、前記短絡故障の時と同様にＩ
Ｃ５７は発振回路の発振数の分割をクリアして、発振数
の再分割を開始する。

そして、ＩＣ５７は所定時分割すると、すなわち、所定
時間経過すると、その出力端子から論理値０に対応する
信号をナンド回路５８の一方の端子に印加する。

以下前記短絡表示器Ｈａを復帰表示させるときと同様に
表示復帰信号発生回路１０３が動作し、ノット回路５６
は論理値１に対応する信号Ｓｉｇ６（表示復帰信号）を
オア回路５４に印加する。すると、オア回路５４は次段
に論理値１に対応する信号を印加し、抵抗Ｒ５７の電圧
がスイッチングトランジスタＴｒ１０のベース端子に印
加されることにより同スイッチングトランジスタＴｒ１
０がオン動作される。

この結果、トランジスタＴｒ１０からリセット端子２１
を介して右側方向表示器Ｈｂ１に表示復帰駆動電流が出
力され、同右側方向表示器Ｈｂ１は表示復帰する。

一方位相比較判別回路８４は零相電流の位相が例えば１
８０〜２９０度ずれているときには地絡故障点が左側で
あるとして左側表示出力端子Ｐ１０６から論理値１に対
応する判定信号をアンド回路１４８に一定時間印加す
る。

以下前記右側方向表示器Ｈｂ１の駆動回路と同様に左側
方向表示器Ｈｂ２の各回路素子及び論理素子が動作して
スイッチングトランジスタＴｒ１０８がオン動作するこ
とにより、左側方向表示器Ｈｂ２に左側方向表示駆動電
流を出力する。

この結果、左側方向表示器Ｈｂ２は左側方向を表示す
る。

一方、前記スイッチングトランジスタＴｒ１０８がオン
動作すると、前記右側方向表示器Ｈｂ１の復帰用の駆動
回路と同様にトランジスタＴｒ１０９がオン動作し、ベ
ースに印加された信号を増幅して次段に印加する。これ
により、ノット回路１５３が次段に論理値１に対応する
信号を印加する。

この結果、右側方向表示器Ｈｂ１の復帰駆動回路を構成
するオア回路５４が論理値１に対応する信号を次段に印
加してスイッチングトランジスタＴｒ１０をオン動作す
る。すると、スイッチングトランジスタＴｒ１０からリ
セット端子２１を介して左側方向表示器Ｈｂ２に表示復
帰駆動電流が供給される。

このとき、右側方向表示器Ｈｂ１が正常表示の場合には
前記表示復帰駆動電流により復帰駆動コイルが励磁され
ても、ステータの磁極部は磁極に変化がないため、ディ
スクは正常表示状態を保持し続ける。

反対に右側方向表示器Ｈｂ１が地絡方向表示状態の場合
にはステータの磁極部は正常表示状態の場合とは反対の
磁極になっているため、前記復帰駆動電流により復帰駆
動コイルが励磁されて際に、ステータの磁極部は反対の
磁極に代り、その結果ディスクは正常表示に回動復帰す
る。

又、前記ノット回路１５３が次段に論理地１に対応する
信号Ｓｉｇ５を印加すると、時限回路９３のオア回路５
５はＩＣ５７のクリヤ端子９６に論理値１に対応する信
号を印加する。その結果、時限回路９３は所定時間後に
ノット回路５６が論理値１に対応する信号Ｓｉｇ６（表
示復帰信号）をオア回路１５４に印加する。

すると、オア回路１５４は次段に論理値１に対応する信
号を印加することにより、抵抗Ｒ１５７の電圧がスイッ
チングトランジスタＴｒ１１０のベース端子に印加され
ることにより同スイッチングトランジスタＴｒ１１０が
オン動作される。

この結果、スイッチングトランジスタＴｒ１１０からリ
セット端子２１を介して左側方向表示器Ｈｂ２に表示復
帰駆動電流が出力され、同左側方向表示器Ｈｂ２は表示
復帰する。

この実施例では短絡検出回路Ｘａ，Ｘｂ，Ｘｃにおいて
はフォトカプラＰＣにて短絡電流に基づく信号のアナロ
グ入力を図り、同フォトカプラＰＣによりディジタル出
力を図っているため、フォトカプラＰＣのフォトトラン
ジスタＰＴｒの高感度、高速性能により抵抗Ｒ１の抵抗
値を小さくすることができ、そのことによって同抵抗Ｒ
１の発熱を低減することができる。

第２実施例 次に第２実施例を第４図に従って説明する。

なお、前記第１実施例と同一又は相当する構成について
は同一符号を付し、その説明を省略する。

この実施例では第１実施例において、右側方向表示器Ｈ
ｂ１及び左側方向表示器Ｈｂを復帰表示駆動する駆動回
路の構成中、抵抗Ｒ５３，Ｒ５４，Ｒ５５，トランジス
タＴｒ９及びノット路路５３、並びに抵抗Ｒ１５３，Ｒ
１５４，Ｒ１５５，スイッチングトランジスタＴｒ１０
９及びノット回路１５３が省略されている。そして、そ
の代わりに、表示駆動する駆動回路におけるノット回路
５２の出力端子がオア回路１５４の一方の入力端子に接
続され、又、ノット回路１５２の出力端子がオア回路５
４の一方の入力端子に接続されている。

従って、この実施例では右側方向表示器Ｈｂ１の駆動回
路においてはノット回路５２が論理値１に対応する信号
Ｓｉｇ４が次段に印加したとき時限回路９３のＩＣ５７
が発振回路９５の発振数の再分割を開始する。さらに、
左側方向表示器Ｈｂ２の駆動回路においてはノット回路
１５２が論理値１に対応する信号Ｓｉｇ５が次段に印加
したとき時限回路９３のＩＣ５７が発振回路９５の発振
数の再分割を開始する。

又、この実施例では前記第１実施例の構成中電源回路９
７が別電源ではなく、第三の短絡検出回路Ｘａに設けら
れているところが異なっている。

すなわち、ダイオードアレイＤａの両端子間にはトラン
ジスタＴｒ２０のコレクタ・エミッタ・ダイオードＤ２
０及び充電可能なバッテリ６５の直列回路が接続されて
いる。又、前記トランジスタＴｒ２０のコレクタ・ベー
ス間には抵抗Ｒ６５が接続され、又、前記トランジスタ
Ｔｒ２０のベース端子と全波整流器３のマイナス端子間
にはツェーナダイオードＺＤが接続されている。

この電源回路９７はダイオードアレイＤａ間の順方向電
圧を前記トランジスタＴｒ２０及びツェーナダイオード
ＺＤ等にてさらに定電圧化し、バッテリ６５を充電する
ようになっている。

そして、定常の負荷電流が配電線Ｌに流されている場合
には前記バックアプ用のバッテリ６５を消費せず、負荷
電流により各回路に駆動電流を供給するようになってい
る。そして、変電所の遮断器がトリップして配電線Ｌに
負荷電流が流れなくなったときにはバックアップ用のバ
ッテリ６５が各回路に必要な駆動電流を出力端子Ｐ１か
ら供給するようになっている。

又、チェック信号発生回路７８〜８０においては前記実
施例では各相用に複数個のＩＣ５７を使用していたが、
この実施例では共通のＩＣ５７を使用し、第二及び第三
の短絡検出回路Ｘｂ，Ｘｃ用のアンド回路２９の一方の
入力端子とＩＣ５７の一対の出力端子にはそれぞれ抵抗
Ｒ６６，Ｒ６７、アンド回路６６の直列回路が接続され
ている。同抵抗Ｒ６７のプラス端子と全波整流器３のマ
イナス端子間にはコンデンサＣ２２が接続され、前記抵
抗Ｒ６６の両端子間には逆向きのダイオードＤ２１と抵
抗Ｒ６８の直列回路が接続されている。

又、前記アンド回路６６の出力端子には抵抗Ｒ２７のプ
ラス端子が接続されているところが第１実施例と異なっ
ている。

従って、この実施例ではＩＣ５７の使用数を減らすこと
ができる。

この実施例では第三の短絡検出回路Ｘｃにおいては前記
フォトカプラＰＣにより、ディジタル出力と短絡検出回
路に直列に接続したダイオードアレイＤａがアイソレー
トされているため、そのことによって、一個の電流変成
器ＣＴに対し短絡検出回路Ｘｃ、電源回路９７、無電圧
検出回路７２を接続する構成が可能となる。

第３実施例 次に第３実施例を第５図及び第６図に従って説明する。

なお、この実施例では前記第１実施例及び第２実施例と
同一又は相当する構成については同一符号を付してその
説明を省略し、大きく異なるところのみを説明する。

検出器は各相の配電線Ｌに対して電流検出器としての第
一，第二及び第三の電流変成器ＣＴ１，ＣＴ２，ＣＴ３
及び電源用の電流変成器ＣＴがそれぞれ取着され、同第
一〜第三の電流変成器ＣＴ１，ＣＴ２，ＣＴ３の二次側
端子は互いに接続されてスター回路が構成されている。
又、同スター回路内には三相分合成された零相電流を検
出するための抵抗Ｒが接続され、前記第一〜第三の電流
検出器ＣＴ１，ＣＴ２，ＣＴ３とともに零相検出器８５
が構成されるとともに、又、零相電圧を検出する零相電
圧検出器８６が設けられている。

又、短絡検出部においては第一の電流変成器ＣＴ１の一
方の二次側端子と前記抵抗Ｒの端子間には補助電流変成
器ＣＴａ１の一次側が接続され、又、その二次側間には
ツェナーダイオードＺＤ，抵抗Ｒ１，平滑コンデンサＣ
１及びダイオードＤの並列回路が接続されるとともに、
ダイオードＤ１及びコンデンサＣ２の直列回路が接続さ
れている。前記ツェナーダイオードＺＤ，抵抗Ｒ１，平
滑コンデンサＣ１，ダイオードＤ，ダイオードＤ１及び
コンデンサＣ２により整流回路３が構成されている。

従って、短絡電流が配電線Ｌに流れると、その短絡電流
に基づいて第一の電流変成器ＣＴ１が変成電流を補助電
流変成器ＣＴａ１を介して出力し、整流回路３はその変
成電流を整流する。そして、前記フォトカプラＰＣはそ
の整流されたアナログ信号を入力し、発光ダイオードＬ
ＥＤ及びフォトトランジスタＰＴｒによりディジタル出
力するようになっている。

第二の短絡検出回路Ｘｂ及び第三の短絡検出回路Ｘｃは
第一の短絡検出部と同様に第二の補助電流変成器ＣＴａ
２，及び第三の補助電流変成器ＣＴａ３が設けられてい
る。なお、第三の短絡検出回路Ｘｃにおいてはフォトト
ランジスタＰＴｒ，抵抗Ｒ５，Ｒ１０，コンデンサＣ３
及びスイッチングトランジスタＴｒ１は前記整流回路３
に接続される代りに後記全波整流器２のマイナス端子に
接続されている。

次に無電圧検出部について説明する。

電源用の検出器ＣＴの二次側端子Ｐ２０，Ｐ２１には全
波整流器２が接続され、同全波整流器２のプラス端子・
マイナス端子間には平滑コンデンサＣ３０及びコンデン
サＣ３１が接続されている。又、全波整流器２のプラス
端子・マイナス端子間には抵抗Ｒ１２，Ｒ１３の直列回
路が接続されているところが無電圧検出部における第１
実施例の構成と異なっているところである。

従って、この実施例では短絡検出回路Ｘａ，Ｘｂ，Ｘｃ
においてはフォトカプラＰＣて短絡電流に基づく信号の
アナログ入力を図り、同フォトカプラＰＣによりディジ
タル出力を図っているため、フォトカプラＰＣのフォト
トランジスタＰＴｒの高感度、高速性能により補助変成
器ＣＴａ１，ＣＴａ２，ＣＴａ３から出力される変成電
流を確実に検出することができる。

短絡地絡検出表示装置の制御回路は配電線Ｌに対して第
１の電流変成器ＣＴ１〜第３の電流変成器ＣＴ３及び電
源用の電流変成器ＣＴにて一次絶縁が図られ、補助電流
変成器ＣＴａ１〜ＣＴａ３にて二次絶縁が図られ、さら
にはフォトカプラＰＣによって三次絶縁が図られる。従
って、制御回路の絶縁性の信頼性を向上することができ
る。

このようにこの実施例ではスター回路にそれぞれ補助変
成器（ＣＴａ）を挿入することにより、スター回路にそ
れぞれ補助電流変成器（ＣＴａ）を挿入することによ
り、下記の式から明らかなように、 一次側の換算インピーダンスＺ＝Ｚ′／ｎ ２ ｎ ；ＣＴａの巻数比 Ｚ′；二次側のインピーダンス ＣＴａの二次側のインピーダンスを大きくすることがで
き、スター回路を絶縁することができるため、まわりこ
み電流の影響を排除できる。従って、回路構成が簡単に
なり、制御回路の絶縁信頼性が向上する。

なお、この発明は前記実施例に限定されるものではな
く、この発明の趣旨から逸脱しない範囲で任意に変更す
ることも可能である。

発明の効果 以上詳述したようにこの発明は自己診断回路により短絡
検出制御回路を自己診断し、短絡検出制御回路に不具合
が有る場合にはチェック表示器が異常表示するため、不
具合のある検出表示装置を定期点検で発見することがで
きる。従って、従来表示装置がもっていた不確定要素す
なわち、配電線路の故障点発見に及ぼす不具合検出表示
装置の悪影響を除去することができる。しかも、自己診
断回路による回路故障の診断中は配電線に短絡電流が流
れた場合でも表示ロック回路により表示駆動回路の作動
がロックされ、短絡表示の前にチェック表示が優先して
行われるので、回路故障のチェック漏れをしたままで短
絡表示がなされる確率を少なくでき、短絡表示器による
短絡表示の信頼性を向上することができる。又、定期検
査が行なわれない状態で配電線故障が発生したとして
も、検出表示装置が正常動作か異常動作かは検出動作状
況と、故障診断表示を確認することで容易に確認でき
る、このため、故障点の早期発見のための信頼性を向上
することができる優れた効果を奏する。

【図面の簡単な説明】

第１図はこの発明を具体化した短絡地絡方向検出表示装
置の電気ブロック回路図を示し、（ａ）はこの発明の要
部の電気ブロック回路図、（ｂ）は時限回路の電気ブロ
ック回路図、第２図（ａ），（ｂ），（ｃ）は同じく短
絡地絡方向検出表示装置の電気回路図を示し、（ａ）は
この発明の要部の電気回路図、（ｂ）は電源回路図、
（ｃ）は時限部制御回路図、第３図は短絡表示器の略体
図、第４図は第２実施例の電気回路図、第５図は第３実
施例のブロック回路図、第６図（ａ），（ｂ）は同じく
それぞれ要部電気回路図，電源回路図である。 ６８…短絡検出部、６９…無電圧検出部、７０…短絡判
別回路、７１…電流判別スイッチング回路、７２…無電
圧検出回路、７３…第二の波形操作回路、７４…第一の
波形操作回路、７６…表示ロック回路、７７…自己診断
回路、７８…第一のチェック信号発生回路、７９…第二
のチェック信号発生回路、８０…第三のチェック信号発
生回路、８１…チェック信号比較回路、８２…チェック
表示器の駆動回路、８３…不一致回路、９３…時限回
路、９５…発振回路、９７…電源回路、９８…表示駆動
回路としての短絡表示スイッチング回路、９９…表示復
帰用スイッチング回路、Ｘａ…第一の短絡検出回路、Ｘ
ｂ…第二の短絡検出回路、Ｘｃ…第三の短絡検出回路、
Ｈａ…短絡表示器、Ｈｂ１…右側方向表示器、Ｈｂ２…
左側方向表示器、Ｈｃ…チェック表示器、ＣＴ１…第一
の電流変成器、ＣＴ２…第二の電流変成器、ＣＴ３…第
三の電流変成器、Ｌ…配電線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 勝則 愛知県犬山市上小針１番地 株式会社高松 電気製作所内 (72)発明者 久富 光春 愛知県犬山市上小針１番地 株式会社高松 電気製作所内 (56)参考文献 特開 昭58−33330（ＪＰ，Ａ) 実開 昭58−72670（ＪＰ，Ｕ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】配電線に短絡電流が流れたとき電流検出器
   が出力する検出信号に基づいて制御信号を出力する短絡
   検出制御回路と、同制御回路からの制御信号に基づいて
   短絡表示器を駆動する表示駆動回路とを備えた短絡検出
   表示装置において、 前記短絡検出制御回路には、常時所定時間毎にチェック
   信号を発生するチェック信号発生回路と、注入される２
   つの信号比較に基づいてチェック表示器を作動するチェ
   ック信号比較回路とを備えた自己診断回路を接続する一
   方、前記チェック信号比較回路と前記表示駆動回路との
   間にはチェック信号比較回路の作動時に表示駆動回路の
   作動をロックする表示ロック回路を接続し、 前記チェック信号発生回路は短絡検出制御回路及びチェ
   ック信号比較回路に対してそれぞれチェック信号を個別
   注入し、前記チェック信号比較回路は、チェック信号発
   生回路から注入されたチェック信号と、前記短絡検出制
   御回路に注入されたチェック信号に基づいて同制御回路
   からチェック信号比較回路に出力される信号との比較判
   別を行い、両者が一致しているときはチェック表示器を
   正常表示にするとともに、両信号が一致していないとき
   はチェック表示器を異常表示させるように構成したこと
   を特徴とする短絡検出表示装置の制御回路。