JPH065254B2 - 故障電流検出表示装置 - Google Patents

Description

【発明の詳細な説明】 発明の目的 （産業上の利用分野） この発明は配電線に流れる短絡電流や、地絡電流を検出
して配電線の故障表示を行う故障電流検出表示装置に関
するものである。

（従来技術） 従来から配電線に地絡故障が生じたときには事故区間の
早期発見と、故障区間の分離及び健全区間の早期送電の
観点から、まず変電所遮断器を開き、次に変電所遮断器
を再閉路するとともに、電源側の区分開閉器から順次投
入して健全区間に再送電を行い、地絡故障区間に至った
ときに変電所遮断器が再遮断される。そして、変電所の
遮断器が再々閉路されたときには前記地絡故障区間を区
分する区分開閉器を開放状態にロックして地絡故障区間
のみが分離され、健全区間のみ再送電が行なわれること
により、地絡故障区間を探索している。そして、地絡故
障区間が探索できると、その故障区間において各電柱に
設けられた関連配電機器の絶縁抵抗測定を反復実行する
ことにより地絡点の検出を行なっている。

（発明が解決しようとする問題点） 前記のように従来は地絡故障区間が分かった後にその地
絡故障区間に存在する電柱等に配設される関連配電機器
を各電柱毎に順次絶縁抵抗測定を行なっていたため、こ
れに多くの時間を要するという作業上の問題点があり、
地絡点の検出に時間がかかる欠点があった。

そこで出願人は前記問題点を解消するために、特眼昭５
９−２８１３２３号にて短絡・地絡方向検出表示装置を
提案している。この短絡・地絡方向検出表示装置はその
制御回路に駆動電流を供給する電源回路に充電可能なバ
ッテリを使用している。

ところが前記バッテリが劣化して制御回路に所定電圧の
駆動電流を供給できない場合には短絡地絡の故障電流が
配電線に流れても制御回路が検出動作しなくなる虞があ
る。

発明の構成 （問題点を解決するための手段） この発明は前記問題点を解消するためになされたもので
あって、この発明の故障電流検出表示装置は制御回路に
は遮断時において制御回路への駆動電流供給を行うバッ
クアップ用駆動電源を接続し、同バックアップ用駆動電
源の電圧が所定電圧に保持されているときに電源電圧チ
ェック表示器を正常表示に駆動する電圧正常表示駆動回
路と、前記バックアップ用駆動電源の電圧が所定電圧以
下に低下したときに電源電圧チェック表示器を低圧表示
に駆動する電圧低下表示駆動回路とを設けたとをその要
旨とするものである。

（作用） 前記構成により、バックアップ用駆動電源の電圧が所定
電圧に保持されているときにはの電圧正常表示回路が電
源電圧チェック表示器を正常表示に駆動する。

反対にバックアップ用駆動電源の電圧が所定電圧以下に
低下したときにはの電圧低下表示駆動回路が電源電圧チ
ェック表示器を低圧表示に駆動する。

（実施例） 以下、この発明を短絡地絡方向検出表示装置に具体化し
た一実施例を第１図〜第６図に従って説明する。

（検出器） 第１図において、まず短絡地絡方向検出表示装置１の検
出器について説明すると、検出器は各相の配電線Ｌに対
して取着配置される電流検出器としての第一，第二及び
第三の電流変成器ＣＴ１，ＣＴ２，ＣＴ３と、配電線Ｌ
に流れる零相電流を検出する零相電流検出器としての零
相電流変成器（以下ＺＣＴという）２と、零相電圧検出
器（以下ＺＰＤという）３とが設けられている。

前記第一，第二，第三の電流変成器ＣＴ１，ＣＴ２，Ｃ
Ｔ３は配電線に短絡電流が流れたときその二次側から変
成電流を出力するようになっている。

なお、Ｐ９，Ｐ１０はＺＣＴ２の出力端子、Ｐ１１，Ｐ
１２はＺＰＤ３の出力端子である。

（制御回路） 制御回路は大別して短絡検出部、無電圧検出部、短絡判
別部、短絡表示器の駆動部、位相比較判別回路、地絡方
向表示器の駆動部、電源部、時限部とから構成されてい
る。

以下、各部を図面に従って詳細に説明する。

I．短絡検出部 短絡検出部は第一，第二及び第三の短絡検出回路Ｘａ，
Ｚｂ，Ｘｃとから構成されている。

まず、第一の短絡検出部Ｘａについて説明する。

前記第一の電流変成器ＣＴ１に接続される両端子間には
チョークコイル５ａ，５ｂを介して整流回路としての全
波整流器６が接続されている。又、両端子間にはサージ
吸収回路としてのサージアブソーバ７が接続されてい
る。

全波整流器６のプラス，マイナス両端子間には平滑コン
デンサＣ１と抵抗Ｒ１との並列回路が接続されている。
同じく全波整流器６のプラス，ナイマス両端子間には抵
抗Ｒ２、切替スイッチＳ、互いに抵抗値が異なる抵抗Ｒ
３及び抵抗Ｒ４の並列回路及びフォトカプラＰＣの発光
ダイオードＬＥＤとからなる直列回路が接続されてい
る。前記切替スイッチＳを抵抗Ｒ３又は抵抗Ｒ４側に切
替接続することにより、この短絡地絡方向検出表示装置
１を異なる定常の負荷電流が流れる配電線Ｌに対して取
着することができるようになっている。

後記する電源回路Ｚの出力端子Ｐ１３（プラス端子）と
前記全波整流器６のマイナス端子間にはスイッチングト
ランジスタＴｒ１のエミッタ・コレクタと、同コレクタ
を介して接続した抵抗Ｒ５との直列回路が接続されてい
る。前記スイッチングトランジスタＴｒ１のコレクタに
はダイオードＤ１が接続されている。前記全波整流器６
のママイナス端子とスイッチングトランジスタＴｒ１の
ベース端子間には抵抗Ｒ６，前記フォトカプラＰＣにお
けるフォトトランジスタＰＴｒのエミッタ・コレクタが
接続され、同抵抗Ｒ６のプラス端子と前記出力端子Ｐ１
３との間には抵抗Ｒ７が接続されている。

従って、短絡電流が配電線Ｌに流れると、その短絡電流
に基づいて第一の電流変成器ＣＴ１が変成電流を出力
し、全波整流器６はその変成電流を全波整流する。そし
て、前記フォトカプラＰＣはその全波整流されたアナロ
グ信号を入力し、発光ダイオードＬＥＤ及びフォトトラ
ンジスタＰＴｒによりディジタル出力するようになって
いる。さらに、ベース端子に印加されるディジタル信号
のレベルが所定値の場合にはスイッチングトランジスタ
Ｔｒ１がオン動作し、短絡電流検知信号を出力するよう
になっている。

前記抵抗Ｒ１〜Ｒ７、フォトカプラＰＣ、スイッチング
トランジスタＴｒ１、ダイオードＤ１とにより第２図に
おける電流判別スイッチング回路５０が構成されてい
る。

そして、サージ吸収回路７，整流回路６及び前記電流判
別スイッチング回路５０とにより第一の短絡検出回路Ｘ
ａが構成されている。

第二の短絡検出回路Ｘｂ及び第三の短絡検出回路Ｘｃは
第一の短絡検出部と同様に構成されるため、同一の構成
に対して同一符号を付し、その説明を省略する。なお、
第三の短絡検出回路Ｘｃにおいて抵抗Ｒ１と全波整流器
６のマイナス端子との間には抵抗Ｒ１４が接続されてい
る。

II．無電圧検出部 次に無電圧検出部について説明する。

前記第三の短絡検出回路Ｘｃにおいて抵抗Ｒ１のマイナ
ス端子と全波整流器６のマイナス端子間にはダイオード
アレイＤａが接続され、同ダイオードアレイＤａ１を構
成する途中のダイオードのプラス端子側及び全波整流器
６のマイナス端子間には抵抗Ｒ１５，Ｒ１６の直列回路
と、ノイズ防止用のコンデンサＣ２との並列回路が接続
されている。

又、後記する電源回路の出力端子Ｐ１３と全波整流器６
のマイナス端子間には抵抗Ｒ１７、トランジスタＴｒ２
のコレクタ・エミッタが接続され、前記抵抗Ｒ１６のプ
ラス端子は同トランジスタＴｒ２のベース端子に接続さ
れている。さらに抵抗Ｒ１６の両端子間にはコンデンサ
Ｃ３が接続されている。

同トランジスタＴｒ２のコレクタにはインバータＩｎ１
の入力端子が接続され、同インバータＩｎ１の出力端子
にはノット回路１３が接続されている。

そして、配電線Ｌが定常状態のときにはダイオードアレ
イ間の電圧が前記抵抗Ｒ１５，Ｒ１６にて分圧され、ト
ランジスタＴｒ２は抵抗Ｒ１６の電圧がベース端子に印
加されることにより導通し、ダイオードアレイ間の信号
を電圧増幅してインバータＩｎ１の入力端子に印加する
ようになっている。

従って、前記トランジスタＴｒ２のコレクタ・エミッタ
間の電圧が０となるため、インバータＩｎ１の入力端子
に論理値０に対応する信号が印加され、その出力端子か
らは論理値１に対応する信号が出力される。すると、ノ
ット回路１３はその論理値１に対応する信号に基づいて
論理値０に対応する信号を出力する。

反対に、配電線Ｌに短絡事故等により変電所の遮断器が
トリップしたとき、ダイオードアレイ間の電圧が無電圧
となるため前記トランジスタＴｒ２のベース端子には前
記抵抗Ｒ１６の電圧（すなわち無電圧）が印加され、ト
ランジスタＴｒ２はオフするようになっている。する
と、トランジスタＴｒ２がオフ状態のため、前記インバ
ータＩｎ１にはトランジスタＴｒ２のコレクタ・エミッ
タ間の電圧、すなわち、論理値１に対応する信号が印加
される。従って、インバータＩｎ１の出力端子からは論
理値０に対応する信号が出力され、ノット回路１３はそ
の論理値０に対応する信号に基づいて波形を矩形化し、
論理値１に対応する信号（無電圧検出信号）を出力す
る。

前記ダイオードアレイＤａ、抵抗Ｒ１５〜Ｒ１７、コン
デンサＣ２、Ｃ３、トランジスタＴｒ２により無電圧検
出回路５１が構成されている。

さらに、インバータＩｎ１及びノット回路１３とにより
第二の波形操作回路５２が構成され、両回路５１，５２
とから無電圧検出部が構成されている。

III，短絡判別部 次に前記第一〜第三の短絡検出回路Ｘａ，Ｘｂ．ｘｃか
ら出力されるディジタル信号である短絡検出信号と、前
記無電圧検出回路５１から第二の波形操作回路５２を介
して無電圧検出信号を入力する短絡判別部について説明
する。

前記各短絡検出回路Ｘａ、Ｘｂ，Ｘｃにおけるダイオー
ドＤ１のマイナス端子は互いに接続されるとともに、同
ダイオードＤ１のマイナス端子は第一の波形操作回路と
してのアンド回路８及び抵抗Ｒ９を介して第一のゲート
回路としてのアンド回路９の一方の入力端子に接続され
ている。同ダイオードＤ１のマイナス端子と全波整流器
６のマイナス端子間には抵抗Ｒ８とコンデンサＣ４の並
列回路が接続され、ＣＲ回路の時定数により所定時間前
記アンド回路８の入力端子に論理値１に対応する抵抗Ｒ
８の電圧を印加するようになっている。

前記抵抗Ｒ８及びコンデンサＣ４とにより信号メモリ回
路５３が構成されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と全波整流
器６のマイナス端子間にはスイッチングトランジスタＴ
ｒ３のコレクタ・エミッタとエミッタを介して接続され
る抵抗Ｒ１０との直列回路が接続され、同抵抗Ｒ１０の
両端子間にはコンデンサＣ５が並列に接続されている。
前記スイッチングトランジスタＴｒ３のエミッタ端子は
後記サイリスタＳＣＲ１のゲート端子に接続され、抵抗
Ｒ１０の電圧を印加するようになっている。

そして、前記スイッチングトランジスタＴｒ３のベース
端子には前記アンド回路９の出力端子が抵抗Ｒ１１を介
して接続されている。又、前記抵抗Ｒ１１のマイナス端
子と全波整流器６のマイナス端子間には抵抗Ｒ１２が接
続され、同抵抗Ｒ１２の電圧をスイッチングトランジス
タＴｒ３のベース端子に印加するようになっている。

従って、アンド回路８に論理値１に対応する信号が所定
時間入力されると、同アンド回路８はその論理値１に対
応して矩形波である論理値１に対応する信号（短絡電流
検知信号）をアンド回路９に出力する。同アンド回路９
はアンド回路８からの論理値１に対応する信号が印加さ
れている間に前記無電圧検出回路５１からの論理値１に
対応する信号（無電圧検出信号）が印加されると、両信
号に基づいて論理値１に対応する第一のスイッチ信号を
出力する。すると、スイッチングトランジスタＴｒ３の
ベース端子には前記第一のスイッチ信号に基づいて抵抗
Ｒ１２の電圧が印加されることにより、同スイッチング
トランジスタＴｒ３はオン動作（導通）する。

前記信号メモリ回路５３、アンド回路（第一の波形操作
回路）８、アンド回路（第一のゲート回路）９とにより
短絡判別部が構成されている。

IV．短絡表示器の駆動部 次に短絡表示器Ｈａの駆動部について説明する。

後記する電源回路Ｚの出力端子Ｐ１３（プラス端子）と
第一の短絡検出回路Ｘａにおける全波整流器６のマイナ
ス端子間にはダイオードＤ２，充電抵抗Ｒ１３，駆動電
源としてのコンデンサＣ６の直列回路が接続され、常時
コンデンサＣ６を充電するようになっている。同コンデ
ンサＣ６のプラス端子と第一の検出回路Ｘａの全波整流
器６のマイナス端子間にはサイリスタＳＣＲ１のアノー
ド・カソード，ダイオードＤ３，及び短絡表示器Ｈａの
セット端子１０・共通端子１１の直列回路が接続されて
いる。又、短絡表示器Ｈａのセット端子１０・共通端子
１１間には駆動用フライホイールダイオードＤ４が接続
されている。

従って、スイッチングトランジスタＴｒ３がオン動作
（導通）すると、前記コンデンサＣ５と抵抗Ｒ１０に電
圧を印加する。その結果、コンデンサＣ５と抵抗Ｒ１０
から前記サイリスタＳＣＲ１のゲート端子に電圧を印加
し、同サイリスタＳＣＲ１を導通させるようになってい
る。そして、サイリスタＳＣＲ１の導通により、コンデ
ンサＣ６の電荷が放電され、短絡表示器Ｈａに短絡表示
駆動電流を出力するようになっている。

前記ダイオードＤ２，充電抵抗Ｒ１３及びコンデンサＣ
６とにより表示駆動電源充電回路５４が構成されるとと
もに、前記抵抗Ｒ１０，コンデンサＣ５，サイリスタＳ
ＣＲ１とにより第一のスイッチング回路５５（第２図参
照）が構成されている。

後記する電源回路Ｚの出力端子Ｐ１３（プラス端子）と
第一の短絡検出回路Ｘａにおける全波整流器６のマイナ
ス端子間には抵抗Ｒ１８，スイッチングトランジスタＴ
ｒ４のコレクタ・エミッタの直列回路が接続されてい
る。同スイッチングトランジスタＴｒ４のベース端子と
前記サイリスタＳＣＲ１のカソード端子間にはダイオー
ドＤ５，抵抗Ｒ１９の直列回路が接続されている。さら
に、前記抵抗Ｒ１９のマイナス端子と前記全波整流器６
のマイナス端子間には抵抗Ｒ２０が接続され、スイッチ
ングトランジスタＴｒ４のベース端子に抵抗Ｒ２０の電
圧を印加するようになっている。

後記する電源回路Ｚの出力端子Ｐ１３（プラス端子）と
第一の短絡検出回路Ｘａにおける全波整流器６のマイナ
ス端子間にはスイッチングトランジスタＴｒ５のエミッ
タ・コレクタ，抵抗Ｒ２１の直列回路が接続されてい
る。さらに、前記抵抗Ｒ２１の両端子間にはコンデンサ
Ｃ７が接続され、同コンデンサＣ７のプラス端子には後
記する時限回路ＴのＩＣ１４のクリア端子２２に対しダ
イオードＤ１３を介して接続されている。

前記スイッチングトランジスタＴｒ５のベース端子と前
記スイッチングトランジスタＴｒ４のコレクタ端子間に
は抵抗Ｒ２２が接続され、前記スイッチングトランジス
タＴｒ４のコレクタ・エミッタ間の電圧を同スイッチン
グトランジスタＴｒ５のベース端子に印加するようにな
っている。

従って、前記サイリスタＳＣＲ１が導通していないとき
にはスイッチングトランジスタＴｒ４及びスイッチング
トランジスタＴｒ５はオフ状態である。そして、前記サ
イリスタＳＣＲ１が導通すると、抵抗Ｒ２０の電圧がス
イッチングトランジスタＴｒ４のベース端子に印加され
るため、同スイッチングトランジスタＴｒ４がオン動作
（導通）する。すると、スイッチングトランジスタＴｒ
５のベース端子の電位が下がり、同スイッチングトラン
ジスタＴｒ５はオン動作する。すると、コンデンサＣ９
と抵抗Ｒ２１とからそのＣＲ回路の時定数によりクリア
制御信号ＳＧ１が時限回路ＴのＩＣ１４のクリア端子２
２に出力される。

前記ダイオードＤ５、抵抗Ｒ１８〜Ｒ２２、スイッチン
グトランジスタＴｒ４，Ｔｒ５とにより電圧増幅回路５
６が構成されている。

前記コンデンサＣ６のプラス端子と短絡表示器Ｈａのリ
セット端子１２間にはサイリスタＳＣＲ２のアノード・
カソード，ダイオードＤ６の直列回路が接続されてい
る。又、短絡表示器Ｈａのリセット端子１２・共通端子
１１間には復帰駆動用フライホイールダイオードＤ７が
接続されている。前記サイリスタＳＣＲ２のゲート端子
には後記する時限回路Ｔのシュミット・トリガ回路ＳＣ
が抵抗Ｒ２３，ダイオードＤ８を介して接続されてい
る。さらに、前記サイリスタＳＣＲ２のゲート端子と全
波整流器６のマイナス端子間には抵抗Ｒ２４とコンデン
サＣ８の並列回路が接続されている。

従って、シュミット・トリガ回路ＳＣから表示復帰信号
Ｓｉｇ４が出力されると、前記コンデンサＣ８と抵抗Ｒ
２４に電圧を印加する。その結果、コンデンサＣ８と抵
抗Ｒ２４から前記サイリスタＳＣＲ２のゲート端子に電
圧を印加し、同サイリスタＳＣＲ２を導通させるように
なっている。そして、サイリスタＳＣＲ２の導通によ
り、コンデンサＣ６の電荷が放電され、短絡表示器Ｈａ
に復帰駆動電流を出力するようになっている。

前記抵抗Ｒ２４，コンデンサＣ８，サイリスタＳＣＲ２
とにより短絡表示器復帰用スイッチング回路５７（第２
図参照）が構成されている。

Ｖ．短絡表示器 ここで短絡表示器Ｈａを第４図〜第６図について詳細に
説明する。

短絡表示器Ｈａは複数の磁気反転表示器から構成され
る。一つの磁気反転表示器は両端部がＮ極及びＳ極に磁
化されたディスク１５が回動軸１６を中心に回転可能に
支承され、又、丸棒状のステータが１７がディスク１５
のＳ極と対応する磁極部１７ａ及びディスク１５のＮ極
と対応する磁極部１７ｂを有するように形成されてい
る。なお、前記ステータ１７は保磁力の小さな材質にて
形成するのが好ましい。前記両磁極部１７ａ，１７ｂ間
には同磁極部１７ａ，１７ｂが第４図の状態にてディス
ク１５の両端磁極に対し同極性に磁化されるように共通
端子１１とセット端子１０に両端が接続される駆動コイ
ル１８が巻回されている。

又、前記駆動コイル１８に隣接して前記両磁極部１７
ａ，１７ｂ間には同磁極部１７ａ，１７ｂが第５図の状
態にてディスク１５の両端磁極に対し同極性に磁化され
るように共通端子１１とリセット端子１２に接続される
復帰駆動コイル１９が巻回されている。

前記ディスク１５の表面１５ａ及び裏面１５ｂには互い
に異なる色の標識（この実施例では表面１５ａは黒色、
裏面１５ｂは赤色）が表示されている。

そして、各磁気反転表示器の駆動コイル１８及び復帰駆
動コイル１９は互いに並列に接続されている（第６図参
照）。

従って、短絡表示器Ｈａに接地端子１０を介して短絡表
示駆動電流が流れると、各駆動コイル１８が励磁され、
第５図に示すように磁極部１７ａがＳ極に、磁極部ｂが
Ｎ極に磁化され、各ディスク１５はそのＮ極が磁極部１
７ａ（Ｓ極）に、そのＳ極が磁極部１７ｂ（Ｎ極）に対
向するように反転回動され、各ディスク１５の裏面１５
ｂに付された標識が外部へ一斉に表示（短絡表示）され
る。

又、反対に短絡表示器Ｈａにリセット端子１２を介して
復帰駆動電流が流れると、各復帰駆動コイル１９は励磁
され、第４図に示すように磁極部１７ａがＮ極に、磁極
部１７ｂがＳ極に磁化され、各ディスク１５はそのＮ極
が磁極部１７ａ（Ｎ極）に、そのＳ極が磁極部１７ｂ
（Ｓ極）に対向するように反転回動され、各ディスク１
５の表面２１ａに付された標識が外部へ一斉に定常表示
される。

VI．位相比較判別回路 次に位相比較判別回路２０について説明する。

位相比較判別回路２０は前記ＺＣＴ２の出力端子Ｐ９，
Ｐ１０に接続されるとともに、ＺＰＤ３の出力端IVＰ１
１，Ｐ１２に接続されている。

第２図において同位相比較判別回路１１はＺＣＴ２が零
相電流を検出したときサージ吸収回路５８を介して出力
する零相電流検出信号と、ＺＰＤ３が零相電圧を検知し
たときにサージ吸収回路５９を介して出力する零相電圧
検出信号とを入力すると、位相比較回路６０が両信号に
基づいて零相電流と零相電圧の位相比較を行なうように
なっている。

そして、位相判別回路６１は前記位相比較回路６０の位
相比較の結果零相電圧の位相を基準として零相電流の位
相が０〜１１０度進みに近い場合には地絡故障点が表示
器の右側であるとして、制御信号を出力するようになっ
ている。反対に、位相判別回路６１は前記位相比較回路
６０の位相比較の結果零相電流の位相が１８０度ずれて
いるときには地絡故障点が表示器の左側であるとして制
御信号を出力するようになっている。

又、スイッチング回路６２は前記位相判別回路６１の制
御信号に基づきオン動作するようになっている。さらに
信号メモリ回路６３は前記スイッチング回路６２のオン
動作に応答し、零相電流の位相が０〜１１０度進みに近
い場合には右側表示出力端子Ｐ１４から論理値１に対応
する判定信号を一定時間出力するようになっている。
又、信号メモリ回路６３は前記スイッチング回路６２の
オン動作に応答し、零相電流の位相が１８０度ずれてい
るときには地絡故障点が表示器の左側であるとして左側
表示出力端子Ｐ１５から論理値１に対応する判定信号を
一定時間出力するようになっている。

前記サージ吸収回路５８，５９、位相比較回路６０、位
相判別回路６１、スイッチング回路６２及び信号メモリ
回路６３とにより位相比較判別回路２０が構成されてい
る。

VII．地絡方向表示器の駆動部 前記右側表示出力端子Ｐ１４には第二のゲート回路とし
てのアンド回路２１の入力端子が接続され、右側表示出
力端子Ｐ１４から論理値１に対応する判定信号を入力す
ると、その出力端子から論理値１に対応する第二のスイ
ッチ信号を印加するようになっている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）とアース端
子Ｐ１６間にはダイオードＤ９，充電抵抗Ｒ２５，駆動
電源としてのコンデンサＣ９の直列回路が接続され、常
時コンデンサＣ９を充電するようになっている。

前記ダイオードＤ９，充電抵抗Ｒ２５，コンデンサＣ９
とにより第２図における表示駆動電源充電回路６４が構
成されている。

同コンデンサＣ９のプラス端子と右側表示を行なう右側
方向表示器Ｈｂ１のセット端子１０間にはサイリスタＳ
ＣＲ３，ダイオードＤ１０の直列回路が接続され、コン
デンサ９のマイナス端子は右側方向表示器Ｈｂ１の共通
端子１１に接続されている。又、右側方向表示器Ｈｂ１
のセット端子１０・共通端子１１間には駆動用フライホ
イールダイオードＤ１１が接続されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）とアース端
子Ｐ１６間にはスイッチングトランジスタＴｒ６のコレ
クタ，エミッタとエミッタを介して接続される抵抗Ｒ２
６との直列回路が接続されている。同抵抗Ｒ２６の両端
子にはコンデンサＣ１０が並列に接続されている。前記
スイッチングトランジスタＴｒ６はそのエミッタ端子が
サイリスタＳＣＲ２のゲート端子に接続されるとともに
ベース端子が前記アンド回路２１の出力端子が抵抗Ｒ２
７を介して接続されている。さらに、前記抵抗Ｒ２７の
マイナス端子とアース端子Ｐ１６間には抵抗Ｒ２８が接
続され、前記スイッチングトランジスタＴｒ６のベース
端子に電圧を印加するようになっている。

従って、前記アンド回路２１から論理値１に対応する第
二のスイッチ信号が出力されると抵抗Ｒ２８の電圧がス
イッチングトランジスタＴｒ６のベース端子に印加され
る。この結果、同スイッチングトランジスタＴｒ６はオ
ン動作（導通）され、前記コンデンサ１０と抵抗Ｒ２６
に電圧が印加される。その結果、コンデンサＣ１０と抵
抗Ｒ２６から前記サイリスタＳＣＲ３のゲート端子に電
圧を印加し、同サイリスタＳＣＲ３を導通させる。そし
て、サイリスタＳＣＲ３の導通により、コンデンサＣ９
の電荷が放電され、前記右側方向表示器Ｈｂ１に地絡方
向表示信号としての地絡表示駆動電流を出力するように
なっている。

前記抵抗Ｒ２６〜Ｒ２８、スイッチングトランジスタＴ
ｒ６、コンデンサＣ１０、及びサイリスタＳＣＲ３とに
より、第２図における第二のスイッチング回路６５が構
成されている。

又、後記する電源回路Ｚの出力端子Ｐ１３とアース端子
Ｐ１６間には抵抗Ｒ２９，スイッチングトランジスタＴ
ｒ７のコレクタ・エミッタの直列回路が接続されてい
る。同スイッチングトランジスタＴｒ７のベース端子と
前記サイリスタＳＣＲ３のカソード端子間にはダイオー
ドＤ１２，抵抗Ｒ３０の直列回路が接続されている。さ
らに、前記抵抗Ｒ３０のマイナス端子とアース端子Ｐ１
６間には抵抗Ｒ３１が接続され、スイッチングトランジ
スタＴｒ７のベース端子に抵抗Ｒ３１の電圧を印加する
ようになっている。

後記する電源回路Ｚの出力端子Ｐ１３とアース端子間に
はスイッチングトランジスタＴｒ８のエミッタ・コレク
タ，抵抗Ｒ３２の直列回路が接続されている。さらに、
前記抵抗３２の両端子間にはコンデンサＣ１１が接続さ
れ、同コンデンサＣ１１のプラス端子には後記する時限
回路ＴのＩＣ１４のクリア端子２２がダイオードＤ１４
を介して接続されている。

前記スイッチングトランジスタＴｒ８のベース端子と前
記スイッチングトランジスタＴｒ７のコレクタ端子間に
は抵抗Ｒ３３が接続され、前記スイッチングトランジス
タＴｒ７のコレクタ・エミッタ間の電圧を同スイッチン
グトランジスタＴｒ８のベース端子に印加するようにな
っている。

従って、前記サイリスタＳＣＲ３が導通していないとき
にはスイッチングトランジスタＴｒ７及びスイッチング
トランジスタＴｒ８はオフ状態である。そして、前記サ
イリスタＳＣＲ３が導通すると、抵抗Ｒ３１の電圧がス
イッチングトランジスタＴｒ７のベース端子に印加され
るため、同スイッチングトランジスタＴｒ７がオン動作
（導通）する。

すると、スイッチングトランジスタＴｒ８のベース端子
の電位が下がり、同スイッチングトランジスタＴｒ８は
オン動作する。すると、コンデンサＣ１１と抵抗Ｒ３２
とからそのＣＲ回路の時定数によりクリア制御信号ＳＧ
２が時限回路ＴのＩＣ１４のクリア端子２２に出力す
る。

前記ダイオードＤ１２、抵抗Ｒ２９〜Ｒ３３、スイッチ
ングトランジスタＴｒ７，Ｔｒ８とにより電圧増幅回路
６６が構成されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）とアース端
子Ｐ１６間にはダイオードＤ２０，充電抵抗Ｒ４３，復
帰駆動電源としてのコンデンサＣ１５の直列回路が接続
され、常時コンデンサＣ１５を充電するようになってい
る。

前記ダイオードＤ２０，充電抵抗Ｒ４３，コンデンサＣ
１５により第２図における復帰駆動電源充電回路６７が
構成されている。

前記コンデンサＣ１５のプラス端子と右側方向表示器Ｈ
ｂ１のリセット端子１２間には前記サイリスタＳＣＲ５
のアノード・カソード，ダイオードＤ２１の直列回路が
接続されている。又、右側方向表示器Ｈａのリセット端
子１２・共通端子１１間には復帰駆動用フライホイール
ダイオードＤ２２が接続されている。前記サイリスタＳ
ＣＲ５のゲート端子には後記する時限回路Ｔのシュミッ
ト・トリガ回路ＳＣが抵抗Ｒ２３，ダイオードＤ２３を
介して接続されている。さらに、前記サイリスタＳＣＲ
５のゲート端子とアース端子Ｐ１６間には抵抗Ｒ４４と
コンデンサＣ１６の並列回路が接続されている。

従って、シュミット・トリガ回路ＳＣから表示復帰信号
Ｓｉｇ４が出力されると、前記コンデンサＣ１６と抵抗
Ｒ４４に電圧を印加する。その結果、コンデンサＣ１６
と抵抗Ｒ４４から前記サイリスタＳＣＲ５のゲート端子
に電圧を印加し、同サイリスタＳＣＲ５を導通させるよ
うになっている。そして、サイリスタＳＣＲ５の導通に
より、コンデンサＣ１５の電荷が放電され、右側方向表
示器Ｈｂ１に復帰駆動電流を出力する。

前記抵抗Ｒ４４，コンデンサＣ１６，サイリスタＳＣＲ
５とにより第２図における地絡方向表示器復帰用スイッ
チング回路６８が構成されている。

又、前記コンデンサＣ１１のプラス端子は後記左側方向
表示器Ｈｂ２用の復帰駆動用のサイリスタＳＣＲ６のゲ
ート端子に対しダイオードＤ２４を介して接続されてい
る。そして、スイッチングトランジスタＴｒ８がオン動
作した場合にサイリスタＳＣＲ６がオン動作するゲート
トリガ電圧を印加するようになっている。

同様に前記左側表示出力端子Ｐ１５には第二のゲート回
路としてのアンド回路２３の入力端子が接続されてい
る。すなわち、このアンド回路２３は左側表示出力端子
Ｐ１５から論理値１に対応する判定信号を入力すると、
その出力端子から論理値１に対応する第二のスイッチ信
号を印加するようになっている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）とアース端
子Ｐ１６間にはダイオードＤ１５，充電抵抗Ｒ３４，駆
動電源としてのコンデンサＣ１２の直列回路が接続さ
れ、常時コンデンサＣ１２を充電するようになってい
る。

前記ダイオードＤ１５，充電抵抗Ｒ３４，コンデンサＣ
１２とにより第２図における表示駆動電源充電回路６９
が構成されている。

同コンデンサＣ１２のプラス端子と左側表示を行なう左
側方向表示器Ｈｂ２のセット端子１０間にはサイリスタ
ＳＣＲ４，ダイオードＤ１６の直列回路が接続され、コ
ンデンサＣ１２のマイナス端子は左側方向表示器Ｈｂ２
の共通端子１１に接続されている。又、左側方向表示器
Ｈｂ２のセット端子１０・共通端子１１間には駆動用フ
ライホイールダイオードＤ１７が接続されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）とアース端
子Ｐ１６間にはスイッチングトランジスタＴｒ９のコレ
クタ，エミッタとエミッタを介して接続される抵抗Ｒ３
５との直列回路が接続されている。同抵抗Ｒ３５の両端
子にはコンデンサＣ１３が並列に接続されている。前記
スイッチングトランジスタＴｒ９はそのエミッタ端子が
サイリスタＳＣＲ４のゲート端子に接続されるとともに
ベース端子が前記アンド回路２３の出力端子が抵抗Ｒ３
６を介して接続されている。さらに、前記抵抗Ｒ３６の
マイナス端子とアース端子Ｐ１６間には抵抗Ｒ３７が接
続され、前記スイッチングトランジスタＴｒ９のベース
端子に電圧を印加するようになっている。

従って、前記アンド回路２３から論理値１に対応する第
二のスイッチ信号が出力されると同第二のスイッチ信号
に基づいて抵抗Ｒ３７の電圧がスイッチングトランジス
タＴｒ９のベース端子に印加される。この結果、同スイ
ッチングトランジスタＴｒ９はオン動作（導通）され、
前記コンデンサＣ１３と抵抗Ｒ３５に電圧が印加され
る。その結果、コンデンサＣ１３と抵抗Ｒ３５から前記
サイリスタＳＣＲ４のゲート端子に電圧を印加し、同サ
イリスタＳＣＲ４を導通させる。そして、サイリスタＳ
ＣＲ４の導通により、コンデンサＣ１２の電荷が放電さ
れ、前記左側方向表示器Ｈｂ２に地絡方向表示信号とし
ての地絡表示駆動電流を出力するようになっている。

前記抵抗Ｒ３５〜Ｒ３７、スイッチングトランジスタＴ
ｒ９、コンデンサＣ１３、及びサイリスタＳＣＲ４とに
より、第２図における第二のスイッチング回路７０が構
成されている。

又、後記する電源回路Ｚの出力端子Ｐ１３（プラス端
子）とアース端子Ｐ１６間には抵抗Ｒ３８，スイッチン
グトランジスタＴｒ１０のコレクタ・エミッタの直列回
路が接続されている。同スイッチングトランジスタＴｒ
１０のベース端子と前記サイリスタＳＣＲ４のカソード
端子間にはダイオードＤ１８，抵抗Ｒ３９の直列回路が
接続されている。さらに、前記抵抗Ｒ３９のマイナス端
子とアース端子Ｐ１６間には抵抗Ｒ４０が接続され、ス
イッチングトランジスタＴｒ１０のベース端子に抵抗Ｒ
４０の電圧を印加するようになっている。

後記する電源回路Ｚの出力端子Ｐ１３（プラス端子）と
アース端子Ｐ１６間にはスイッチングトランジスタＴｒ
１１のエミッタ・コレクタ，抵抗Ｒ４１の直列回路が接
続されている。さらに、前記抵抗Ｒ４１の両端子間には
コンデンサＣ１４が接続され、同コンデンサＣ１４のプ
ラス端子には後記する時限回路ＴのＩＣ１４のクリア端
子２２がダイオードＤ１９を介して接続されている。

前記スイッチングトランジスタＴｒ１１のベース端子と
前記スイッチングトランジスタＴｒ１０のコレクタ端子
間には抵抗Ｒ４２が接続され、前記スイッチングトラン
ジスタＴｒ１０のコレクタ・エミッタ間の電圧を同スイ
ッチングトランジスタＴｒ１１のベース端子に印加する
ようになっている。

従って、前記サイリスタＳＣＲ４が導通していないとき
にはスイッチングトランジスタＴｒ１０，スイッチング
トランジスタＴｒ１１はオフ状態である。そして、前記
サイリスタＳＣＲ４が導通すると、抵抗Ｒ４０の電圧が
スイッチングトランジスタＴｒ１０のベース端子に印加
されるため、同スイッチングトランジスタＴｒ１０がオ
ン動作する。

すると、スイッチングトランジスタＴｒ１１のベース端
子の電位が下がり、同スイッチングトランジスタＴｒ１
１はオン動作する。すると、コンデンサＣ１４と抵抗Ｒ
４１とからそのＣＲ回路の時定数によりクリア制御信号
ＳＧ３が時限回路ＴのＩＣ１４のクリア端子２２に出力
する。

前記ダイオードＤ１８、抵抗Ｒ３８〜Ｒ４１、スイッチ
ングトランジスタＴｒ１０，Ｔｒ１１とにより電圧増幅
回路７１が構成されている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）とアース端
子Ｐ１６間にはダイオードＤ２５，充電抵抗Ｒ４５，復
帰駆動電源としてのコンデンサＣ１７の直列回路が接続
され、常時コンデンサＣ１７を充電するようになってい
る。

前記ダイオードＤ２５，充電抵抗Ｒ４５，コンデンサＣ
１７により第２図における 復帰駆動電源充電回路７２
が構成されている。

前記コンデンサＣ１７のプラス端子と左側方向表示器Ｈ
ｂ２のリセット端子１２間には前記サイリスタＳＣＲ６
のアノード・カソード，ダイオードＤ２６の直列回路が
接続されている。又、左側方向表示器Ｈｂ２のリセット
端子１２・共通端子１１間には復帰駆動用フライホイー
ルダイオードＤ２７が接続されている。前記サイリスタ
ＳＣＲ６のゲート端子には後記する時限回路Ｔのシュミ
ット・トリガ回路ＳＣが抵抗Ｒ２３，ダイオードＤ２８
を介して接続されている。さらに、前記サイリスタＳＣ
Ｒ６のゲート端子とアース端子Ｐ１６間には抵抗Ｒ４６
とコンデンサＣ１８の並列回路が接続されている。

従って、シュミット・トリガ回路ＳＣから表示復帰信号
Ｓｉｇ４が出力されると、前記コンデンサＣ１８と抵抗
Ｒ４６に電圧を印加する。その結果、コンデンサＣ１８
と抵抗Ｒ４６から前記サイリスタＳＣＲ６のゲート端子
に電圧を印加し、同サイリスタＳＣＲ６を導通させるよ
うになっている。そして、サイリスタＳＣＲ６の導通に
より、コンデンサＣ１７の電荷が放電され、左側方向表
示器Ｈｂ２に復帰駆動電流を出力する。

前記抵抗Ｒ４６，コンデンサＣ１８，サイリスタＳＣＲ
６とにより第２図における地絡方向表示器復帰用スイッ
チング回路７３が構成されている。

又、前記コンデンサＣ１４のプラス端子は後記右側方向
表示器Ｈｂ１用のサイリスタＳＣＲ５のゲート端子に対
しダイオードＤ２９を介して接続されている。そして、
スイッチングトランジスタＴｒ１１がオン動作した場合
にサイリスタＳＣＲ５がオン動作するゲートトリガ電圧
を印加するようになっている。

VIII．地絡方向表示器 地絡方向表示器を構成する一対の右側方向表示器Ｈｂ
１，左側方向表示器Ｈｂ２は前記短絡表示器Ｈａと同一
の構成になっており、両表示器Ｈｂ１，Ｈｂ２にセット
端子１０を介して地絡表示駆動電流が流れると、各駆動
コイル（図示しない）が励磁されることにより、各ディ
スクの裏面に付された標識が外部へ一斉に表示（地絡方
向表示）される。

又、反対に両表示器Ｈｂ１，Ｈｂ２にリセット端子１２
を介して復帰駆動電流が流れると、各復帰駆動コイル
（図示しない）は励磁されることにより、各ディスクの
表面に付された標識が外部へ一斉に定常表示される。

IX．時限部 次に時限回路Ｔについて説明する。

ＩＣ１４には抵抗Ｒ５０，コンデンサＣ２０，抵抗Ｒ５
１からなる発振回路７４が接続されてＩＣタイマが構成
され、同ＩＣ１４はその発振回路７４の発振数を分割す
るようになっている。

電源回路Ｚの出力端子Ｐ１３（プラス端子）と前記ＩＣ
１４のマイナス端子間にはスイッチングトランジスタＴ
ｒ１２のコレクタ・エミッタと、エミッタを介して接続
される抵抗Ｒ５２との直列回路が接続されている。な
お、抵抗Ｒ５２の両端子に接続されるコンデンサＣ２１
はノイズ防止用である。

前記スイッチングトランジスタＴｒ１２のベース端子に
はＩＣ１４の出力端子が抵抗Ｒ５３を介して接続され、
同スイッチングトランジスタＴｒ１２のベース端子と前
記第三の短絡検出回路Ｘｃにおける全波整流器６のマイ
ナス端子間には抵抗Ｒ５４が接続され、同抵抗Ｒ５４の
電圧を前記スイッチングトランジスタＴｒ１２のベース
端子に印加するようになっている。

又、電源回路Ｚの出力端子Ｐ１３（プラス端子）と前記
ＩＣ１４のマイナス端子間には抵抗Ｒ５５のスイッチン
グトランジスタＴｒ１３のコレクタ・エミッタとの直列
回路が接続されている。前記抵抗Ｒ５２のプラス端子と
スイッチングトランジスタＴｒ１３のベース端子間には
コンデンサＣ２２が接続され、前記スイッチングトラン
ジスタＴｒ１３のベース端子と前記第三の短絡検出回路
Ｘｃにおける全波整流器６のマイナス端子間には抵抗Ｒ
５６が接続されている。そして、前記コンデンサＣ２２
と抵抗Ｒ５６とにより微分回路が構成されている。

なお、前記ダイオードＤ１３，Ｄ１９，Ｄ１４のマイナ
ス端子と第三の短絡検出回路Ｘｃにおける全波整流器６
のマイナス端子間には抵抗Ｒ５７が接続されている。

前記スイッチングトランジスタＴｒ１２，Ｔｒ１３、コ
ンデンサＣ２１，抵抗Ｒ２３，抵抗Ｒ５３〜Ｒ５６、シ
ュミット・トリガ回路ＳＣとにより第２図における表示
復帰信号発生回路７５が構成されている。

このＩＣタイマはＩＣ１４が前記各回路からのクリア制
御信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３を入力すると、発
振回路７４の発振数の分割をクリアして、発振数の再分
割を開始するようになっている。そして、ＩＣ１４は所
定の数分割すると、すなわち、所定時間経過すると、そ
の出力端子から抵抗Ｒ５３を介して所定時間タイムアッ
プ信号を印加する。すると、抵抗Ｒ５４の電圧がスイッ
チングトランジスタＴｒ１２のベース端子に印加される
ため、スイッチングトランジスタＴｒ１２は前記タイム
アップ信号が印加されれいる間オン動作（導通）され、
前記コンデンサ２２と抵抗Ｒ５６の微分回路に電圧が印
加される。

その結果、所定時間タイムアップ信号の立上がりで同微
分回路から前記スイッチングトランジスタＴｒ１３のゲ
ート端子に電圧が印加されるため、同スイッチングトラ
ンジスタＴｒ１３がコンデンサＣ２２と抵抗Ｒ５６の時
定数時間だけオン動作（導通）されるようになってい
る。そして、スイッチングトランジスタＴｒ１３のオン
・オフ動作に基づいて、シュミット・トリガ回路ＳＣは
同シュミット・トリガ回路ＳＣに印加される信号を波形
成形し、各表示器Ｈａ，Ｈｂ１，Ｈｂ２に表示復帰信号
Ｓｉｇ４を出力するようになっている。

Ｘ．電源部 次に、電源部について説明すると、電源部は電源回路Ｚ
と電源電圧チェック回路７８とから構成されている。

電源回路Ｚは前記第三の短絡検出回路Ｘｃにおける全波
整流器６に設けられている。すなわち、ダイオードアレ
イＤａの両端子間にはトランジスタＴｒ１４，ダイオー
ドＤ３０及び充電可能なバッテリＢの直列回路とが接続
されている。又、前記トランジスタＴｒ１４のコレクタ
端子・ベース端子間には抵抗Ｒ５８が接続され、又、前
記トランジスタＴｒ１４のベース端子と全波整流器６の
マイナス端子間にはツェナーダイオードＺＤが接続され
ている。

前記ダイオードアレイＤａにて第２図における第一の定
電圧回路７６が構成されるとともに、抵抗Ｒ５８，トラ
ンジスタＴｒ１４及びツェナーダイオードＺＤとにより
第二の定電圧回路７７が構成されている。

この電源回路ＺはダイオードアレイＤａ２間の順方向電
圧を前記トランジスタＴｒ１４及びツェナーダイオード
ＺＤ等にてさらに定電圧化し、バッテリＢを充電するよ
うになっている。

そして、定常の負荷電流が配電線Ｌに流れているときは
前記バックアップ用のバッテリＢを消費せず、負荷電流
により前記各部に駆動電流を供給するようになってい
る。そして、変電所の遮断器がトリップして配電線Ｌに
負荷電流が流れなくなったときにはバックアップ用のバ
ッテリＢが各部に必要な駆動電流を出力端子Ｐ１３から
供給するようになっている。

電源電圧チェック回路７８について説明する。

前記バッテリＢの両端子間には抵抗Ｒ５９とトランジス
タＴｒ１５のコレクタ・エミッタの直列回路が接続され
るとともに、抵抗Ｒ６０，抵抗Ｒ６１の直列回路が接続
されている。又、前記抵抗Ｒ６１の両端子にはコンデン
サＣ２３が接続され、さらに前記抵抗Ｒ６１のプラス端
子はトランジスタＴＲ１５のベース端子に接続されて、
同抵抗Ｒ６１の電圧をトランジスタＴｒ１５のベース端
子に印加するようになっている。

前記バッテリＢの両端子間にはダイオードＤ３１，抵抗
Ｒ６２，電源電圧チェック表示器Ｈｃの共通端子２８・
セット端子２９，ダイオードＤ３２及びスイッチングト
ランジスタＴｒ１６のコレクタ・エミッタが接続されて
いる。又、電源電圧チェック表示器Ｈｃのセット端子２
９と共通端子間にはフリーホイールダイオードＤ３３が
接続されている。

前記トランジスタＴｒ１５のコレクタ端子と前記スイッ
チングトランジスタＴｒ１６のベース端子間にはインバ
ータＩｎ２，ノット回路２５，コンデンサＣ２４，抵抗
Ｒ６３，アンド回路２６及び抵抗Ｒ６４の直列回路が接
続されている。そして、前記抵抗Ｒ６３のプラス端子と
バッテリＢのマイナス端子間には抵抗Ｒ６５が接続さ
れ、又、前記スイッチングトランジスタＴｒ１６のベー
ス端子とバッテリＢのマイナス端子間には抵抗Ｒ６６が
接続されている。

従って、バッテリＢが所定電圧を保持しているときには
トランジスタＴｒ１５はベース端子に抵抗Ｒ６１の分圧
が印加され、オン状態となっている。そして、この状態
のときにはインバータＩｎ２には論理値０に対応する信
号が入力される。すると、インバータＩｎ２からは論理
値１に対応する信号をノット回路２５に印加し、同ノッ
ト回路２５はその論理値１に対応する信号に基づいて論
理値０に対応する信号をコンデンサＣ２４，抵抗Ｒ６
５，Ｒ６３に印加する。アンド回路２６は前記ＣＲ回路
からの論理値０に対応する信号を入力し、その信号に基
づいて論理値０に対応する信号をスイッチングトランジ
スタＴｒ１６のベース端子に印加するため、同スイッチ
ングトランジスタＴｒ１６はオフ状態となる。

反対に、バッテリＢが所定電圧以下になった場合にはト
ランジスタ１５のベース端子には所定のベース電圧が印
加されないため、オフ状態となる。すると、インバータ
Ｉｎ２には論理値１に対応する信号が入力され、その信
号に基づいてインバータＩｎ２は論理値０に対応する信
号をノット回路２５に出力し、同ノット回路２５はその
論理値０に対応する信号に基づいて論理値１に対応する
信号をコンデンサＣ２４，抵抗Ｒ６５，Ｒ６３に印加す
る。アンド回路２６は前記ＣＲ微分回路からの論理値１
に対応する信号に入力し、その信号に基づいて論理値１
に対応する信号をスイッチングトランジスタＴｒ１６の
ベース端子に印加するため、同スイッチングトランジス
タＴｒ１６はオン状態となる。

前記スイッチングトランジスタＴｒ１５，ＴＲ１６，イ
ンバータＩｎ２、ノット回路２５、アンド回路２６、コ
ンデンサＣ２４、抵抗Ｒ６３〜Ｒ６６及びダイオードＤ
３２とにより電圧低下表示駆動回路７９が構成されてい
る。

前記電源電圧チェック表示器Ｈｃのリセット端子３０と
バッテリＢのマイナス端子間にはダイオードＤ３４及び
スイッチングトランジスタＴｒ１７のコレクタ・エミッ
タが接続されている。

前記インバータＩｎ２の出力端子と前記スイッチングト
ランジスタＴｒ１７のベース端子間には，ノット回路３
２，３３、コンデンサＣ２５，抵抗Ｒ６７，アンド回路
３４及び抵抗Ｒ６８の直列回路が接続され前記抵抗Ｒ６
７のプラス端子とバッテリＢのマイナス端子間には抵抗
Ｒ６９が接続されている。又、前記スイッチングトラン
ジスタＴｒ１７のベース端子とバッテリＢのマイナス端
子間には抵抗Ｒ７０が接続されている。そして、電源電
圧チェック表示器Ｈｃのリセット端子３０と共通端子間
にはフリーホイールダイオードＤ３５が接続されてい
る。

従って、ノット回路３２は前記インバータＩｎ２から論
理値１に対応する信号を入力すると、同ノット回路３２
はその論理値１に対応する信号に基づいて論理値０に対
応する信号をノット回路３３に出力し、同ノット回路３
３は同信号に基づいて論理値１に対応する信号をコンデ
ンサＣ２５，抵抗Ｒ６７，Ｒ６９に印加する。アンド回
路３４前記ＣＲ微分回路からの論理値１に対応する信号
を入力し、その信号に基づいて論理値１に対応する信号
をスイッチングトランジスタＴｒ１７のベース端子に印
加するため、同スイッチングトランジスタＴｒ１７はオ
ン状態となる。

反対に、インバータＩｎ２が論理値０に対応する信号を
ノット回路３２に出力すると、ノット回路３２はその論
理値０に対応する信号に基づいて論理値１に対応する信
号をノット回路３３に出力し、同ノット回路３３は同信
号に基づいて論理値０に対応する信号をコンデンサＣ２
５，抵抗Ｒ６７，Ｒ６９に印加する。アンド回路３４は
前記ＣＲ回路からの論理値０に対応する信号を入力し、
その信号に基づいて論理値０に対応する信号をスイッチ
ングトランジスタＴｒ１７のベース端子に印加するた
め、同スイッチングトランジスタＴｒ１７はオフ状態と
なる。

前記スイッチングトランジスタＴｒ１７、ノット回路３
２，３３、アンド回路３４、コンデンサＣ２５、抵抗Ｒ
６７〜Ｒ６９及びダイオードＤ３４とにより電圧正常表
示駆動回路８０が構成されている。

XI．電源電圧チェック表示器 前記電源電圧チェック表示器Ｈｃは前記短絡表示器Ｈａ
とほぼ同様の構成になっており、共通端子２８・セット
端子２９を介して表示駆動電流が流れると、駆動コイル
（図示しない）が励磁されることにより、ディスクの裏
面に付された標識が外部へ表示してバッテリＢの電圧が
低下したことを示す。

又、反対に共通端子２８・リセット端子３０を介してリ
セット駆動電流が流れると、電源電圧チェック表示器Ｈ
ｃは復帰駆動コイル（図示しない）は励磁されることに
より、ディスクの表面に付された標識が外部へ表示さ
れ、バッテリＢが所定の電圧値を保持していることを示
す。

実施例の作用 以上のように構成された短絡地絡方向検出表示装置の制
御回路の作用について説明する。

さて、配電線Ｌに定常の負荷電流が流れている場合には
電源回路Ｚにおいては第三の電流変成器ＣＴ３から若干
の変成電流が出力され、その変成電流は全波整流器６に
より全波整流され、電源回路ＺのバッテリＢを充電す
る。さらに、電源回路Ｚは各回路Ｘａ，Ｘｂ，２０の駆
動電源として又表示駆動用の電源としてコンデンサＣ
６，Ｃ９，Ｃ１２，Ｃ１５，Ｃ１７を充電する。

又、このとき第一及び第二の短絡検出回路Ｘａ，Ｘｂに
おいては第一，及び第二の電流変成器ＣＴ１，ＣＴ２か
ら同じく若干の変成電流が出力され、その変成電流は全
波整流器６にて全波整流された後その大部分が抵抗Ｒ１
にて消費され、一方、第三の短絡検出回路Ｘｃにおいて
は、抵抗Ｒ１，抵抗Ｒ１５及びダイオードアレイＤａに
て消費される。

そして、この状態では変電所の遮断器はトリップする電
流でないため、又、各回路のサイリスタＳＣＲ１〜サイ
リスタＳＣＲ６はオフ状態である。

この状態で例えば第一の電流変成器ＣＴ１が取着されて
いる配電線Ｌに変電所の遮断器がトリップ可能な短絡電
流が流れると、第一の電流変成器ＣＴ１から第一の短絡
検出回路Ｘａに変成電流が出力される。そして、この変
成電流は全波整流器６にて全波整流されて、フォトカプ
ラＰＣはその全波整流されたアナログ信号を入力し、発
光ダイオードＬＥＤ及びフォットトランジスタＰＴｒに
よりディジタル出力する。すると、スイッチングトラン
ジスタＴｒ１はベース端子に印加されるディジタル信号
のレベルが所定値以上の場合にオン動作する。その結
果、抵抗Ｒ８とコンデンサＣ４のＣＲ回路の時定数によ
り抵抗Ｒ８の電圧が所定時間アンド回路８に論理値１に
対応する信号として印加される。

従って、同アンド回路８はその論理値１に対応して矩形
波である論理値１に対応する信号（短絡電流検知信号）
をアンド回路９に出力する。

一方、前記短絡電流により変電所の遮断器がトリップ
し、その結果、配電線Ｌが無電圧となると、第三の短絡
検出回路ＸｃにおけるダイオードアレイＤａ間の電圧が
無電圧となるため、トランジスタＴｒ２のベース端子に
は前記抵抗Ｒ１６の電圧（すなわち無電圧）が印加さ
れ、トランジスタＴｒ２はオフ動作する。すると、トラ
ンジスタＴｒ２がオフ状態のため、前記インバータＩｎ
１にはトランジスタＴｒ２のコレクタ・エミッタ間の電
圧、すなわち、論理値１に対応する信号が印加される。

従って、インバータＩｎ１の出力端子からは論理値０に
対応する信号が出力され、ノット回路１３はその論理値
０に対応する信号に基づいて波形を矩形化し、論理値１
に対応する信号（無電圧検出信号）を出力する。

同アンド回路９は前記アンド回路８からの論理値１に対
応する信号が印加されている間に前記無電圧検出回路５
１からの論理値１に対応する信号（無電圧検出信号）が
印加されると、両信号に基づいて同じく論理値１に対応
する第一のスイッチ信号を出力する。すると、スイッチ
ングトランジスタＴｒ３のベース端子には前記第一のス
イッチ信号に基づいて抵抗Ｒ１２の電圧が印加されるこ
とにより、同スイッチングトランジスタＴｒ３はオン動
作（導通）する。

すると、前記コンデンサＣ５と抵抗Ｒ１０に電圧を印加
する。その結果、コンデンサＣ５と抵抗Ｒ１０から前記
サイリスタＳＣＲ１のゲート端子に電圧を印加し、同サ
イリスタＳＣＲ１を導通させる。そして、サイリスタＳ
ＣＲ１の導通により、コンデンサＣ６の電荷が放電さ
れ、短絡表示器Ｈａに短絡表示駆動電流を出力する。

この短絡表示駆動電流により短絡表示器Ｈａは短絡表示
を行う。

又、前記サイリスタＳＣＲ１が導通すると、抵抗Ｒ２０
の電圧がスイッチングトランジスタＴｒ４のベース端子
に印加されるため、同スイッチングトランジスタＴｒ４
がオン動作（導通）する。すると、スイッチングトラン
ジスタＴｒ５のベース端子の電位が下がり、同スイッチ
ングトランジスタＴｒ５はオン動作する。すると、コン
デンサＣ９と抵抗Ｒ２１とからそのＣＲ回路の時定数に
よりクリア制御信号が時限回路ＴのＩＣ１４のクリア端
子２２に出力される。

ＩＣ１４は前記クリア制御信号を入力すると、発振回路
７４の発振数の分割をクリアして、発振数の再分割を開
始する。そして、ＩＣ１４は所定時間経過すると、その
出力端子から抵抗Ｒ５３を介して所定時間タイムアップ
信号を印加する。すると、抵抗Ｒ５４の電圧がスイッチ
ングトランジスタＴｒ１２のベース端子に印加されるた
め、スイッチングトランジスタＴｒ１２は前記タイムア
ップ信号が印加されている間オン動作（導通）され、前
記コンデンサ２２と抵抗Ｒ５６の微分回路に電圧が印加
される。

その結果、同微分回路から前記スイッチングトランジス
タＴｒ１３のゲート端子に電圧が印加されるため、同ス
イッチングトランジスタＴｒ１３がコンデンサＣ２２，
抵抗Ｒ５６の微分値定数時間のみオン動作（導通）され
る。そして、スイッチングトランジスタＴｒ１３のオン
・オフ動作に基づいて、シュミット・トリガ回路ＳＣは
同シュミット・トリガ回路ＳＣに印加される信号を波形
成形し、表示器Ｈａに表示復帰信号Ｓｉｇ４を出力す
る。

シュミット・トリガ回路ＳＣから表示復帰信号Ｓｉｇ４
が出力されると、前記コンデンサＣ８と抵抗Ｒ２４に電
圧を印加する。その結果、コンデンサＣ８と抵抗Ｒ２４
から前記サイリスタＳＣＲ２のゲート端子に電圧が印加
され、同サイリスタＳＣＲ２を導通させる。そして、サ
イリスタＳＣＲ２の導通により、コンデンサＣ６の電荷
が放電され、短絡表示器Ｈａに復帰駆動電流を出力す
る。

この復帰駆動電流により短絡表示器Ｈａがリセットさ
れ、定常表示状態に復帰する。

又、第二，第三の電流変成器ＣＴ２，ＣＴ３が取着され
ている配電線Ｌに変電所の遮断器がトリップ可能な短絡
電流が流れた場合にも前記と同様に短絡表示器Ｈａは短
絡表示するとともに、一定時間後には定常表示状態に復
帰する。

次に、配電線Ｌに地絡故障が生じた場合、位相比較判別
回路２０はＺＣＴ２及びＺＰＤ３を介して配電線Ｌに流
れる零相電流及び零相電圧を検出し、その零相電流と零
相電圧の位相比較を行なう。

そして、位相比較判別回路２０は零相電圧の位相を基準
として零相電圧の位相が例えば０〜１１０度進みに近い
場合には地絡故障点が右側であるとして、右側表示出力
端子Ｐ１４から論理値１に対応する判定信号を一定時間
アンド回路２１に出力する。

アンド回路２１は前記判定信号を入力すると、その出力
端子から論理値１に対応する第二のスイッチ信号を出力
し、スイッチングトランジスタＴｒ６はそのベース端子
に第二のスイッチ信号に基づいて抵抗Ｒ２８の電圧が印
加される。この結果、同スイッチングトランジスタＴｒ
６はオン動作（導通）され、前記コンデンサＣ１０と抵
抗Ｒ２６に電圧が印加される。すると、コンデンサＣ１
０と抵抗Ｒ２６から前記サイリスタＳＣＲ３のゲート端
子に電圧を印加し、同サイリスタＳＣＲ３を導通させ
る。そして、サイリスタＳＣＲ３の導通により、コンデ
ンサＣ９の電荷が放電され、前記右側方向表示器Ｈｂ１
に地絡方向表示信号としての地絡表示駆動電流を出力す
る。

すると、右側方向表示器Ｈｂ１は右側方向を表示する。

一方、前記サイリスタＳＣＲ３が導通すると、抵抗Ｒ３
１の電圧スイッチングトランジスタＴｒ７のベース端子
に印加されるため、同スイッチングトランジスタＴｒ７
がオン動作（導通）する。

すると、スイッチングトランジスタＴｒ８のベース端子
の電位が下がり、同スイッチングトランジスタＴｒ８は
オン動作する。その結果、コンデンサＣ１１と抵抗Ｒ３
２とからそのＣＲ回路の時定数によりクリア制御信号が
時限回路ＴのＩＣ１４のクリア端子２２に印加する。

すると、時限回路Ｔは短絡表示と同様に一定時間後にシ
ュミット・トリガ回路ＳＣから表示復帰信号Ｓｉｇ４を
印加し、前記コンデンサＣ１６と抵抗Ｒ４４に電圧を印
加する。その結果、コンデンサＣ１６と抵抗Ｒ４４から
前記サイリスタＳＣＲ５のゲート端子に電圧を印加し、
同サイリスタＳＣＲ５が導通する。その結果、コンデン
サＣ１５の電荷が放電され、右側方向表示器Ｈｂ１に復
帰駆動電流を出力する。

この復帰駆動電流により右側方向表示器Ｈｂ１はリセッ
トされ、定常表示状態に復帰する。

加えて、スイッチングトランジスタＴｒ８がオン動作す
ると、サイリスタＳＣＲ６のゲート端子に対しコンデン
サＣ１１と抵抗Ｒ３２とからそのＣＲ回路の時定数によ
りゲートトリガ電圧が印加され、サイリスタＳＣＲ６を
オン動作させる。すると、コンデンサＣ１７の電荷が放
電され、左側方向表示Ｈｂ２に復帰駆動電流を出力す
る。

この時、左側方向表示器Ｈｂ２が正常表示の場合には前
記復帰駆動電流により復帰駆動コイルが励磁されても、
ステータの磁極部は磁極に変化がないため、ディスクは
正常表示状態を保持し続ける。

反対に左側方向表示器Ｈｂ２が地絡方向表示状態の場合
にはステータの磁極部は正常表示状態の場合とは反対の
磁極になっているため、前記復帰駆動電流により復帰駆
動コイルが励磁された際に、ステータの磁極部は反対に
磁極に代り、その結果ディスクは正常表示に回動復帰す
る。

反対に、位相比較判別回路１１は零相電流の位相が例え
ば１８０〜２９０度ずれているときには地絡故障点が左
側であるとして左側表示出力端子Ｐ１５から論理値１に
対応する判定信号をアンド回路２３に一定時間印加す
る。

すると、前記アンド回路２３から論理値１に対応する第
二のスイッチ信号が出力されると同第二のスイッチ信号
に基づいて抵抗Ｒ３７の電圧がスイッチングトランジス
タＴｒ９にベース端子に印加される。この結果、同スイ
ッチングトランジスタＴｒ９はオン動作（導通）され、
前記コンデンサＣ１３と抵抗Ｒ３５に電圧が印加され
る。その結果、コンデンサＣ１３と抵抗Ｒ３５から前記
サイリスタＳＣＲ４のゲート端子に電圧を印加し、同サ
イリスタＳＣＲ４を導通させる。そして、サイリスタＳ
ＣＲ４の導通により、コンデンサＣ１２の電荷が放電さ
れ、前記左側方向表示器Ｈｂ２に地絡方向表示信号とし
ての地絡表示駆動電流を出力する。

すると、左側方向表示器Ｈｂ２は左側方向を表示する。

一方、前記サイリスタＳＣＲ４が導通すると、抵抗Ｒ４
０の電圧がスイッチングトランジスタＴｒ１０ノベース
端子に印加されるため、同スイッチングトランジスタＴ
ｒ１０がオン動作する。

すると、スイッチングトランジスタＴｒ１１のベース端
子の電位が下がり、同スイッチングトランジスタＴｒ１
１はオン動作する。すると、コンデンサＣ１４と抵抗Ｒ
４１とからそのＣＲ回路の時定数によりクリア制御信号
が時限回路ＴのＩＣ１４のクリア端子２２に印加する。

すると、時限回路Ｔは短絡表示と同様に一定時間後にシ
ュミット・トリガ回路ＳＣから表示復帰信号Ｓｉｇ４を
印加し、戦記コンデンサＣ１８と抵抗Ｒ４６に電圧を印
加する。その結果、コンデンサＣ１８と抵抗Ｒ４６から
前記サイリスタＳＣＲ６のゲート端子に電圧を印加し、
同サイリスタＳＣＲ６が導通する。そして、サイリスタ
ＳＣＲ６の導通により、コンデンサＣ１７の電荷が放電
され、左側方向表示器Ｈｂ２に復帰駆動電流を出力す
る。

この復帰駆動電流により左側方向表示器Ｈｂ２はリセッ
トされ、一定時間後に定常表示状態に復帰する。

加えて、スイッチングトランジスタＴｒ１１がオン動作
すると、サイリスタＳＣＲ５のゲート端子に対しコンデ
ンサＣ１４と抵抗Ｒ４１とからそのＣＲ回路の時定数に
よりゲートトリガ電圧が印加され、サイリスタＳＣＲ５
をオン動作させる。すると、コンデンサＣ１５の電荷が
放電され、右側方向表示器Ｈｂ１に復帰駆動電流を出力
する。

この時、右側方向表示器Ｈｂ１が正常表示の場合には前
記復帰駆動電流により復帰駆動コイルが励磁されても、
ステータの磁極部は磁極に変化がないため、ディスクは
正常表示状態を保持し続ける。

反対に右側方向表示器Ｈｂ１が地絡方向表示状態の場合
にはステータの磁極部は正常表示状態の場合とは反対の
磁極になっているため、前記復帰駆動電流により復帰駆
動コイルが励磁された際に、ステータの磁極部は反対の
磁極に代り、その結果ディスクは正常表示に回動復帰す
る。次に前記電源電圧チェック回路７８の作用を説明す
る。

バッテリＢが所定の電圧を保持している状態では電源電
圧チェック表示器Ｈｃは正常状態を表示している。

この状態からバッテリＢが所定電圧以下になると、トラ
ンジスタ１５のベース端子には所定のベース電圧が印加
されないため、オフ状態となる。すると、インバータＩ
ｎ２には論理値１に対応する信号が入力され、その信号
に基づいてインバータＩｎ２は論理値０に対応する信号
をノット回路２５に出力し、同ノット回路２５はその論
理値０に対応する信号に基づいて論理値０に対応する信
号をコンデンサＣ２４，抵抗Ｒ６５，Ｒ６３に印加す
る。アンド回路２６は前記ＣＲ微分回路からの論理値１
に対応する信号を入力し、その信号に基づいて論理値１
に対応する信号をスイッチングトランジスタＴｒ１６の
ベース端子に印加するため、同スイッチングトランジス
タＴｒ１６はオン状態となる。

その結果、電源電圧チェック表示器Ｈｃはその共通端子
２８・セット端子２９を介して表示駆動電流が流れるた
め、駆動コイル（図示しない）が励磁されることによ
り、ディスクの裏面に付された標識が外部へ表示してバ
ッテリＢの電圧が低下したことを示す。

なお、インバータＩｎ２が論理値０に対応する信号をノ
ット回路３２に出力する。電圧正常表示駆動回路８０に
おけるノット回路３２はその論理値０に対応する信号に
基づいて論理値１に対応する信号をノット回路３３に出
力し、同ノット回路３３は同信号に基づいて論理値０に
対応する信号をコンデンサＣ２５，抵抗Ｒ６７，Ｒ６９
に印加する。アンド回路３４は前記ＣＲ微分回路からの
論理値０に対応する信号を入力し、その信号に基づいて
論理値０に対応する信号をスイッチングトランジスタＴ
ｒ１７のベース端子に印加するため、同スイッチングト
ランジスタＴｒ１７はオフ状態である。

前記のように電源電圧チェック表示器Ｈｃがバッテリ電
圧の低下を表示した場合にはバッテリＢが劣化したこと
を確認できるのでこの劣化したバッテリＢを新品のバッ
テリＢに交換する。

新品のバッテリＢに交換した場合には同バッテリＢが所
定電圧を保持するため、トランジスタＴｒ１５はベース
端子に抵抗Ｒ６１の分圧が印加され、オン状態となる。
すると、インバータＩｎ２には論理値０に対応する信号
が入力され、同インバータＩｎ２からは論理値１に対応
する信号をノット回路３２に印加する。

従って、ノット回路３２はその論理値１に対応する信号
に基づいて論理値０に対応する信号をノット回路３３に
出力し、同ノット回路３３は同信号に基づいて論理値１
に対応する信号をコンデンサＣ２５，抵抗Ｒ６７，Ｒ６
９に印加する。アンド回路３４は前記ＣＲ微分回路から
の論理値１に対応する信号を入力し、その信号に基づい
て論理値１に対応する信号をスイッチングトランジスタ
Ｔｒ１７のベース端子に印加するため、同スイッチング
トランジスタＴｒ１７はオン状態となる。

その結果、電源電圧チェック表示器Ｈｃは共通端子２８
・リセット端子１２を介してリセット駆動電流が流れる
ため、電源電圧チェック表示器Ｈｃは復帰駆動コイル
（図示しない）は励磁されることにより、ディスクの表
面に付された標識が外部へ表示され、バッテリＢが所定
の電圧値を保持していることを示す。

なお、電圧低下表示駆動回路７９におけるインバータＩ
ｎ２が論理値１に対応する信号をノット回路２５に出力
すると、同ノット回路２５はその論理値１に対応する信
号に基づいて論理値０に対応する信号をコンデンサＣ２
４，抵抗Ｒ６５，Ｒ６３に印加する。アンド回路２６は
前記ＣＲ微分回路からの論理値０に対応する信号を入力
し、その信号に基づいて論理値０に対応する信号をスイ
ッチングトランジスタＴｒ１６のベース端子に印加する
ため、同スイッチングトランジスタＴｒ１６はオフ状態
である。

このようにこの実施例では電流変成器ＣＴにて検出した
ダイオードアレイＤａ間の順方向電圧を定電圧化し、バ
ッテリＢを充電する内部電源タイプとなっているため、
別電源を不要とする。しかも、前記バックアップ用バッ
テリＢの電圧が各回路へ駆動電流を供給可能なだけ充電
されているか否かが電源電圧チェック回路７８の電圧低
下表示駆動回路７９又は電圧正常表示駆動回路８０の作
用により電源電圧チェック表示器Ｈｃを介して表示され
るので、性能劣化等により充電不良なバッテリＢの取替
え時期を簡単に判別できるとともに、充電不良のバッテ
リＢを放置して故障電流検出時に制御回路の動作不良を
招くといったおそれを未然に防止することができる。

又、第三の短絡検出回路ＸｃではダイオードアレイＤａ
間の順方向電圧の有無で無電圧を検出しているのでＰＴ
あるいは大地間の電位を検出する必要がなく、そのため
絶縁性能に対し危惧の虞がない。

さらに、短絡検出回路ＸｃにおいてはフォトカプラＰＣ
にて短絡電流に基づく信号のアナログ入力を図り、同フ
ォトカプラＰＣによりディジタル出力を図っているた
め、フォトカプラＰＣのフォトトランジスタＰＴｒの高
感度、高速性能により抵抗Ｒ１の抵抗値を小さくするこ
とができ、そのことによって同抵抗Ｒ１の発熱を低減す
ることができる。

加えて、第三の短絡検出回路Ｘｃにおいては前記フォト
カプラＰＣにより、ディジタル出力と短絡検出回路に直
列に接続したダイオードアレイＤａがアイソレートで
き、そのことによって、一個の電流変成器ＣＴに対し短
絡検出回路Ｘｃ、電源回路Ｚ、無電圧検出回路５１を接
続する構成が可能となる。

又、短絡検出回路Ｘａ，Ｘｂ，Ｘｃにおいてはコンデン
サＣ６の放電により、短絡表示器Ｈａを表示駆動するよ
うになっているので、駆動のための電流をほとんど消費
しなくて済む。

又、この実施例では短絡表示器Ｈａ，方向表示器Ｈｂ
１，Ｈｂ２が磁気反転表示器を電気的に並列に接続する
ことにより構成されているので、回路インピーダンスが
低下し、駆動電源として採用したコンデンサＣ６、Ｃ
９，Ｃ１２，Ｃ１５，Ｃ１７の放電効率が良くなり、表
示駆動を確実とする。

さらに、制御回路は前記のようにＩＣを採用しているた
め、制御回路の消費電流が小さくて済む利点がある。

くわえて、時限回路にはシュミット・トリガ回路を採用
しているため、各表示器の復帰スイッチング回路の動作
信頼性を高めることができるとともに、短絡表示器復帰
用スイッチング回路及び地絡方向表示器復帰用スイッチ
ング回路の複数のサイリスタを駆動できる。

さらに、この実施例では地絡方向表示器を構成する右側
方向表示器Ｈｂ１，左側方向表示器Ｈｂ２がすでに地絡
方向表示をしている状態でさらに地絡故障が生じた場合
には古い地絡故障表示を元の正常表示状態に復帰させ、
最新の地絡故障表示を行なうことができる。

次に第２実施例を第７図及び第８図に従って説明する。

この実施例では前記第１実施例の構成中、時限回路Ｔに
故障電流検出保持回路８１，ゲート回路としてのアンド
回路８２，発振保持回路８３及び保持解除回路８４を設
けたところが大きく異なっている。

以下、前記各回路について詳細に説明する。なお、前記
第１実施例と同一又は相当する構成については同一符号
を付し、その説明を省略する。

第７図に示すように故障電流検出信号保持回路８１は配
電線Ｌが定常時にはその出力端子から論理値０に対応す
る信号を出力するようになっており、又、故障電流検出
時にはクリア制御信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ３の
いずれか一つを入力すると、その出力側から論理値１に
対応する信号を継続して次段に出力するようになってい
る。

又、この故障電流検出信号保持回路８１は前記のように
継続して論理値１に対応する信号を出力している間に後
記する保持解除回路８４から論理値１に対応する信号を
入力すると、その出力側から論理値０に対応する信号を
出力するようになっている。

この故障電流検出信号保持回路８１は具体的には第８図
に示すようになっている。

すなわち、クリア制御信号Ｓｉｇ１，Ｓｉｇ２，Ｓｉｇ
３を入力するオア回路８５の出力端子にはオア回路８６
の一方の入力端子が接続され、同オア回路８６の出力端
子はアンド回路８７の一方の入力端子ａに接続されてい
る。さらに前記アンド回路８７の出力端子はオア回路８
６の他方の入力端子に接続されるとともに、アンド回路
８２の一方の入力端子ａに接続されている。又、前記ア
ンド回路８７の他方の入力端子はインバータＩｎ１０を
介して後記保持解除回路８４のアンド回路９３の出力端
子に接続されている。

前記オア回路８６、アンド回路８７及びインピーダンス
１０とにより、故障電流検出信号保持回路８１が形成さ
れている。

なお、前記アンド回路８２の他方の入力端子ｂは前記無
電圧検出部のインバータＩｎ１の出力端子に接続されて
いる。

次に発振保持回路８３は第７図に示すようにアンド回路
８２が論理値０に対応する信号を出力しているときには
その論理値０に対応する信号に基づいて論理値１に対応
する信号を次段に出力するようになっており、又、アン
ド回路８２が論理値０→１に対応する信号を出力すると
きにはその信号に基づいて論理値１→０に対応する信号
をＩＣ１４のクリア端子２２に出力しＩＣ１４に発振を
開始させるようになっている。

又、この発振保持回路８３は前記のように論理値０に対
応する信号を出力している間に後記する保持解除回路８
４から論理値１に対応する信号を入力すると、その出力
側から論理値１に対応する信号を出力するようになって
いる。

具体的には発振保持回路８３は第８図に示すようになっ
ている。

すなわち、前記アンド回路８２の出力端子はオア回路８
８の一方の入力端子に接続され、同オア回路８８の出力
端子はアンド回路８９の一方の入力端子に接続されてい
る。同アンド回路８９の他方の入力端子はインバータＩ
ｎ１１をかいして後記する保持解除回路８４のアンド回
路９３の出力端子に接続されている。また、前記アンド
回路８９の出力端子はノット回路９０を介してＩＣ１４
のクリア端子２２に接続されている。

前記オア回路８８、アンド回路８９、ノット回路９０及
びインバータＩｎ１１とにより、発振保持回路８３が構
成されている。

又、ＩＣ１４の出力端子にはナンド回路９１の一方の入
力端子が接続され、同ナンド回路９１の他方の入力端子
は抵抗Ｒ１００、Ｒ１０１及びインバータＩｎ１２の直
列回路が接続され、前記抵抗Ｒ１０１のプラス端子とア
ース線Ｅとの間にはコンデンサＣ１００が接続されてい
る。又、前記ナンド回路９１の出力端子はインバータＩ
ｎ１３を介してそれぞれダイオードＤ８，Ｄ２３，Ｄ２
８を介してサイリスタＳＣＲ１，ＳＣＲ５，ＳＣＲ６の
ゲート端子に接続されている。

前記ＩＣ１４、抵抗Ｒ５０，Ｒ５１，コンデンサＣ２
０、ナンド回路９１、抵抗Ｒ１００，Ｒ１０１、コンデ
ンサＣ１００、インバータＩｎ１２，Ｉｎ１３とにより
時限回路Ｔが構成されている。， このＩＣ１４は発振保持回路８３から論理値０に対応す
る信号を入力すると、発振回路７４の発振を開始するよ
うになっている。そして、ＩＣ１４から所定時間後に論
理値１に対応する信号を出力すると、ナンド回路９１か
ら論理値０に対応する１つのパルス信号が出力され、そ
れによってインバータＩｎ１３から表示復帰信号Ｓｉｇ
４として論理値１に対応する信号が出力され、前記サイ
リスタＳＣＲ１，ＳＣＲ５，ＳＣＲ６のゲート端子にサ
イリスタがオン動作するのに充分なゲートトリガ電圧を
印加するようになっている。

次に保持解除回路８４はＩＣ１４が発振停止状態を継続
しているときにはその出力側から論理値０に対応する信
号を前記故障電流検出保持回路８１と発振保持回路８３
に出力するようになっている。さらに前記インバータＩ
ｎ１３から論理値１に対応する信号を入力すると、その
出力側から論理値１に対応する信号を出力するようにな
っている。

具体的にはこの保持解除回路８４は第８図に示すように
なっている。すなわち、インバータＩｎ１３の出力端子
はアンド回路９２の入力端子に接続され、同アンド回路
９２の出力端子は抵抗Ｒ１０２，Ｒ１０３の直列回路を
介してアンド回路９３の出力端子に接続されている。
又、前記抵抗Ｒ１０２の両端子には抵抗Ｒ１０４とダイ
オードＤ１００の直列回路が並列に接続され、抵抗Ｒ１
０２のマイナス端子はコンデンサＣ１０１を介してアー
ス線Ｅに接続されている。

前記アンド回路９２，９３、抵抗Ｒ１０２，Ｒ１０３，
Ｒ１０４、ダイオードＤ１００及びコンデンサＣ１０１
とにより保持解除回路８４が構成されている。

又、電源回路ＺのトランジスタＴｒ１４のエミッタと全
波整流器６のマイナス端子間には抵抗Ｒ１０５を介して
ダイオードＤ１０１とコンデンサＣ１０２の直列回路が
接続され、同コンデンサＣ１０２のプラス端子が前記故
障電流検出信号保持回路８１の各回路に接続されること
により、コンデンサＣ１０２を故障電流検出信号保持回
路８１の電源としている。そして、このコンデンサＣ１
０２により配電線Ｌが無電圧状態になった場合でも同故
障電流検出信号保持回路８１に電圧を印加するようにな
っている。

なお、この実施例では前記第１実施例のバッテリＢの代
わりにコンデンサＣ１０３を使用している。

さて上記のように構成された短絡地絡方向検出表示装置
では配電線Ｌが定常状態のときには無電圧検出部のイン
バータＩｎ１から論理値１に対応する信号が出力される
ので、その結果、アンド回路８２の入力端子ｂに前記論
理値１に対応する信号が入力される。すなわち、アンド
回路８２は論理値１に対応する信号が入力端子ｂに入力
され、アンド回路８２の一方の入力端子ａに論理値０に
対応する信号が入力されるため、アンド回路８２は論理
値０に対応する信号を次段に出力する。

発振保持回路８３は論理値０に対応する信号を入力する
ため、その出力側からＩＣ１４のクリア端子２２に論理
値１に対応する信号を出力することになり、その結果、
ＩＣ１４は発振停止状態を継続する。

次に例えば配電線Ｌに変電所遮断器がトリップ可能な短
絡故障が生じ、その結果、前記第１実施例と同様に短絡
表示器Ｈａが表示するとともに、それに対応して電圧増
幅回路６５からオア回路８５を介してクリア制御信号Ｓ
ｉｇ１を故障電流検出信号保持回路８１が入力すると、
その出力側から論理値１に対応する信号を継続してアン
ド回路８２の入力端子ａに出力する。そして、前記短絡
故障により変電所遮断器がトリップして配電線Ｌが無電
圧状態になると、無電圧検出部のインバータＩｎ１から
論理値０に対応する信号が出力され、アンド回路８２は
入力端子ｂに前記論理値０に対応する信号が入力され
る。

すなわち、アンド回路８２は論理値１に対応する信号が
入力端子ｂに入力されるため、アンド回路８２は論理値
０に対応する信号を発振保持回路８３に出力する。さら
に、この後配電線Ｌへの変電所の再送電が成功すると、
無電圧検出部のインバータＩｎ１から論理値１に対応す
る信号が出力されるので、その結果、アンド回路８２の
入力端子ｂに前記論理値１に対応する信号が入力され、
すなわち、アンド回路８２には論理値１に対応する信号
が入力されるため、アンド回路８２は論理値１に対応す
る信号を発振保持回路８３に出力する。

この結果、発振保持回路８３にはアンド回路８２から論
理値０→１に対応する信号が入力されるため、発振保持
回路８３はその信号に基づいて論理値１→０に対応する
信号をＩＣ１４のクリア端子２２に出力し発振回路７４
に発振を開始させる。

ＩＣ１４は所定時間経過すると、その出力端子から論理
値１に対応する信号を出力する。これにより、ナンド回
路９１から論理値０に対応する１つのパルス信号が出力
され、それによってインバータＩｎ１３から表示復帰信
号Ｓｉｇ４としての論理値１に対応する信号が出力さ
れ、サイリスタＳＣＲ１のゲート端子にサイリスタＳＣ
Ｒ１がオン動作するのに充分なゲートトリガ電圧を印加
し、以下前記第１実施例と同様に短絡表示器Ｈａを表示
復帰させる。

又、同時にインバータＩｎ１３からの論理値１に対応す
る信号を保持解除回路８４が入力すると、この信号に基
づいて同保持解除回路８４はその出力側から論理値１に
対応する信号を故障電流検出信号保持回路８１及び発振
保持回路８３に出力する。すると、故障電流検出信号保
持回路８１はその信号を出力し、一方、発振保持回路８
３はその信号に基づいて論理値１に対応する信号を出力
する。この結果、ＩＣ１４は発振回路７４の発振を停止
状態にする。すなわち、故障電流保持回路８１及び発振
保持回路８３は元の状態に復帰する。

なお、配電線Ｌに変電所遮断器がトリップ可能な地絡故
障が生じた場合にも前記短絡故障と同様に各回路は動作
する。

又、配電線Ｌが短絡，地絡の故障電流以外の理由で変電
所遮断器のトリップにより無電圧状態なり、さらにこの
後配電線Ｌに再送電が成功すると、アンド回路８２に入
力端子ｂには無電圧検出部により論理値１→０→１に対
応する信号が入力される。しかし、故障電流検出信号保
持回路８１にはクリア制御信号Ｓｉｇ１，Ｓｉｇ２，Ｓ
ｉｇ３が入力されないので故障電流検出信号保持回路８
１の出力側は配電線Ｌが定常状態時と同様に論理値０に
対応する信号を出力するため、アンド回路８２は論理値
０に対応する信号を出力し、これにより発振保持回路８
３は論理値１に対応する信号を出力するので、ＩＣ１４
は発振を停止したままの状態である。

このようにこの第２実施例では故障電流と配電線Ｌの無
電圧のアンド条件により出力される信号と、変電所が再
送電を行った時のアンド条件でＩＣ１４をタイマー動作
させ、一定時間後にＩＣ１４が出力した信号で発振回路
７４の発振を停止させる。

その他の作用効果は前記第１実施例と同様である。

他の実施例 前記第１実施例では地絡方向表示器の駆動部において第
二のゲート回路としてのアンド回路２１の入力端子は位
相判別回路２０の右側表示出力端子Ｐ１４に接続され、
さらに、第二のゲート回路としてのアンド回路２３の入
力端子は位相判別回路２０の左側表示出力端子Ｐ１５に
接続されているが、さらに、前記アンド回路２１，２３
の入力端子に短絡表示器の駆動部と同様に無電圧検出回
路５１を第二の波形操作回路５２を介して接続してもよ
い。

この場合にはアンド回路２１，２３は位相比較判別回路
２０からの判定信号が印加されている間に前記無電圧検
出回路５１及び第二の波形操作回路５２とから構成され
た無電圧検出部からの無電圧検出信号が印加されると論
理値１に対応する第二のスイッチ信号が出力する。

従って、この場合の地絡方向表示器Ｈｂ１，Ｈｂ２は配
電線Ｌに地絡故障が生じ、さらに、変電所の遮断器がそ
の地絡故障によりトリップしたときにのみ地絡方向を表
示することになる。

他の作用効果は前記実施例と同様である。

なお、この発明は前記実施例に限定されるものではな
く、例えば前記実施例において電源回路ＺのバッテリＢ
の代りに高容量のコンデンサを使用してもよい。その場
合には電源電圧チェック回路７８はコンデンサの電圧チ
ェックとして利用できるものとなる。

発明の効果 以上詳述したように、この発明によれば遮断時において
もバックアップ用駆動電源により制御回路への駆動電流
供給を行えるとともに、同バックアップ用駆動電源の電
圧が遮断時において制御回路を正常動作させるために必
要なだけ充電されているか否かを電源電圧チェック表示
器の表示内容により簡単に判別できるので、性能劣化等
により充電不良なバックアップ用駆動電源の取替時期を
誤ることがなく、充電不良なバックアップ用駆動電源を
放置したままにして故障電流検出時に制御回路の動作不
良を招くといったおそれを未然に防止することができる
効果がある。

【図面の簡単な説明】

第１図はこの発明の具体化した実施例の短絡地絡方向検
出表示装置の略体図、第２図は同じく短絡地絡方向検出
表示装置の電気ブロック回路図を示し、（ａ）は時限回
路以外の電気ブロック回路図、（ｂ）は時限回路の電気
ブロック回路図、第３図は短絡地絡方向検出表示装置の
電気回路図、第４図は短絡表示器の略体図、第５図は同
じく作用を示すための説明図、第６図は短絡表示器の電
気回路図、第７図は第２実施例の要部電気ブロック回路
図、第８図は第７図のブロックを具体化した電気回路図
である。 １…短絡地絡方向検出表示装置、２…零相電流変成器、
３…零相電圧検出器、６…全波整流器、８…第一のアン
ド回路（第一の波形操作回路）、９…第二のアンド回路
（第一のゲート回路）、１３…ノット回路、１４…Ｉ
Ｃ、２０…位相比較判別回路、２１，２３…アンド回路
（第二のゲート回路）、２５…ノット回路、２６…アン
ド回路、３２，３３…ノット回路、３４…アンド回路、
５１…無電圧検出回路、５２…第二の波形操作回路、５
５…第一のスイッチング回路、５７…短絡表示器復帰用
スイッチング回路、６８，７３…地絡方向表示器復帰用
スイッチング回路、６５，７０…第二のスイッチング回
路、７８…電源電圧チェック回路、７９…電圧低下表示
駆動回路、８０…電圧正常表示駆動回路、Ｘａ…第一の
短絡検出回路、Ｘｂ…第二の短絡検出回路、Ｘｃ…第三
の短絡検出回路、Ｚ…電源回路、Ｔ…時限回路、Ｈａ…
短絡表示器、Ｈｂ１…右側方向表示器、Ｈｂ２…左側方
向表示器、Ｈｃ…電源電圧チェック表示器、ＣＴ１…第
一の電流変成器、ＣＴ２…第二の電流変成器、ＣＴ３…
第三の電流変成器、Ｌ…配電線。

フロントページの続き (72)発明者 青木 勝則 愛知県犬山市字上針１番地 株式会社高松 電気製作所内 (72)発明者 久富 光春 愛知県犬山市字上針１番地 株式会社高松 電気製作所内 (56)参考文献 特開 昭58−18173（ＪＰ，Ａ) 実開 昭53−27433（ＪＰ，Ｕ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】配電線に流れる故障電流を検知したとき検
   出器が検出した検出信号に基づいて制御回路により故障
   表示を行う故障検出表示装置において、 前記制御回路には遮断時において制御回路への駆動電流
   供給を行うバックアップ用駆動電源を接続し、同バック
   アップ用駆動電源の電圧が所定電圧に保持されていると
   きに電源電圧チェック表示器を正常表示に駆動する電圧
   正常表示駆動回路と、前記バックアップ用駆動電源の電
   圧が所定電圧以下に低下したときに電源電圧チェック表
   示器を低圧表示に駆動する電圧低下表示駆動回路とを設
   けたことを特徴とする故障電流検出表示装置。