JPH065254B2 - Fault current detection display device - Google Patents
Fault current detection display deviceInfo
- Publication number
- JPH065254B2 JPH065254B2 JP60198242A JP19824285A JPH065254B2 JP H065254 B2 JPH065254 B2 JP H065254B2 JP 60198242 A JP60198242 A JP 60198242A JP 19824285 A JP19824285 A JP 19824285A JP H065254 B2 JPH065254 B2 JP H065254B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- voltage
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 87
- 239000003990 capacitor Substances 0.000 description 133
- 230000010355 oscillation Effects 0.000 description 32
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 16
- 101150105073 SCR1 gene Proteins 0.000 description 16
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 16
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 11
- 101000668170 Homo sapiens RNA-binding motif, single-stranded-interacting protein 2 Proteins 0.000 description 11
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 11
- 102100039690 RNA-binding motif, single-stranded-interacting protein 2 Human genes 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000011084 recovery Methods 0.000 description 8
- 230000009466 transformation Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000004069 differentiation Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Locating Faults (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 発明の目的 (産業上の利用分野) この発明は配電線に流れる短絡電流や、地絡電流を検出
して配電線の故障表示を行う故障電流検出表示装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a fault current detection and display device for detecting a short-circuit current or a ground fault current flowing in a distribution line and displaying a fault in the distribution line. is there.
(従来技術) 従来から配電線に地絡故障が生じたときには事故区間の
早期発見と、故障区間の分離及び健全区間の早期送電の
観点から、まず変電所遮断器を開き、次に変電所遮断器
を再閉路するとともに、電源側の区分開閉器から順次投
入して健全区間に再送電を行い、地絡故障区間に至った
ときに変電所遮断器が再遮断される。そして、変電所の
遮断器が再々閉路されたときには前記地絡故障区間を区
分する区分開閉器を開放状態にロックして地絡故障区間
のみが分離され、健全区間のみ再送電が行なわれること
により、地絡故障区間を探索している。そして、地絡故
障区間が探索できると、その故障区間において各電柱に
設けられた関連配電機器の絶縁抵抗測定を反復実行する
ことにより地絡点の検出を行なっている。(Prior art) Conventionally, when a ground fault occurs in a distribution line, first open the substation circuit breaker and then substation cutoff from the viewpoints of early detection of an accident section, separation of the failure section and early transmission of a sound section. The substation breakers are re-closed when they reach the ground fault section, as they are closed again and are sequentially turned on from the power source side section switch to re-transmit power to the healthy section. Then, when the circuit breaker of the substation is closed again, the division switch that divides the ground fault section is locked in the open state, only the ground fault section is separated, and power is retransmitted only in the sound section. , Searching for a ground fault section. Then, when a ground fault fault section can be searched for, the ground fault point is detected by repeatedly performing the insulation resistance measurement of the related distribution equipment provided on each utility pole in the fault section.
(発明が解決しようとする問題点) 前記のように従来は地絡故障区間が分かった後にその地
絡故障区間に存在する電柱等に配設される関連配電機器
を各電柱毎に順次絶縁抵抗測定を行なっていたため、こ
れに多くの時間を要するという作業上の問題点があり、
地絡点の検出に時間がかかる欠点があった。(Problems to be Solved by the Invention) As described above, in the related art, after the ground fault section is known, the related distribution equipment arranged on the utility pole or the like existing in the ground fault section is sequentially insulated for each utility pole. There was a work problem that it took a lot of time because the measurement was done,
There is a drawback that it takes time to detect the ground fault point.
そこで出願人は前記問題点を解消するために、特眼昭5
9−281323号にて短絡・地絡方向検出表示装置を
提案している。この短絡・地絡方向検出表示装置はその
制御回路に駆動電流を供給する電源回路に充電可能なバ
ッテリを使用している。Therefore, the applicant has decided to solve
No. 9-281323 proposes a short-circuit / ground fault direction detection display device. This short-circuit / ground fault direction detection display device uses a rechargeable battery in a power supply circuit that supplies a drive current to its control circuit.
ところが前記バッテリが劣化して制御回路に所定電圧の
駆動電流を供給できない場合には短絡地絡の故障電流が
配電線に流れても制御回路が検出動作しなくなる虞があ
る。However, if the battery deteriorates and cannot supply a drive current of a predetermined voltage to the control circuit, the control circuit may not operate even if a fault current due to a short-circuit ground fault flows through the distribution line.
発明の構成 (問題点を解決するための手段) この発明は前記問題点を解消するためになされたもので
あって、この発明の故障電流検出表示装置は制御回路に
は遮断時において制御回路への駆動電流供給を行うバッ
クアップ用駆動電源を接続し、同バックアップ用駆動電
源の電圧が所定電圧に保持されているときに電源電圧チ
ェック表示器を正常表示に駆動する電圧正常表示駆動回
路と、前記バックアップ用駆動電源の電圧が所定電圧以
下に低下したときに電源電圧チェック表示器を低圧表示
に駆動する電圧低下表示駆動回路とを設けたとをその要
旨とするものである。Configuration of the Invention (Means for Solving the Problems) The present invention has been made to solve the above problems, and the fault current detection display device of the present invention includes a control circuit for a control circuit at the time of interruption. A voltage normality display drive circuit for connecting a backup drive power supply for supplying the drive current to drive the power supply voltage check indicator to a normal display when the voltage of the backup drive power supply is held at a predetermined voltage; The gist of the invention is to provide a voltage drop display drive circuit for driving the power supply voltage check display device to a low voltage display when the voltage of the backup drive power supply drops below a predetermined voltage.
(作用) 前記構成により、バックアップ用駆動電源の電圧が所定
電圧に保持されているときにはの電圧正常表示回路が電
源電圧チェック表示器を正常表示に駆動する。(Operation) With the above configuration, the voltage normality display circuit drives the power supply voltage check indicator to a normal display when the voltage of the backup drive power supply is held at the predetermined voltage.
反対にバックアップ用駆動電源の電圧が所定電圧以下に
低下したときにはの電圧低下表示駆動回路が電源電圧チ
ェック表示器を低圧表示に駆動する。On the contrary, when the voltage of the backup drive power supply drops below a predetermined voltage, the voltage drop display drive circuit drives the power supply voltage check indicator to the low voltage display.
(実施例) 以下、この発明を短絡地絡方向検出表示装置に具体化し
た一実施例を第1図〜第6図に従って説明する。(Embodiment) An embodiment in which the present invention is embodied in a short-circuit ground fault direction detection display device will be described below with reference to FIGS. 1 to 6.
(検出器) 第1図において、まず短絡地絡方向検出表示装置1の検
出器について説明すると、検出器は各相の配電線Lに対
して取着配置される電流検出器としての第一,第二及び
第三の電流変成器CT1,CT2,CT3と、配電線L
に流れる零相電流を検出する零相電流検出器としての零
相電流変成器(以下ZCTという)2と、零相電圧検出
器(以下ZPDという)3とが設けられている。(Detector) In FIG. 1, first, the detector of the short-circuit ground fault direction detection display device 1 will be described. The detector is a first current detector that is attached and arranged to the distribution line L of each phase. Second and third current transformers CT1, CT2, CT3 and distribution line L
A zero-phase current transformer (hereinafter referred to as ZCT) 2 and a zero-phase voltage detector (hereinafter referred to as ZPD) 3 are provided as a zero-phase current detector that detects a zero-phase current flowing in the.
前記第一,第二,第三の電流変成器CT1,CT2,C
T3は配電線に短絡電流が流れたときその二次側から変
成電流を出力するようになっている。The first, second, and third current transformers CT1, CT2, C
T3 outputs a transformation current from its secondary side when a short-circuit current flows through the distribution line.
なお、P9,P10はZCT2の出力端子、P11,P
12はZPD3の出力端子である。P9 and P10 are output terminals of ZCT2, and P11 and P10.
Reference numeral 12 is an output terminal of ZPD3.
(制御回路) 制御回路は大別して短絡検出部、無電圧検出部、短絡判
別部、短絡表示器の駆動部、位相比較判別回路、地絡方
向表示器の駆動部、電源部、時限部とから構成されてい
る。(Control circuit) The control circuit is roughly divided into a short-circuit detection unit, a no-voltage detection unit, a short-circuit determination unit, a short-circuit indicator drive unit, a phase comparison determination circuit, a ground fault direction indicator drive unit, a power supply unit, and a time limit unit. It is configured.
以下、各部を図面に従って詳細に説明する。Hereinafter, each unit will be described in detail with reference to the drawings.
I.短絡検出部 短絡検出部は第一,第二及び第三の短絡検出回路Xa,
Zb,Xcとから構成されている。I. Short Circuit Detection Section The short circuit detection section is composed of the first, second and third short circuit detection circuits Xa,
It is composed of Zb and Xc.
まず、第一の短絡検出部Xaについて説明する。First, the first short circuit detection unit Xa will be described.
前記第一の電流変成器CT1に接続される両端子間には
チョークコイル5a,5bを介して整流回路としての全
波整流器6が接続されている。又、両端子間にはサージ
吸収回路としてのサージアブソーバ7が接続されてい
る。A full-wave rectifier 6 as a rectifier circuit is connected between both terminals connected to the first current transformer CT1 via choke coils 5a and 5b. A surge absorber 7 as a surge absorbing circuit is connected between both terminals.
全波整流器6のプラス,マイナス両端子間には平滑コン
デンサC1と抵抗R1との並列回路が接続されている。
同じく全波整流器6のプラス,ナイマス両端子間には抵
抗R2、切替スイッチS、互いに抵抗値が異なる抵抗R
3及び抵抗R4の並列回路及びフォトカプラPCの発光
ダイオードLEDとからなる直列回路が接続されてい
る。前記切替スイッチSを抵抗R3又は抵抗R4側に切
替接続することにより、この短絡地絡方向検出表示装置
1を異なる定常の負荷電流が流れる配電線Lに対して取
着することができるようになっている。A parallel circuit of a smoothing capacitor C1 and a resistor R1 is connected between the plus and minus terminals of the full wave rectifier 6.
Similarly, between the positive and negative terminals of the full-wave rectifier 6, there is a resistor R2, a changeover switch S, and a resistor R having different resistance values.
A series circuit including a parallel circuit of 3 and the resistor R4 and a light emitting diode LED of the photocoupler PC is connected. By switching and connecting the change-over switch S to the side of the resistor R3 or the resistor R4, the short-circuit ground fault direction detection display device 1 can be attached to the distribution line L through which different steady load currents flow. ing.
後記する電源回路Zの出力端子P13(プラス端子)と
前記全波整流器6のマイナス端子間にはスイッチングト
ランジスタTr1のエミッタ・コレクタと、同コレクタ
を介して接続した抵抗R5との直列回路が接続されてい
る。前記スイッチングトランジスタTr1のコレクタに
はダイオードD1が接続されている。前記全波整流器6
のママイナス端子とスイッチングトランジスタTr1の
ベース端子間には抵抗R6,前記フォトカプラPCにお
けるフォトトランジスタPTrのエミッタ・コレクタが
接続され、同抵抗R6のプラス端子と前記出力端子P1
3との間には抵抗R7が接続されている。Between the output terminal P13 (plus terminal) of the power supply circuit Z and the minus terminal of the full-wave rectifier 6 described later, a series circuit of the emitter / collector of the switching transistor Tr1 and the resistor R5 connected through the collector is connected. ing. A diode D1 is connected to the collector of the switching transistor Tr1. The full-wave rectifier 6
Resistor R6, the emitter / collector of the phototransistor PTr of the photocoupler PC is connected between the negative terminal of the resistor R6 and the base terminal of the switching transistor Tr1, and the positive terminal of the resistor R6 and the output terminal P1.
A resistor R7 is connected between the resistor R3 and the resistor R3.
従って、短絡電流が配電線Lに流れると、その短絡電流
に基づいて第一の電流変成器CT1が変成電流を出力
し、全波整流器6はその変成電流を全波整流する。そし
て、前記フォトカプラPCはその全波整流されたアナロ
グ信号を入力し、発光ダイオードLED及びフォトトラ
ンジスタPTrによりディジタル出力するようになって
いる。さらに、ベース端子に印加されるディジタル信号
のレベルが所定値の場合にはスイッチングトランジスタ
Tr1がオン動作し、短絡電流検知信号を出力するよう
になっている。Therefore, when the short-circuit current flows through the distribution line L, the first current transformer CT1 outputs the transformed current based on the short-circuit current, and the full-wave rectifier 6 full-wave rectifies the transformed current. The photocoupler PC receives the full-wave rectified analog signal and digitally outputs it by the light emitting diode LED and the phototransistor PTr. Further, when the level of the digital signal applied to the base terminal is a predetermined value, the switching transistor Tr1 is turned on and outputs a short circuit current detection signal.
前記抵抗R1〜R7、フォトカプラPC、スイッチング
トランジスタTr1、ダイオードD1とにより第2図に
おける電流判別スイッチング回路50が構成されてい
る。The resistors R1 to R7, the photocoupler PC, the switching transistor Tr1 and the diode D1 constitute a current discrimination switching circuit 50 in FIG.
そして、サージ吸収回路7,整流回路6及び前記電流判
別スイッチング回路50とにより第一の短絡検出回路X
aが構成されている。The surge absorbing circuit 7, the rectifying circuit 6, and the current discriminating switching circuit 50 together form a first short circuit detecting circuit X.
a is configured.
第二の短絡検出回路Xb及び第三の短絡検出回路Xcは
第一の短絡検出部と同様に構成されるため、同一の構成
に対して同一符号を付し、その説明を省略する。なお、
第三の短絡検出回路Xcにおいて抵抗R1と全波整流器
6のマイナス端子との間には抵抗R14が接続されてい
る。The second short-circuit detection circuit Xb and the third short-circuit detection circuit Xc are configured in the same manner as the first short-circuit detection unit, and therefore, the same reference numerals are given to the same configurations and the description thereof is omitted. In addition,
A resistor R14 is connected between the resistor R1 and the negative terminal of the full-wave rectifier 6 in the third short circuit detection circuit Xc.
II.無電圧検出部 次に無電圧検出部について説明する。II. Non-voltage detection unit Next, the non-voltage detection unit will be described.
前記第三の短絡検出回路Xcにおいて抵抗R1のマイナ
ス端子と全波整流器6のマイナス端子間にはダイオード
アレイDaが接続され、同ダイオードアレイDa1を構
成する途中のダイオードのプラス端子側及び全波整流器
6のマイナス端子間には抵抗R15,R16の直列回路
と、ノイズ防止用のコンデンサC2との並列回路が接続
されている。In the third short-circuit detection circuit Xc, a diode array Da is connected between the negative terminal of the resistor R1 and the negative terminal of the full-wave rectifier 6, and the plus terminal side of the diodes in the middle of the diode array Da1 and the full-wave rectifier. Between the negative terminal of 6 is connected a series circuit of resistors R15 and R16 and a parallel circuit of a noise-preventing capacitor C2.
又、後記する電源回路の出力端子P13と全波整流器6
のマイナス端子間には抵抗R17、トランジスタTr2
のコレクタ・エミッタが接続され、前記抵抗R16のプ
ラス端子は同トランジスタTr2のベース端子に接続さ
れている。さらに抵抗R16の両端子間にはコンデンサ
C3が接続されている。In addition, the output terminal P13 of the power supply circuit and the full-wave rectifier 6 described later.
A resistor R17 and a transistor Tr2 are placed between the negative terminals of
Is connected to the collector and emitter thereof, and the positive terminal of the resistor R16 is connected to the base terminal of the transistor Tr2. Further, a capacitor C3 is connected between both terminals of the resistor R16.
同トランジスタTr2のコレクタにはインバータIn1
の入力端子が接続され、同インバータIn1の出力端子
にはノット回路13が接続されている。The collector of the transistor Tr2 has an inverter In1.
Input terminal is connected, and the knot circuit 13 is connected to the output terminal of the inverter In1.
そして、配電線Lが定常状態のときにはダイオードアレ
イ間の電圧が前記抵抗R15,R16にて分圧され、ト
ランジスタTr2は抵抗R16の電圧がベース端子に印
加されることにより導通し、ダイオードアレイ間の信号
を電圧増幅してインバータIn1の入力端子に印加する
ようになっている。Then, when the distribution line L is in a steady state, the voltage between the diode arrays is divided by the resistors R15 and R16, and the transistor Tr2 becomes conductive when the voltage of the resistor R16 is applied to the base terminal, so that the voltage between the diode arrays is increased. The signal is voltage-amplified and applied to the input terminal of the inverter In1.
従って、前記トランジスタTr2のコレクタ・エミッタ
間の電圧が0となるため、インバータIn1の入力端子
に論理値0に対応する信号が印加され、その出力端子か
らは論理値1に対応する信号が出力される。すると、ノ
ット回路13はその論理値1に対応する信号に基づいて
論理値0に対応する信号を出力する。Therefore, since the collector-emitter voltage of the transistor Tr2 becomes 0, the signal corresponding to the logical value 0 is applied to the input terminal of the inverter In1, and the signal corresponding to the logical value 1 is output from the output terminal thereof. It Then, the knot circuit 13 outputs the signal corresponding to the logical value 0 based on the signal corresponding to the logical value 1.
反対に、配電線Lに短絡事故等により変電所の遮断器が
トリップしたとき、ダイオードアレイ間の電圧が無電圧
となるため前記トランジスタTr2のベース端子には前
記抵抗R16の電圧(すなわち無電圧)が印加され、ト
ランジスタTr2はオフするようになっている。する
と、トランジスタTr2がオフ状態のため、前記インバ
ータIn1にはトランジスタTr2のコレクタ・エミッ
タ間の電圧、すなわち、論理値1に対応する信号が印加
される。従って、インバータIn1の出力端子からは論
理値0に対応する信号が出力され、ノット回路13はそ
の論理値0に対応する信号に基づいて波形を矩形化し、
論理値1に対応する信号(無電圧検出信号)を出力す
る。On the contrary, when the circuit breaker of the substation trips due to a short-circuit accident in the distribution line L, the voltage between the diode arrays becomes no voltage, so that the base terminal of the transistor Tr2 has the voltage of the resistor R16 (that is, no voltage). Is applied, the transistor Tr2 is turned off. Then, since the transistor Tr2 is off, the voltage between the collector and the emitter of the transistor Tr2, that is, the signal corresponding to the logical value 1 is applied to the inverter In1. Therefore, the signal corresponding to the logical value 0 is output from the output terminal of the inverter In1, and the knot circuit 13 rectangularizes the waveform based on the signal corresponding to the logical value 0.
A signal (no-voltage detection signal) corresponding to the logical value 1 is output.
前記ダイオードアレイDa、抵抗R15〜R17、コン
デンサC2、C3、トランジスタTr2により無電圧検
出回路51が構成されている。The diode array Da, the resistors R15 to R17, the capacitors C2 and C3, and the transistor Tr2 constitute a no-voltage detection circuit 51.
さらに、インバータIn1及びノット回路13とにより
第二の波形操作回路52が構成され、両回路51,52
とから無電圧検出部が構成されている。Further, the inverter In1 and the knot circuit 13 constitute a second waveform manipulating circuit 52.
The non-voltage detector is composed of.
III,短絡判別部 次に前記第一〜第三の短絡検出回路Xa,Xb.xcか
ら出力されるディジタル信号である短絡検出信号と、前
記無電圧検出回路51から第二の波形操作回路52を介
して無電圧検出信号を入力する短絡判別部について説明
する。III, short circuit determination unit Next, the first to third short circuit detection circuits Xa, Xb. A short circuit determination unit for inputting a short circuit detection signal, which is a digital signal output from xc, and a non-voltage detection signal from the non-voltage detection circuit 51 via the second waveform manipulation circuit 52 will be described.
前記各短絡検出回路Xa、Xb,Xcにおけるダイオー
ドD1のマイナス端子は互いに接続されるとともに、同
ダイオードD1のマイナス端子は第一の波形操作回路と
してのアンド回路8及び抵抗R9を介して第一のゲート
回路としてのアンド回路9の一方の入力端子に接続され
ている。同ダイオードD1のマイナス端子と全波整流器
6のマイナス端子間には抵抗R8とコンデンサC4の並
列回路が接続され、CR回路の時定数により所定時間前
記アンド回路8の入力端子に論理値1に対応する抵抗R
8の電圧を印加するようになっている。The negative terminals of the diode D1 in each of the short circuit detection circuits Xa, Xb, and Xc are connected to each other, and the negative terminal of the diode D1 is connected to the first through the AND circuit 8 as the first waveform operation circuit and the resistor R9. It is connected to one input terminal of an AND circuit 9 as a gate circuit. A parallel circuit of a resistor R8 and a capacitor C4 is connected between the negative terminal of the diode D1 and the negative terminal of the full-wave rectifier 6, and the input terminal of the AND circuit 8 corresponds to a logical value of 1 for a predetermined time depending on the time constant of the CR circuit. Resistance R
A voltage of 8 is applied.
前記抵抗R8及びコンデンサC4とにより信号メモリ回
路53が構成されている。A signal memory circuit 53 is formed by the resistor R8 and the capacitor C4.
電源回路Zの出力端子P13(プラス端子)と全波整流
器6のマイナス端子間にはスイッチングトランジスタT
r3のコレクタ・エミッタとエミッタを介して接続され
る抵抗R10との直列回路が接続され、同抵抗R10の
両端子間にはコンデンサC5が並列に接続されている。
前記スイッチングトランジスタTr3のエミッタ端子は
後記サイリスタSCR1のゲート端子に接続され、抵抗
R10の電圧を印加するようになっている。A switching transistor T is provided between the output terminal P13 (plus terminal) of the power supply circuit Z and the minus terminal of the full-wave rectifier 6.
A series circuit of a collector / emitter of r3 and a resistor R10 connected via the emitter is connected, and a capacitor C5 is connected in parallel between both terminals of the resistor R10.
The emitter terminal of the switching transistor Tr3 is connected to the gate terminal of the thyristor SCR1 described later, and the voltage of the resistor R10 is applied.
そして、前記スイッチングトランジスタTr3のベース
端子には前記アンド回路9の出力端子が抵抗R11を介
して接続されている。又、前記抵抗R11のマイナス端
子と全波整流器6のマイナス端子間には抵抗R12が接
続され、同抵抗R12の電圧をスイッチングトランジス
タTr3のベース端子に印加するようになっている。The output terminal of the AND circuit 9 is connected to the base terminal of the switching transistor Tr3 via the resistor R11. A resistor R12 is connected between the negative terminal of the resistor R11 and the negative terminal of the full-wave rectifier 6, and the voltage of the resistor R12 is applied to the base terminal of the switching transistor Tr3.
従って、アンド回路8に論理値1に対応する信号が所定
時間入力されると、同アンド回路8はその論理値1に対
応して矩形波である論理値1に対応する信号(短絡電流
検知信号)をアンド回路9に出力する。同アンド回路9
はアンド回路8からの論理値1に対応する信号が印加さ
れている間に前記無電圧検出回路51からの論理値1に
対応する信号(無電圧検出信号)が印加されると、両信
号に基づいて論理値1に対応する第一のスイッチ信号を
出力する。すると、スイッチングトランジスタTr3の
ベース端子には前記第一のスイッチ信号に基づいて抵抗
R12の電圧が印加されることにより、同スイッチング
トランジスタTr3はオン動作(導通)する。Therefore, when a signal corresponding to the logical value 1 is input to the AND circuit 8 for a predetermined time, the AND circuit 8 corresponds to the logical value 1 and outputs a signal corresponding to the logical value 1 which is a rectangular wave (short circuit current detection signal). ) Is output to the AND circuit 9. Same AND circuit 9
When the signal corresponding to the logic value 1 (non-voltage detection signal) from the non-voltage detection circuit 51 is applied while the signal corresponding to the logic value 1 from the AND circuit 8 is applied, Based on this, the first switch signal corresponding to the logical value 1 is output. Then, the voltage of the resistor R12 is applied to the base terminal of the switching transistor Tr3 based on the first switch signal, so that the switching transistor Tr3 is turned on (conducted).
前記信号メモリ回路53、アンド回路(第一の波形操作
回路)8、アンド回路(第一のゲート回路)9とにより
短絡判別部が構成されている。The signal memory circuit 53, the AND circuit (first waveform operation circuit) 8, and the AND circuit (first gate circuit) 9 constitute a short circuit determination section.
IV.短絡表示器の駆動部 次に短絡表示器Haの駆動部について説明する。IV. Drive Unit of Short-Circuit Indicator Next, the drive unit of the short-circuit indicator Ha will be described.
後記する電源回路Zの出力端子P13(プラス端子)と
第一の短絡検出回路Xaにおける全波整流器6のマイナ
ス端子間にはダイオードD2,充電抵抗R13,駆動電
源としてのコンデンサC6の直列回路が接続され、常時
コンデンサC6を充電するようになっている。同コンデ
ンサC6のプラス端子と第一の検出回路Xaの全波整流
器6のマイナス端子間にはサイリスタSCR1のアノー
ド・カソード,ダイオードD3,及び短絡表示器Haの
セット端子10・共通端子11の直列回路が接続されて
いる。又、短絡表示器Haのセット端子10・共通端子
11間には駆動用フライホイールダイオードD4が接続
されている。A series circuit of a diode D2, a charging resistor R13, and a capacitor C6 as a driving power supply is connected between the output terminal P13 (plus terminal) of the power supply circuit Z described later and the negative terminal of the full-wave rectifier 6 in the first short-circuit detection circuit Xa. Therefore, the capacitor C6 is always charged. Between the positive terminal of the capacitor C6 and the negative terminal of the full-wave rectifier 6 of the first detection circuit Xa, a series circuit of the anode / cathode of the thyristor SCR1, the diode D3, and the set terminal 10 / common terminal 11 of the short-circuit indicator Ha. Are connected. A drive flywheel diode D4 is connected between the set terminal 10 and the common terminal 11 of the short-circuit indicator Ha.
従って、スイッチングトランジスタTr3がオン動作
(導通)すると、前記コンデンサC5と抵抗R10に電
圧を印加する。その結果、コンデンサC5と抵抗R10
から前記サイリスタSCR1のゲート端子に電圧を印加
し、同サイリスタSCR1を導通させるようになってい
る。そして、サイリスタSCR1の導通により、コンデ
ンサC6の電荷が放電され、短絡表示器Haに短絡表示
駆動電流を出力するようになっている。Therefore, when the switching transistor Tr3 is turned on (conducted), a voltage is applied to the capacitor C5 and the resistor R10. As a result, the capacitor C5 and the resistor R10
Therefore, a voltage is applied to the gate terminal of the thyristor SCR1 to make the thyristor SCR1 conductive. When the thyristor SCR1 is turned on, the electric charge of the capacitor C6 is discharged, and the short-circuit display drive current is output to the short-circuit indicator Ha.
前記ダイオードD2,充電抵抗R13及びコンデンサC
6とにより表示駆動電源充電回路54が構成されるとと
もに、前記抵抗R10,コンデンサC5,サイリスタS
CR1とにより第一のスイッチング回路55(第2図参
照)が構成されている。The diode D2, the charging resistor R13 and the capacitor C
6 together with the display drive power supply charging circuit 54, the resistor R10, the capacitor C5 and the thyristor S.
A first switching circuit 55 (see FIG. 2) is configured by CR1.
後記する電源回路Zの出力端子P13(プラス端子)と
第一の短絡検出回路Xaにおける全波整流器6のマイナ
ス端子間には抵抗R18,スイッチングトランジスタT
r4のコレクタ・エミッタの直列回路が接続されてい
る。同スイッチングトランジスタTr4のベース端子と
前記サイリスタSCR1のカソード端子間にはダイオー
ドD5,抵抗R19の直列回路が接続されている。さら
に、前記抵抗R19のマイナス端子と前記全波整流器6
のマイナス端子間には抵抗R20が接続され、スイッチ
ングトランジスタTr4のベース端子に抵抗R20の電
圧を印加するようになっている。A resistor R18 and a switching transistor T are provided between the output terminal P13 (plus terminal) of the power supply circuit Z described later and the minus terminal of the full-wave rectifier 6 in the first short-circuit detection circuit Xa.
A series circuit of collector and emitter of r4 is connected. A series circuit of a diode D5 and a resistor R19 is connected between the base terminal of the switching transistor Tr4 and the cathode terminal of the thyristor SCR1. Further, the negative terminal of the resistor R19 and the full-wave rectifier 6
A resistor R20 is connected between the negative terminals of the resistor R20 and the voltage of the resistor R20 is applied to the base terminal of the switching transistor Tr4.
後記する電源回路Zの出力端子P13(プラス端子)と
第一の短絡検出回路Xaにおける全波整流器6のマイナ
ス端子間にはスイッチングトランジスタTr5のエミッ
タ・コレクタ,抵抗R21の直列回路が接続されてい
る。さらに、前記抵抗R21の両端子間にはコンデンサ
C7が接続され、同コンデンサC7のプラス端子には後
記する時限回路TのIC14のクリア端子22に対しダ
イオードD13を介して接続されている。A series circuit of the emitter / collector of the switching transistor Tr5 and the resistor R21 is connected between the output terminal P13 (plus terminal) of the power supply circuit Z described later and the minus terminal of the full-wave rectifier 6 in the first short-circuit detection circuit Xa. . Further, a capacitor C7 is connected between both terminals of the resistor R21, and a positive terminal of the capacitor C7 is connected to a clear terminal 22 of an IC14 of a time limit circuit T described later via a diode D13.
前記スイッチングトランジスタTr5のベース端子と前
記スイッチングトランジスタTr4のコレクタ端子間に
は抵抗R22が接続され、前記スイッチングトランジス
タTr4のコレクタ・エミッタ間の電圧を同スイッチン
グトランジスタTr5のベース端子に印加するようにな
っている。A resistor R22 is connected between the base terminal of the switching transistor Tr5 and the collector terminal of the switching transistor Tr4, and a collector-emitter voltage of the switching transistor Tr4 is applied to the base terminal of the switching transistor Tr5. There is.
従って、前記サイリスタSCR1が導通していないとき
にはスイッチングトランジスタTr4及びスイッチング
トランジスタTr5はオフ状態である。そして、前記サ
イリスタSCR1が導通すると、抵抗R20の電圧がス
イッチングトランジスタTr4のベース端子に印加され
るため、同スイッチングトランジスタTr4がオン動作
(導通)する。すると、スイッチングトランジスタTr
5のベース端子の電位が下がり、同スイッチングトラン
ジスタTr5はオン動作する。すると、コンデンサC9
と抵抗R21とからそのCR回路の時定数によりクリア
制御信号SG1が時限回路TのIC14のクリア端子2
2に出力される。Therefore, when the thyristor SCR1 is not conducting, the switching transistor Tr4 and the switching transistor Tr5 are off. When the thyristor SCR1 is turned on, the voltage of the resistor R20 is applied to the base terminal of the switching transistor Tr4, so that the switching transistor Tr4 is turned on (conducted). Then, the switching transistor Tr
The potential of the base terminal of the transistor 5 is lowered, and the switching transistor Tr5 is turned on. Then, the capacitor C9
According to the time constant of the CR circuit, the clear control signal SG1 is transmitted from the resistor R21 and the resistor R21 to the clear terminal 2 of the IC14 of the time circuit T.
2 is output.
前記ダイオードD5、抵抗R18〜R22、スイッチン
グトランジスタTr4,Tr5とにより電圧増幅回路5
6が構成されている。The voltage amplifying circuit 5 includes the diode D5, the resistors R18 to R22, and the switching transistors Tr4 and Tr5.
6 are configured.
前記コンデンサC6のプラス端子と短絡表示器Haのリ
セット端子12間にはサイリスタSCR2のアノード・
カソード,ダイオードD6の直列回路が接続されてい
る。又、短絡表示器Haのリセット端子12・共通端子
11間には復帰駆動用フライホイールダイオードD7が
接続されている。前記サイリスタSCR2のゲート端子
には後記する時限回路Tのシュミット・トリガ回路SC
が抵抗R23,ダイオードD8を介して接続されてい
る。さらに、前記サイリスタSCR2のゲート端子と全
波整流器6のマイナス端子間には抵抗R24とコンデン
サC8の並列回路が接続されている。Between the positive terminal of the capacitor C6 and the reset terminal 12 of the short-circuit indicator Ha, the anode of the thyristor SCR2
A series circuit of the cathode and the diode D6 is connected. A flyback diode D7 for recovery driving is connected between the reset terminal 12 and the common terminal 11 of the short-circuit indicator Ha. The gate terminal of the thyristor SCR2 has a Schmitt trigger circuit SC of a time circuit T described later.
Are connected via a resistor R23 and a diode D8. Further, a parallel circuit of a resistor R24 and a capacitor C8 is connected between the gate terminal of the thyristor SCR2 and the negative terminal of the full-wave rectifier 6.
従って、シュミット・トリガ回路SCから表示復帰信号
Sig4が出力されると、前記コンデンサC8と抵抗R
24に電圧を印加する。その結果、コンデンサC8と抵
抗R24から前記サイリスタSCR2のゲート端子に電
圧を印加し、同サイリスタSCR2を導通させるように
なっている。そして、サイリスタSCR2の導通によ
り、コンデンサC6の電荷が放電され、短絡表示器Ha
に復帰駆動電流を出力するようになっている。Therefore, when the display return signal Sig4 is output from the Schmitt trigger circuit SC, the capacitor C8 and the resistor R
A voltage is applied to 24. As a result, a voltage is applied to the gate terminal of the thyristor SCR2 from the capacitor C8 and the resistor R24, and the thyristor SCR2 is made conductive. Then, due to the conduction of the thyristor SCR2, the charge of the capacitor C6 is discharged, and the short-circuit indicator Ha
The recovery drive current is output to.
前記抵抗R24,コンデンサC8,サイリスタSCR2
とにより短絡表示器復帰用スイッチング回路57(第2
図参照)が構成されている。The resistor R24, capacitor C8, thyristor SCR2
The short-circuit indicator recovery switching circuit 57 (second
(See the figure) is configured.
V.短絡表示器 ここで短絡表示器Haを第4図〜第6図について詳細に
説明する。V. Short Circuit Indicator Here, the short circuit indicator Ha will be described in detail with reference to FIGS. 4 to 6.
短絡表示器Haは複数の磁気反転表示器から構成され
る。一つの磁気反転表示器は両端部がN極及びS極に磁
化されたディスク15が回動軸16を中心に回転可能に
支承され、又、丸棒状のステータが17がディスク15
のS極と対応する磁極部17a及びディスク15のN極
と対応する磁極部17bを有するように形成されてい
る。なお、前記ステータ17は保磁力の小さな材質にて
形成するのが好ましい。前記両磁極部17a,17b間
には同磁極部17a,17bが第4図の状態にてディス
ク15の両端磁極に対し同極性に磁化されるように共通
端子11とセット端子10に両端が接続される駆動コイ
ル18が巻回されている。The short-circuit indicator Ha is composed of a plurality of magnetic reversal indicators. In one magnetic reversal display, a disk 15 whose both ends are magnetized to have N poles and S poles is rotatably supported around a rotary shaft 16, and a round bar-shaped stator 17 is a disk 15.
The magnetic pole portion 17a corresponding to the S pole and the magnetic pole portion 17b corresponding to the N pole of the disk 15 are formed. The stator 17 is preferably made of a material having a small coercive force. Both ends of the common terminal 11 and the set terminal 10 are connected between the magnetic pole portions 17a and 17b so that the magnetic pole portions 17a and 17b are magnetized to have the same polarity with respect to the magnetic poles at both ends of the disk 15 in the state shown in FIG. The drive coil 18 is wound.
又、前記駆動コイル18に隣接して前記両磁極部17
a,17b間には同磁極部17a,17bが第5図の状
態にてディスク15の両端磁極に対し同極性に磁化され
るように共通端子11とリセット端子12に接続される
復帰駆動コイル19が巻回されている。In addition, the magnetic pole portions 17 are adjacent to the drive coil 18.
A return drive coil 19 connected between the common terminal 11 and the reset terminal 12 so that the magnetic pole portions 17a and 17b are magnetized to have the same polarity between the magnetic poles at both ends of the disk 15 in the state shown in FIG. Is wound.
前記ディスク15の表面15a及び裏面15bには互い
に異なる色の標識(この実施例では表面15aは黒色、
裏面15bは赤色)が表示されている。Marks of different colors are provided on the front surface 15a and the back surface 15b of the disk 15 (in this embodiment, the front surface 15a is black,
The back surface 15b is displayed in red.
そして、各磁気反転表示器の駆動コイル18及び復帰駆
動コイル19は互いに並列に接続されている(第6図参
照)。The drive coil 18 and the return drive coil 19 of each magnetic reversal display are connected in parallel with each other (see FIG. 6).
従って、短絡表示器Haに接地端子10を介して短絡表
示駆動電流が流れると、各駆動コイル18が励磁され、
第5図に示すように磁極部17aがS極に、磁極部bが
N極に磁化され、各ディスク15はそのN極が磁極部1
7a(S極)に、そのS極が磁極部17b(N極)に対
向するように反転回動され、各ディスク15の裏面15
bに付された標識が外部へ一斉に表示(短絡表示)され
る。Therefore, when the short-circuit display drive current flows to the short-circuit indicator Ha through the ground terminal 10, each drive coil 18 is excited,
As shown in FIG. 5, the magnetic pole portion 17a is magnetized to the S pole and the magnetic pole portion b is magnetized to the N pole, and the N pole of each disk 15 is magnetic pole portion 1
7a (S pole) is turned so that the S pole faces the magnetic pole portion 17b (N pole), and the back surface 15 of each disk 15 is rotated.
The sign attached to b is displayed all at once to the outside (short-circuit display).
又、反対に短絡表示器Haにリセット端子12を介して
復帰駆動電流が流れると、各復帰駆動コイル19は励磁
され、第4図に示すように磁極部17aがN極に、磁極
部17bがS極に磁化され、各ディスク15はそのN極
が磁極部17a(N極)に、そのS極が磁極部17b
(S極)に対向するように反転回動され、各ディスク1
5の表面21aに付された標識が外部へ一斉に定常表示
される。On the contrary, when the return drive current flows to the short-circuit indicator Ha through the reset terminal 12, each return drive coil 19 is excited, and the magnetic pole portion 17a becomes the N pole and the magnetic pole portion 17b becomes the magnetic pole portion 17b as shown in FIG. Each disk 15 is magnetized to the S pole, and the N pole of each disk 15 is the magnetic pole portion 17a (N pole) and the S pole thereof is the magnetic pole portion 17b.
Each disc 1 is rotated so as to face the (S pole) in reverse.
The markers attached to the surface 21a of No. 5 are constantly displayed all at once to the outside.
VI.位相比較判別回路 次に位相比較判別回路20について説明する。VI. Phase Comparison Discrimination Circuit Next, the phase comparison discrimination circuit 20 will be described.
位相比較判別回路20は前記ZCT2の出力端子P9,
P10に接続されるとともに、ZPD3の出力端IVP1
1,P12に接続されている。The phase comparison / discrimination circuit 20 outputs the output terminal P9 of the ZCT2,
It is connected to P10 and the output terminal IVP1 of ZPD3
1, P12.
第2図において同位相比較判別回路11はZCT2が零
相電流を検出したときサージ吸収回路58を介して出力
する零相電流検出信号と、ZPD3が零相電圧を検知し
たときにサージ吸収回路59を介して出力する零相電圧
検出信号とを入力すると、位相比較回路60が両信号に
基づいて零相電流と零相電圧の位相比較を行なうように
なっている。In FIG. 2, the in-phase comparison / determination circuit 11 outputs a zero-phase current detection signal output via the surge absorption circuit 58 when ZCT2 detects a zero-phase current, and a surge absorption circuit 59 when ZPD3 detects a zero-phase voltage. When a zero-phase voltage detection signal output via is input, the phase comparison circuit 60 compares the phases of the zero-phase current and the zero-phase voltage based on both signals.
そして、位相判別回路61は前記位相比較回路60の位
相比較の結果零相電圧の位相を基準として零相電流の位
相が0〜110度進みに近い場合には地絡故障点が表示
器の右側であるとして、制御信号を出力するようになっ
ている。反対に、位相判別回路61は前記位相比較回路
60の位相比較の結果零相電流の位相が180度ずれて
いるときには地絡故障点が表示器の左側であるとして制
御信号を出力するようになっている。If the phase comparison circuit 61 compares the phase of the zero-phase voltage with the phase of the zero-phase voltage as a reference and the phase of the zero-phase current approaches 0 to 110 degrees, the ground fault point is on the right side of the display. Then, the control signal is output. On the contrary, the phase discriminating circuit 61 outputs a control signal assuming that the ground fault point is on the left side of the display when the phase of the zero phase current is 180 degrees out of phase as a result of the phase comparison of the phase comparing circuit 60. ing.
又、スイッチング回路62は前記位相判別回路61の制
御信号に基づきオン動作するようになっている。さらに
信号メモリ回路63は前記スイッチング回路62のオン
動作に応答し、零相電流の位相が0〜110度進みに近
い場合には右側表示出力端子P14から論理値1に対応
する判定信号を一定時間出力するようになっている。
又、信号メモリ回路63は前記スイッチング回路62の
オン動作に応答し、零相電流の位相が180度ずれてい
るときには地絡故障点が表示器の左側であるとして左側
表示出力端子P15から論理値1に対応する判定信号を
一定時間出力するようになっている。Further, the switching circuit 62 is adapted to be turned on based on the control signal of the phase discrimination circuit 61. Further, the signal memory circuit 63 responds to the ON operation of the switching circuit 62, and when the phase of the zero-phase current is close to 0 to 110 degrees ahead, it outputs the determination signal corresponding to the logical value 1 from the right side display output terminal P14 for a certain time. It is designed to output.
Further, the signal memory circuit 63 responds to the ON operation of the switching circuit 62, and when the phase of the zero-phase current is 180 degrees out of phase, it is assumed that the ground fault point is on the left side of the display and the logical value from the left display output terminal P15. The determination signal corresponding to 1 is output for a certain period of time.
前記サージ吸収回路58,59、位相比較回路60、位
相判別回路61、スイッチング回路62及び信号メモリ
回路63とにより位相比較判別回路20が構成されてい
る。The surge absorption circuits 58 and 59, the phase comparison circuit 60, the phase determination circuit 61, the switching circuit 62, and the signal memory circuit 63 constitute a phase comparison determination circuit 20.
VII.地絡方向表示器の駆動部 前記右側表示出力端子P14には第二のゲート回路とし
てのアンド回路21の入力端子が接続され、右側表示出
力端子P14から論理値1に対応する判定信号を入力す
ると、その出力端子から論理値1に対応する第二のスイ
ッチ信号を印加するようになっている。VII. Drive Unit of Ground Fault Direction Indicator The input terminal of the AND circuit 21 as the second gate circuit is connected to the right side display output terminal P14, and when the judgment signal corresponding to the logical value 1 is input from the right side display output terminal P14. The second switch signal corresponding to the logical value 1 is applied from its output terminal.
電源回路Zの出力端子P13(プラス端子)とアース端
子P16間にはダイオードD9,充電抵抗R25,駆動
電源としてのコンデンサC9の直列回路が接続され、常
時コンデンサC9を充電するようになっている。A series circuit of a diode D9, a charging resistor R25, and a capacitor C9 as a driving power source is connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the ground terminal P16 so that the capacitor C9 is constantly charged.
前記ダイオードD9,充電抵抗R25,コンデンサC9
とにより第2図における表示駆動電源充電回路64が構
成されている。The diode D9, the charging resistor R25, the capacitor C9
The display driving power supply charging circuit 64 in FIG.
同コンデンサC9のプラス端子と右側表示を行なう右側
方向表示器Hb1のセット端子10間にはサイリスタS
CR3,ダイオードD10の直列回路が接続され、コン
デンサ9のマイナス端子は右側方向表示器Hb1の共通
端子11に接続されている。又、右側方向表示器Hb1
のセット端子10・共通端子11間には駆動用フライホ
イールダイオードD11が接続されている。A thyristor S is provided between the positive terminal of the capacitor C9 and the set terminal 10 of the right direction indicator Hb1 for displaying the right side.
A series circuit of CR3 and diode D10 is connected, and the negative terminal of the capacitor 9 is connected to the common terminal 11 of the right direction indicator Hb1. Also, the right direction indicator Hb1
A drive flywheel diode D11 is connected between the set terminal 10 and the common terminal 11.
電源回路Zの出力端子P13(プラス端子)とアース端
子P16間にはスイッチングトランジスタTr6のコレ
クタ,エミッタとエミッタを介して接続される抵抗R2
6との直列回路が接続されている。同抵抗R26の両端
子にはコンデンサC10が並列に接続されている。前記
スイッチングトランジスタTr6はそのエミッタ端子が
サイリスタSCR2のゲート端子に接続されるとともに
ベース端子が前記アンド回路21の出力端子が抵抗R2
7を介して接続されている。さらに、前記抵抗R27の
マイナス端子とアース端子P16間には抵抗R28が接
続され、前記スイッチングトランジスタTr6のベース
端子に電圧を印加するようになっている。A resistor R2 connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the ground terminal P16 via the collector and the emitter of the switching transistor Tr6.
A series circuit with 6 is connected. A capacitor C10 is connected in parallel to both terminals of the resistor R26. The emitter terminal of the switching transistor Tr6 is connected to the gate terminal of the thyristor SCR2, and the base terminal of the switching transistor Tr6 is the output terminal of the AND circuit 21 and the resistor R2.
It is connected via 7. Further, a resistor R28 is connected between the negative terminal of the resistor R27 and the ground terminal P16, and a voltage is applied to the base terminal of the switching transistor Tr6.
従って、前記アンド回路21から論理値1に対応する第
二のスイッチ信号が出力されると抵抗R28の電圧がス
イッチングトランジスタTr6のベース端子に印加され
る。この結果、同スイッチングトランジスタTr6はオ
ン動作(導通)され、前記コンデンサ10と抵抗R26
に電圧が印加される。その結果、コンデンサC10と抵
抗R26から前記サイリスタSCR3のゲート端子に電
圧を印加し、同サイリスタSCR3を導通させる。そし
て、サイリスタSCR3の導通により、コンデンサC9
の電荷が放電され、前記右側方向表示器Hb1に地絡方
向表示信号としての地絡表示駆動電流を出力するように
なっている。Therefore, when the second switch signal corresponding to the logical value 1 is output from the AND circuit 21, the voltage of the resistor R28 is applied to the base terminal of the switching transistor Tr6. As a result, the switching transistor Tr6 is turned on (conducted), and the capacitor 10 and the resistor R26 are turned on.
A voltage is applied to. As a result, a voltage is applied to the gate terminal of the thyristor SCR3 from the capacitor C10 and the resistor R26, and the thyristor SCR3 is made conductive. When the thyristor SCR3 is turned on, the capacitor C9
Is discharged, and a ground fault display drive current as a ground fault direction display signal is output to the right direction indicator Hb1.
前記抵抗R26〜R28、スイッチングトランジスタT
r6、コンデンサC10、及びサイリスタSCR3とに
より、第2図における第二のスイッチング回路65が構
成されている。The resistors R26 to R28 and the switching transistor T
The second switching circuit 65 in FIG. 2 is configured by r6, the capacitor C10, and the thyristor SCR3.
又、後記する電源回路Zの出力端子P13とアース端子
P16間には抵抗R29,スイッチングトランジスタT
r7のコレクタ・エミッタの直列回路が接続されてい
る。同スイッチングトランジスタTr7のベース端子と
前記サイリスタSCR3のカソード端子間にはダイオー
ドD12,抵抗R30の直列回路が接続されている。さ
らに、前記抵抗R30のマイナス端子とアース端子P1
6間には抵抗R31が接続され、スイッチングトランジ
スタTr7のベース端子に抵抗R31の電圧を印加する
ようになっている。A resistor R29 and a switching transistor T are provided between the output terminal P13 and the ground terminal P16 of the power supply circuit Z described later.
A series circuit of collector and emitter of r7 is connected. A series circuit of a diode D12 and a resistor R30 is connected between the base terminal of the switching transistor Tr7 and the cathode terminal of the thyristor SCR3. Further, the negative terminal of the resistor R30 and the ground terminal P1
A resistor R31 is connected between 6 and the voltage of the resistor R31 is applied to the base terminal of the switching transistor Tr7.
後記する電源回路Zの出力端子P13とアース端子間に
はスイッチングトランジスタTr8のエミッタ・コレク
タ,抵抗R32の直列回路が接続されている。さらに、
前記抵抗32の両端子間にはコンデンサC11が接続さ
れ、同コンデンサC11のプラス端子には後記する時限
回路TのIC14のクリア端子22がダイオードD14
を介して接続されている。A series circuit of an emitter / collector of a switching transistor Tr8 and a resistor R32 is connected between an output terminal P13 of a power supply circuit Z and a ground terminal, which will be described later. further,
A capacitor C11 is connected between both terminals of the resistor 32, and a positive terminal of the capacitor C11 has a diode D14 connected to a clear terminal 22 of an IC14 of a time circuit T described later.
Connected through.
前記スイッチングトランジスタTr8のベース端子と前
記スイッチングトランジスタTr7のコレクタ端子間に
は抵抗R33が接続され、前記スイッチングトランジス
タTr7のコレクタ・エミッタ間の電圧を同スイッチン
グトランジスタTr8のベース端子に印加するようにな
っている。A resistor R33 is connected between the base terminal of the switching transistor Tr8 and the collector terminal of the switching transistor Tr7 so that the collector-emitter voltage of the switching transistor Tr7 is applied to the base terminal of the switching transistor Tr8. There is.
従って、前記サイリスタSCR3が導通していないとき
にはスイッチングトランジスタTr7及びスイッチング
トランジスタTr8はオフ状態である。そして、前記サ
イリスタSCR3が導通すると、抵抗R31の電圧がス
イッチングトランジスタTr7のベース端子に印加され
るため、同スイッチングトランジスタTr7がオン動作
(導通)する。Therefore, when the thyristor SCR3 is not conducting, the switching transistors Tr7 and Tr8 are off. When the thyristor SCR3 becomes conductive, the voltage of the resistor R31 is applied to the base terminal of the switching transistor Tr7, so that the switching transistor Tr7 is turned on (conductive).
すると、スイッチングトランジスタTr8のベース端子
の電位が下がり、同スイッチングトランジスタTr8は
オン動作する。すると、コンデンサC11と抵抗R32
とからそのCR回路の時定数によりクリア制御信号SG
2が時限回路TのIC14のクリア端子22に出力す
る。Then, the potential of the base terminal of the switching transistor Tr8 drops, and the switching transistor Tr8 turns on. Then, the capacitor C11 and the resistor R32
And the clear control signal SG depending on the time constant of the CR circuit.
2 outputs to the clear terminal 22 of the IC 14 of the time limit circuit T.
前記ダイオードD12、抵抗R29〜R33、スイッチ
ングトランジスタTr7,Tr8とにより電圧増幅回路
66が構成されている。The diode D12, the resistors R29 to R33, and the switching transistors Tr7 and Tr8 form a voltage amplifier circuit 66.
電源回路Zの出力端子P13(プラス端子)とアース端
子P16間にはダイオードD20,充電抵抗R43,復
帰駆動電源としてのコンデンサC15の直列回路が接続
され、常時コンデンサC15を充電するようになってい
る。A series circuit of a diode D20, a charging resistor R43, and a capacitor C15 as a recovery driving power source is connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the ground terminal P16 so that the capacitor C15 is constantly charged. .
前記ダイオードD20,充電抵抗R43,コンデンサC
15により第2図における復帰駆動電源充電回路67が
構成されている。The diode D20, the charging resistor R43, the capacitor C
The reset drive power supply charging circuit 67 in FIG. 2 is constituted by 15.
前記コンデンサC15のプラス端子と右側方向表示器H
b1のリセット端子12間には前記サイリスタSCR5
のアノード・カソード,ダイオードD21の直列回路が
接続されている。又、右側方向表示器Haのリセット端
子12・共通端子11間には復帰駆動用フライホイール
ダイオードD22が接続されている。前記サイリスタS
CR5のゲート端子には後記する時限回路Tのシュミッ
ト・トリガ回路SCが抵抗R23,ダイオードD23を
介して接続されている。さらに、前記サイリスタSCR
5のゲート端子とアース端子P16間には抵抗R44と
コンデンサC16の並列回路が接続されている。The positive terminal of the capacitor C15 and the right direction indicator H
The thyristor SCR5 is provided between the reset terminals 12 of b1.
A series circuit of the anode / cathode and the diode D21 is connected. Further, a return drive flywheel diode D22 is connected between the reset terminal 12 and the common terminal 11 of the right direction indicator Ha. The thyristor S
A Schmitt trigger circuit SC of a time-limited circuit T described later is connected to the gate terminal of CR5 via a resistor R23 and a diode D23. Furthermore, the thyristor SCR
A parallel circuit of a resistor R44 and a capacitor C16 is connected between the gate terminal of No. 5 and the ground terminal P16.
従って、シュミット・トリガ回路SCから表示復帰信号
Sig4が出力されると、前記コンデンサC16と抵抗
R44に電圧を印加する。その結果、コンデンサC16
と抵抗R44から前記サイリスタSCR5のゲート端子
に電圧を印加し、同サイリスタSCR5を導通させるよ
うになっている。そして、サイリスタSCR5の導通に
より、コンデンサC15の電荷が放電され、右側方向表
示器Hb1に復帰駆動電流を出力する。Therefore, when the display return signal Sig4 is output from the Schmitt trigger circuit SC, a voltage is applied to the capacitor C16 and the resistor R44. As a result, the capacitor C16
A voltage is applied from the resistor R44 to the gate terminal of the thyristor SCR5 to make the thyristor SCR5 conductive. Then, due to the conduction of the thyristor SCR5, the electric charge of the capacitor C15 is discharged, and the return drive current is output to the right direction indicator Hb1.
前記抵抗R44,コンデンサC16,サイリスタSCR
5とにより第2図における地絡方向表示器復帰用スイッ
チング回路68が構成されている。The resistor R44, capacitor C16, thyristor SCR
5 and 5 constitute a switching circuit 68 for returning to the ground fault direction indicator in FIG.
又、前記コンデンサC11のプラス端子は後記左側方向
表示器Hb2用の復帰駆動用のサイリスタSCR6のゲ
ート端子に対しダイオードD24を介して接続されてい
る。そして、スイッチングトランジスタTr8がオン動
作した場合にサイリスタSCR6がオン動作するゲート
トリガ電圧を印加するようになっている。Further, the positive terminal of the capacitor C11 is connected to the gate terminal of the thyristor SCR6 for return driving for the leftward direction indicator Hb2 described later through a diode D24. A gate trigger voltage is applied to turn on the thyristor SCR6 when the switching transistor Tr8 turns on.
同様に前記左側表示出力端子P15には第二のゲート回
路としてのアンド回路23の入力端子が接続されてい
る。すなわち、このアンド回路23は左側表示出力端子
P15から論理値1に対応する判定信号を入力すると、
その出力端子から論理値1に対応する第二のスイッチ信
号を印加するようになっている。Similarly, an input terminal of an AND circuit 23 as a second gate circuit is connected to the left side display output terminal P15. That is, when the AND circuit 23 inputs the determination signal corresponding to the logical value 1 from the left display output terminal P15,
The second switch signal corresponding to the logical value 1 is applied from the output terminal.
電源回路Zの出力端子P13(プラス端子)とアース端
子P16間にはダイオードD15,充電抵抗R34,駆
動電源としてのコンデンサC12の直列回路が接続さ
れ、常時コンデンサC12を充電するようになってい
る。A series circuit of a diode D15, a charging resistor R34, and a capacitor C12 as a driving power supply is connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the ground terminal P16 so that the capacitor C12 is constantly charged.
前記ダイオードD15,充電抵抗R34,コンデンサC
12とにより第2図における表示駆動電源充電回路69
が構成されている。The diode D15, charging resistor R34, capacitor C
2, the display drive power source charging circuit 69 in FIG.
Is configured.
同コンデンサC12のプラス端子と左側表示を行なう左
側方向表示器Hb2のセット端子10間にはサイリスタ
SCR4,ダイオードD16の直列回路が接続され、コ
ンデンサC12のマイナス端子は左側方向表示器Hb2
の共通端子11に接続されている。又、左側方向表示器
Hb2のセット端子10・共通端子11間には駆動用フ
ライホイールダイオードD17が接続されている。A series circuit of a thyristor SCR4 and a diode D16 is connected between the positive terminal of the capacitor C12 and a set terminal 10 of a leftward direction indicator Hb2 for performing leftward display, and the negative terminal of the capacitor C12 is a leftward direction indicator Hb2.
Is connected to the common terminal 11. Further, a driving flywheel diode D17 is connected between the set terminal 10 and the common terminal 11 of the left direction indicator Hb2.
電源回路Zの出力端子P13(プラス端子)とアース端
子P16間にはスイッチングトランジスタTr9のコレ
クタ,エミッタとエミッタを介して接続される抵抗R3
5との直列回路が接続されている。同抵抗R35の両端
子にはコンデンサC13が並列に接続されている。前記
スイッチングトランジスタTr9はそのエミッタ端子が
サイリスタSCR4のゲート端子に接続されるとともに
ベース端子が前記アンド回路23の出力端子が抵抗R3
6を介して接続されている。さらに、前記抵抗R36の
マイナス端子とアース端子P16間には抵抗R37が接
続され、前記スイッチングトランジスタTr9のベース
端子に電圧を印加するようになっている。A resistor R3 connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the ground terminal P16 via the collector and the emitter of the switching transistor Tr9.
A series circuit with 5 is connected. A capacitor C13 is connected in parallel to both terminals of the resistor R35. The emitter terminal of the switching transistor Tr9 is connected to the gate terminal of the thyristor SCR4, and the base terminal of the switching transistor Tr9 is the output terminal of the AND circuit 23 and the resistor R3.
It is connected via 6. Further, a resistor R37 is connected between the negative terminal of the resistor R36 and the ground terminal P16, and a voltage is applied to the base terminal of the switching transistor Tr9.
従って、前記アンド回路23から論理値1に対応する第
二のスイッチ信号が出力されると同第二のスイッチ信号
に基づいて抵抗R37の電圧がスイッチングトランジス
タTr9のベース端子に印加される。この結果、同スイ
ッチングトランジスタTr9はオン動作(導通)され、
前記コンデンサC13と抵抗R35に電圧が印加され
る。その結果、コンデンサC13と抵抗R35から前記
サイリスタSCR4のゲート端子に電圧を印加し、同サ
イリスタSCR4を導通させる。そして、サイリスタS
CR4の導通により、コンデンサC12の電荷が放電さ
れ、前記左側方向表示器Hb2に地絡方向表示信号とし
ての地絡表示駆動電流を出力するようになっている。Therefore, when the second switch signal corresponding to the logical value 1 is output from the AND circuit 23, the voltage of the resistor R37 is applied to the base terminal of the switching transistor Tr9 based on the second switch signal. As a result, the switching transistor Tr9 is turned on (conducted),
A voltage is applied to the capacitor C13 and the resistor R35. As a result, a voltage is applied to the gate terminal of the thyristor SCR4 from the capacitor C13 and the resistor R35, and the thyristor SCR4 is made conductive. And thyristor S
Due to conduction of CR4, the electric charge of the capacitor C12 is discharged, and a ground fault display drive current as a ground fault direction display signal is output to the left direction indicator Hb2.
前記抵抗R35〜R37、スイッチングトランジスタT
r9、コンデンサC13、及びサイリスタSCR4とに
より、第2図における第二のスイッチング回路70が構
成されている。The resistors R35 to R37 and the switching transistor T
The r9, the capacitor C13, and the thyristor SCR4 form a second switching circuit 70 in FIG.
又、後記する電源回路Zの出力端子P13(プラス端
子)とアース端子P16間には抵抗R38,スイッチン
グトランジスタTr10のコレクタ・エミッタの直列回
路が接続されている。同スイッチングトランジスタTr
10のベース端子と前記サイリスタSCR4のカソード
端子間にはダイオードD18,抵抗R39の直列回路が
接続されている。さらに、前記抵抗R39のマイナス端
子とアース端子P16間には抵抗R40が接続され、ス
イッチングトランジスタTr10のベース端子に抵抗R
40の電圧を印加するようになっている。A resistor R38 and a collector-emitter series circuit of the switching transistor Tr10 are connected between the output terminal P13 (plus terminal) of the power supply circuit Z and a ground terminal P16, which will be described later. Same switching transistor Tr
A series circuit of a diode D18 and a resistor R39 is connected between the base terminal of 10 and the cathode terminal of the thyristor SCR4. Further, a resistor R40 is connected between the negative terminal of the resistor R39 and the ground terminal P16, and the resistor R40 is connected to the base terminal of the switching transistor Tr10.
A voltage of 40 is applied.
後記する電源回路Zの出力端子P13(プラス端子)と
アース端子P16間にはスイッチングトランジスタTr
11のエミッタ・コレクタ,抵抗R41の直列回路が接
続されている。さらに、前記抵抗R41の両端子間には
コンデンサC14が接続され、同コンデンサC14のプ
ラス端子には後記する時限回路TのIC14のクリア端
子22がダイオードD19を介して接続されている。A switching transistor Tr is provided between the output terminal P13 (plus terminal) and the ground terminal P16 of the power supply circuit Z described later.
A series circuit of 11 emitters and collectors and a resistor R41 is connected. Further, a capacitor C14 is connected between both terminals of the resistor R41, and a positive terminal of the capacitor C14 is connected to a clear terminal 22 of an IC14 of a time-limit circuit T described later via a diode D19.
前記スイッチングトランジスタTr11のベース端子と
前記スイッチングトランジスタTr10のコレクタ端子
間には抵抗R42が接続され、前記スイッチングトラン
ジスタTr10のコレクタ・エミッタ間の電圧を同スイ
ッチングトランジスタTr11のベース端子に印加する
ようになっている。A resistor R42 is connected between the base terminal of the switching transistor Tr11 and the collector terminal of the switching transistor Tr10, and a collector-emitter voltage of the switching transistor Tr10 is applied to the base terminal of the switching transistor Tr11. There is.
従って、前記サイリスタSCR4が導通していないとき
にはスイッチングトランジスタTr10,スイッチング
トランジスタTr11はオフ状態である。そして、前記
サイリスタSCR4が導通すると、抵抗R40の電圧が
スイッチングトランジスタTr10のベース端子に印加
されるため、同スイッチングトランジスタTr10がオ
ン動作する。Therefore, when the thyristor SCR4 is not conducting, the switching transistor Tr10 and the switching transistor Tr11 are off. When the thyristor SCR4 is turned on, the voltage of the resistor R40 is applied to the base terminal of the switching transistor Tr10, so that the switching transistor Tr10 is turned on.
すると、スイッチングトランジスタTr11のベース端
子の電位が下がり、同スイッチングトランジスタTr1
1はオン動作する。すると、コンデンサC14と抵抗R
41とからそのCR回路の時定数によりクリア制御信号
SG3が時限回路TのIC14のクリア端子22に出力
する。Then, the potential of the base terminal of the switching transistor Tr11 drops, and the switching transistor Tr1
1 turns on. Then, the capacitor C14 and the resistor R
41 and a clear control signal SG3 is output to the clear terminal 22 of the IC 14 of the time limit circuit T according to the time constant of the CR circuit.
前記ダイオードD18、抵抗R38〜R41、スイッチ
ングトランジスタTr10,Tr11とにより電圧増幅
回路71が構成されている。The diode D18, the resistors R38 to R41, and the switching transistors Tr10 and Tr11 form a voltage amplifier circuit 71.
電源回路Zの出力端子P13(プラス端子)とアース端
子P16間にはダイオードD25,充電抵抗R45,復
帰駆動電源としてのコンデンサC17の直列回路が接続
され、常時コンデンサC17を充電するようになってい
る。A series circuit of a diode D25, a charging resistor R45, and a capacitor C17 as a recovery driving power supply is connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the ground terminal P16 so that the capacitor C17 is constantly charged. .
前記ダイオードD25,充電抵抗R45,コンデンサC
17により第2図における 復帰駆動電源充電回路72
が構成されている。The diode D25, the charging resistor R45, the capacitor C
17, the recovery drive power supply charging circuit 72 in FIG.
Is configured.
前記コンデンサC17のプラス端子と左側方向表示器H
b2のリセット端子12間には前記サイリスタSCR6
のアノード・カソード,ダイオードD26の直列回路が
接続されている。又、左側方向表示器Hb2のリセット
端子12・共通端子11間には復帰駆動用フライホイー
ルダイオードD27が接続されている。前記サイリスタ
SCR6のゲート端子には後記する時限回路Tのシュミ
ット・トリガ回路SCが抵抗R23,ダイオードD28
を介して接続されている。さらに、前記サイリスタSC
R6のゲート端子とアース端子P16間には抵抗R46
とコンデンサC18の並列回路が接続されている。The positive terminal of the capacitor C17 and the left direction indicator H
The thyristor SCR6 is provided between the reset terminals 12 of b2.
A series circuit of the anode / cathode and the diode D26 is connected. Further, a return drive flywheel diode D27 is connected between the reset terminal 12 and the common terminal 11 of the left direction indicator Hb2. At the gate terminal of the thyristor SCR6, a Schmitt trigger circuit SC of a time circuit T described later is provided with a resistor R23 and a diode D28.
Connected through. Furthermore, the thyristor SC
A resistor R46 is placed between the gate terminal of R6 and the ground terminal P16.
And a parallel circuit of a capacitor C18 are connected.
従って、シュミット・トリガ回路SCから表示復帰信号
Sig4が出力されると、前記コンデンサC18と抵抗
R46に電圧を印加する。その結果、コンデンサC18
と抵抗R46から前記サイリスタSCR6のゲート端子
に電圧を印加し、同サイリスタSCR6を導通させるよ
うになっている。そして、サイリスタSCR6の導通に
より、コンデンサC17の電荷が放電され、左側方向表
示器Hb2に復帰駆動電流を出力する。Therefore, when the display return signal Sig4 is output from the Schmitt trigger circuit SC, a voltage is applied to the capacitor C18 and the resistor R46. As a result, the capacitor C18
A voltage is applied to the gate terminal of the thyristor SCR6 from the resistor R46 to make the thyristor SCR6 conductive. Then, due to the conduction of the thyristor SCR6, the electric charge of the capacitor C17 is discharged, and the return drive current is output to the left direction indicator Hb2.
前記抵抗R46,コンデンサC18,サイリスタSCR
6とにより第2図における地絡方向表示器復帰用スイッ
チング回路73が構成されている。The resistor R46, capacitor C18, thyristor SCR
6 and 6 form the ground fault direction indicator return switching circuit 73 in FIG.
又、前記コンデンサC14のプラス端子は後記右側方向
表示器Hb1用のサイリスタSCR5のゲート端子に対
しダイオードD29を介して接続されている。そして、
スイッチングトランジスタTr11がオン動作した場合
にサイリスタSCR5がオン動作するゲートトリガ電圧
を印加するようになっている。Further, the plus terminal of the capacitor C14 is connected to the gate terminal of the thyristor SCR5 for the right direction indicator Hb1 described later through the diode D29. And
A gate trigger voltage is applied to turn on the thyristor SCR5 when the switching transistor Tr11 is turned on.
VIII.地絡方向表示器 地絡方向表示器を構成する一対の右側方向表示器Hb
1,左側方向表示器Hb2は前記短絡表示器Haと同一
の構成になっており、両表示器Hb1,Hb2にセット
端子10を介して地絡表示駆動電流が流れると、各駆動
コイル(図示しない)が励磁されることにより、各ディ
スクの裏面に付された標識が外部へ一斉に表示(地絡方
向表示)される。VIII. Ground fault direction indicator A pair of right side direction indicators Hb constituting the ground fault direction indicator
1, the left direction indicator Hb2 has the same configuration as the short-circuit indicator Ha, and when a ground fault display drive current flows through both the indicators Hb1 and Hb2 via the set terminal 10, each drive coil (not shown). ) Is excited, the markers attached to the back surface of each disk are simultaneously displayed to the outside (ground fault direction display).
又、反対に両表示器Hb1,Hb2にリセット端子12
を介して復帰駆動電流が流れると、各復帰駆動コイル
(図示しない)は励磁されることにより、各ディスクの
表面に付された標識が外部へ一斉に定常表示される。On the contrary, the reset terminal 12 is attached to both the indicators Hb1 and Hb2.
When a return drive current flows through the return drive coils, the return drive coils (not shown) are excited, so that the markers attached to the surface of each disk are constantly displayed all at once outside.
IX.時限部 次に時限回路Tについて説明する。IX. Time Limit Unit Next, the time limit circuit T will be described.
IC14には抵抗R50,コンデンサC20,抵抗R5
1からなる発振回路74が接続されてICタイマが構成
され、同IC14はその発振回路74の発振数を分割す
るようになっている。The IC 14 has a resistor R50, a capacitor C20, and a resistor R5.
An oscillator circuit 74 consisting of 1 is connected to form an IC timer, and the IC 14 divides the number of oscillations of the oscillator circuit 74.
電源回路Zの出力端子P13(プラス端子)と前記IC
14のマイナス端子間にはスイッチングトランジスタT
r12のコレクタ・エミッタと、エミッタを介して接続
される抵抗R52との直列回路が接続されている。な
お、抵抗R52の両端子に接続されるコンデンサC21
はノイズ防止用である。The output terminal P13 (plus terminal) of the power supply circuit Z and the IC
A switching transistor T is provided between the negative terminals of 14
A series circuit of a collector / emitter of r12 and a resistor R52 connected via the emitter is connected. A capacitor C21 connected to both terminals of the resistor R52
Is for noise prevention.
前記スイッチングトランジスタTr12のベース端子に
はIC14の出力端子が抵抗R53を介して接続され、
同スイッチングトランジスタTr12のベース端子と前
記第三の短絡検出回路Xcにおける全波整流器6のマイ
ナス端子間には抵抗R54が接続され、同抵抗R54の
電圧を前記スイッチングトランジスタTr12のベース
端子に印加するようになっている。The output terminal of the IC 14 is connected to the base terminal of the switching transistor Tr12 via a resistor R53,
A resistor R54 is connected between the base terminal of the switching transistor Tr12 and the negative terminal of the full-wave rectifier 6 in the third short circuit detection circuit Xc so that the voltage of the resistor R54 is applied to the base terminal of the switching transistor Tr12. It has become.
又、電源回路Zの出力端子P13(プラス端子)と前記
IC14のマイナス端子間には抵抗R55のスイッチン
グトランジスタTr13のコレクタ・エミッタとの直列
回路が接続されている。前記抵抗R52のプラス端子と
スイッチングトランジスタTr13のベース端子間には
コンデンサC22が接続され、前記スイッチングトラン
ジスタTr13のベース端子と前記第三の短絡検出回路
Xcにおける全波整流器6のマイナス端子間には抵抗R
56が接続されている。そして、前記コンデンサC22
と抵抗R56とにより微分回路が構成されている。Further, a series circuit of the collector and emitter of the switching transistor Tr13 of the resistor R55 is connected between the output terminal P13 (plus terminal) of the power supply circuit Z and the minus terminal of the IC14. A capacitor C22 is connected between the positive terminal of the resistor R52 and the base terminal of the switching transistor Tr13, and a resistor is provided between the base terminal of the switching transistor Tr13 and the negative terminal of the full-wave rectifier 6 in the third short circuit detection circuit Xc. R
56 is connected. Then, the capacitor C22
And the resistor R56 form a differentiating circuit.
なお、前記ダイオードD13,D19,D14のマイナ
ス端子と第三の短絡検出回路Xcにおける全波整流器6
のマイナス端子間には抵抗R57が接続されている。The negative terminals of the diodes D13, D19 and D14 and the full-wave rectifier 6 in the third short circuit detection circuit Xc.
A resistor R57 is connected between the negative terminals of the.
前記スイッチングトランジスタTr12,Tr13、コ
ンデンサC21,抵抗R23,抵抗R53〜R56、シ
ュミット・トリガ回路SCとにより第2図における表示
復帰信号発生回路75が構成されている。The display restoration signal generating circuit 75 in FIG. 2 is configured by the switching transistors Tr12 and Tr13, the capacitor C21, the resistor R23, the resistors R53 to R56, and the Schmitt trigger circuit SC.
このICタイマはIC14が前記各回路からのクリア制
御信号Sig1,Sig2,Sig3を入力すると、発
振回路74の発振数の分割をクリアして、発振数の再分
割を開始するようになっている。そして、IC14は所
定の数分割すると、すなわち、所定時間経過すると、そ
の出力端子から抵抗R53を介して所定時間タイムアッ
プ信号を印加する。すると、抵抗R54の電圧がスイッ
チングトランジスタTr12のベース端子に印加される
ため、スイッチングトランジスタTr12は前記タイム
アップ信号が印加されれいる間オン動作(導通)され、
前記コンデンサ22と抵抗R56の微分回路に電圧が印
加される。When the IC 14 inputs the clear control signals Sig1, Sig2, Sig3 from the above circuits, the IC timer clears the division of the oscillation number of the oscillation circuit 74 and starts the division of the oscillation number again. Then, when the IC 14 is divided into a predetermined number of times, that is, when a predetermined time has elapsed, the IC 14 applies a time-up signal for a predetermined time from its output terminal via the resistor R53. Then, the voltage of the resistor R54 is applied to the base terminal of the switching transistor Tr12, so that the switching transistor Tr12 is turned on (conducted) while the time-up signal is applied,
A voltage is applied to the differentiation circuit of the capacitor 22 and the resistor R56.
その結果、所定時間タイムアップ信号の立上がりで同微
分回路から前記スイッチングトランジスタTr13のゲ
ート端子に電圧が印加されるため、同スイッチングトラ
ンジスタTr13がコンデンサC22と抵抗R56の時
定数時間だけオン動作(導通)されるようになってい
る。そして、スイッチングトランジスタTr13のオン
・オフ動作に基づいて、シュミット・トリガ回路SCは
同シュミット・トリガ回路SCに印加される信号を波形
成形し、各表示器Ha,Hb1,Hb2に表示復帰信号
Sig4を出力するようになっている。As a result, a voltage is applied from the differentiating circuit to the gate terminal of the switching transistor Tr13 at the rise of the time-up signal for a predetermined time, so that the switching transistor Tr13 is turned on (conducted) for the time constant time of the capacitor C22 and the resistor R56. It is supposed to be done. Then, based on the on / off operation of the switching transistor Tr13, the Schmitt trigger circuit SC waveform-shapes the signal applied to the Schmitt trigger circuit SC, and outputs the display return signal Sig4 to each of the indicators Ha, Hb1, Hb2. It is designed to output.
X.電源部 次に、電源部について説明すると、電源部は電源回路Z
と電源電圧チェック回路78とから構成されている。X. Power Supply Unit Next, the power supply unit will be described.
And a power supply voltage check circuit 78.
電源回路Zは前記第三の短絡検出回路Xcにおける全波
整流器6に設けられている。すなわち、ダイオードアレ
イDaの両端子間にはトランジスタTr14,ダイオー
ドD30及び充電可能なバッテリBの直列回路とが接続
されている。又、前記トランジスタTr14のコレクタ
端子・ベース端子間には抵抗R58が接続され、又、前
記トランジスタTr14のベース端子と全波整流器6の
マイナス端子間にはツェナーダイオードZDが接続され
ている。The power supply circuit Z is provided in the full-wave rectifier 6 in the third short circuit detection circuit Xc. That is, the series circuit of the transistor Tr14, the diode D30, and the rechargeable battery B is connected between both terminals of the diode array Da. A resistor R58 is connected between the collector terminal and the base terminal of the transistor Tr14, and a Zener diode ZD is connected between the base terminal of the transistor Tr14 and the negative terminal of the full-wave rectifier 6.
前記ダイオードアレイDaにて第2図における第一の定
電圧回路76が構成されるとともに、抵抗R58,トラ
ンジスタTr14及びツェナーダイオードZDとにより
第二の定電圧回路77が構成されている。The diode array Da constitutes the first constant voltage circuit 76 in FIG. 2, and the resistor R58, the transistor Tr14 and the Zener diode ZD constitute a second constant voltage circuit 77.
この電源回路ZはダイオードアレイDa2間の順方向電
圧を前記トランジスタTr14及びツェナーダイオード
ZD等にてさらに定電圧化し、バッテリBを充電するよ
うになっている。The power supply circuit Z is configured to charge the battery B by making the forward voltage across the diode array Da2 further constant by the transistor Tr14 and the Zener diode ZD.
そして、定常の負荷電流が配電線Lに流れているときは
前記バックアップ用のバッテリBを消費せず、負荷電流
により前記各部に駆動電流を供給するようになってい
る。そして、変電所の遮断器がトリップして配電線Lに
負荷電流が流れなくなったときにはバックアップ用のバ
ッテリBが各部に必要な駆動電流を出力端子P13から
供給するようになっている。Then, when a steady load current is flowing in the distribution line L, the backup battery B is not consumed, and the drive current is supplied to the respective parts by the load current. When the circuit breaker at the substation trips and the load current no longer flows through the distribution line L, the backup battery B supplies the drive current required for each part from the output terminal P13.
電源電圧チェック回路78について説明する。The power supply voltage check circuit 78 will be described.
前記バッテリBの両端子間には抵抗R59とトランジス
タTr15のコレクタ・エミッタの直列回路が接続され
るとともに、抵抗R60,抵抗R61の直列回路が接続
されている。又、前記抵抗R61の両端子にはコンデン
サC23が接続され、さらに前記抵抗R61のプラス端
子はトランジスタTR15のベース端子に接続されて、
同抵抗R61の電圧をトランジスタTr15のベース端
子に印加するようになっている。A resistor R59 and a collector / emitter series circuit of a transistor Tr15 are connected between both terminals of the battery B, and a series circuit of a resistor R60 and a resistor R61 is connected. A capacitor C23 is connected to both terminals of the resistor R61, and a positive terminal of the resistor R61 is connected to a base terminal of the transistor TR15.
The voltage of the resistor R61 is applied to the base terminal of the transistor Tr15.
前記バッテリBの両端子間にはダイオードD31,抵抗
R62,電源電圧チェック表示器Hcの共通端子28・
セット端子29,ダイオードD32及びスイッチングト
ランジスタTr16のコレクタ・エミッタが接続されて
いる。又、電源電圧チェック表示器Hcのセット端子2
9と共通端子間にはフリーホイールダイオードD33が
接続されている。Between the terminals of the battery B, a diode D31, a resistor R62, a common terminal 28 of the power supply voltage check indicator Hc,
The set terminal 29, the diode D32, and the collector / emitter of the switching transistor Tr16 are connected. Also, the set terminal 2 of the power supply voltage check display Hc
A freewheel diode D33 is connected between 9 and the common terminal.
前記トランジスタTr15のコレクタ端子と前記スイッ
チングトランジスタTr16のベース端子間にはインバ
ータIn2,ノット回路25,コンデンサC24,抵抗
R63,アンド回路26及び抵抗R64の直列回路が接
続されている。そして、前記抵抗R63のプラス端子と
バッテリBのマイナス端子間には抵抗R65が接続さ
れ、又、前記スイッチングトランジスタTr16のベー
ス端子とバッテリBのマイナス端子間には抵抗R66が
接続されている。A series circuit of an inverter In2, a knot circuit 25, a capacitor C24, a resistor R63, an AND circuit 26 and a resistor R64 is connected between the collector terminal of the transistor Tr15 and the base terminal of the switching transistor Tr16. A resistor R65 is connected between the positive terminal of the resistor R63 and the negative terminal of the battery B, and a resistor R66 is connected between the base terminal of the switching transistor Tr16 and the negative terminal of the battery B.
従って、バッテリBが所定電圧を保持しているときには
トランジスタTr15はベース端子に抵抗R61の分圧
が印加され、オン状態となっている。そして、この状態
のときにはインバータIn2には論理値0に対応する信
号が入力される。すると、インバータIn2からは論理
値1に対応する信号をノット回路25に印加し、同ノッ
ト回路25はその論理値1に対応する信号に基づいて論
理値0に対応する信号をコンデンサC24,抵抗R6
5,R63に印加する。アンド回路26は前記CR回路
からの論理値0に対応する信号を入力し、その信号に基
づいて論理値0に対応する信号をスイッチングトランジ
スタTr16のベース端子に印加するため、同スイッチ
ングトランジスタTr16はオフ状態となる。Therefore, when the battery B holds the predetermined voltage, the transistor Tr15 is in the ON state with the partial voltage of the resistor R61 applied to the base terminal. Then, in this state, the signal corresponding to the logical value 0 is input to the inverter In2. Then, the inverter In2 applies the signal corresponding to the logical value 1 to the knot circuit 25, and the knot circuit 25 applies the signal corresponding to the logical value 0 based on the signal corresponding to the logical value 1 to the capacitor C24 and the resistor R6.
5, applied to R63. Since the AND circuit 26 inputs the signal corresponding to the logical value 0 from the CR circuit and applies the signal corresponding to the logical value 0 to the base terminal of the switching transistor Tr16 based on the signal, the switching transistor Tr16 is turned off. It becomes a state.
反対に、バッテリBが所定電圧以下になった場合にはト
ランジスタ15のベース端子には所定のベース電圧が印
加されないため、オフ状態となる。すると、インバータ
In2には論理値1に対応する信号が入力され、その信
号に基づいてインバータIn2は論理値0に対応する信
号をノット回路25に出力し、同ノット回路25はその
論理値0に対応する信号に基づいて論理値1に対応する
信号をコンデンサC24,抵抗R65,R63に印加す
る。アンド回路26は前記CR微分回路からの論理値1
に対応する信号に入力し、その信号に基づいて論理値1
に対応する信号をスイッチングトランジスタTr16の
ベース端子に印加するため、同スイッチングトランジス
タTr16はオン状態となる。On the contrary, when the voltage of the battery B becomes equal to or lower than the predetermined voltage, the predetermined base voltage is not applied to the base terminal of the transistor 15, so that the transistor 15 is turned off. Then, the signal corresponding to the logical value 1 is input to the inverter In2, the inverter In2 outputs a signal corresponding to the logical value 0 to the knot circuit 25 based on the signal, and the knot circuit 25 changes the logical value to 0. A signal corresponding to the logical value 1 is applied to the capacitor C24 and the resistors R65 and R63 based on the corresponding signal. The AND circuit 26 is a logical value 1 from the CR differentiating circuit.
Input to the signal corresponding to, and the logical value 1 based on the signal
Since the signal corresponding to is applied to the base terminal of the switching transistor Tr16, the switching transistor Tr16 is turned on.
前記スイッチングトランジスタTr15,TR16,イ
ンバータIn2、ノット回路25、アンド回路26、コ
ンデンサC24、抵抗R63〜R66及びダイオードD
32とにより電圧低下表示駆動回路79が構成されてい
る。The switching transistors Tr15 and TR16, the inverter In2, the knot circuit 25, the AND circuit 26, the capacitor C24, the resistors R63 to R66, and the diode D.
The voltage drop display drive circuit 79 is constituted by 32.
前記電源電圧チェック表示器Hcのリセット端子30と
バッテリBのマイナス端子間にはダイオードD34及び
スイッチングトランジスタTr17のコレクタ・エミッ
タが接続されている。A diode D34 and a collector / emitter of a switching transistor Tr17 are connected between the reset terminal 30 of the power supply voltage check indicator Hc and the negative terminal of the battery B.
前記インバータIn2の出力端子と前記スイッチングト
ランジスタTr17のベース端子間には,ノット回路3
2,33、コンデンサC25,抵抗R67,アンド回路
34及び抵抗R68の直列回路が接続され前記抵抗R6
7のプラス端子とバッテリBのマイナス端子間には抵抗
R69が接続されている。又、前記スイッチングトラン
ジスタTr17のベース端子とバッテリBのマイナス端
子間には抵抗R70が接続されている。そして、電源電
圧チェック表示器Hcのリセット端子30と共通端子間
にはフリーホイールダイオードD35が接続されてい
る。A knot circuit 3 is provided between the output terminal of the inverter In2 and the base terminal of the switching transistor Tr17.
2, 33, a capacitor C25, a resistor R67, an AND circuit 34 and a resistor R68 are connected in series to connect the resistor R6.
A resistor R69 is connected between the positive terminal of 7 and the negative terminal of the battery B. A resistor R70 is connected between the base terminal of the switching transistor Tr17 and the negative terminal of the battery B. A freewheel diode D35 is connected between the reset terminal 30 and the common terminal of the power supply voltage check indicator Hc.
従って、ノット回路32は前記インバータIn2から論
理値1に対応する信号を入力すると、同ノット回路32
はその論理値1に対応する信号に基づいて論理値0に対
応する信号をノット回路33に出力し、同ノット回路3
3は同信号に基づいて論理値1に対応する信号をコンデ
ンサC25,抵抗R67,R69に印加する。アンド回
路34前記CR微分回路からの論理値1に対応する信号
を入力し、その信号に基づいて論理値1に対応する信号
をスイッチングトランジスタTr17のベース端子に印
加するため、同スイッチングトランジスタTr17はオ
ン状態となる。Therefore, when the knot circuit 32 receives the signal corresponding to the logical value 1 from the inverter In2, the knot circuit 32 receives the signal.
Outputs the signal corresponding to the logical value 0 to the knot circuit 33 based on the signal corresponding to the logical value 1, and the knot circuit 3
3 applies a signal corresponding to the logical value 1 to the capacitor C25 and the resistors R67 and R69 based on the signal. AND circuit 34 Since the signal corresponding to the logical value 1 from the CR differentiating circuit is input and the signal corresponding to the logical value 1 is applied to the base terminal of the switching transistor Tr17 based on the signal, the switching transistor Tr17 is turned on. It becomes a state.
反対に、インバータIn2が論理値0に対応する信号を
ノット回路32に出力すると、ノット回路32はその論
理値0に対応する信号に基づいて論理値1に対応する信
号をノット回路33に出力し、同ノット回路33は同信
号に基づいて論理値0に対応する信号をコンデンサC2
5,抵抗R67,R69に印加する。アンド回路34は
前記CR回路からの論理値0に対応する信号を入力し、
その信号に基づいて論理値0に対応する信号をスイッチ
ングトランジスタTr17のベース端子に印加するた
め、同スイッチングトランジスタTr17はオフ状態と
なる。On the contrary, when the inverter In2 outputs the signal corresponding to the logical value 0 to the knot circuit 32, the knot circuit 32 outputs the signal corresponding to the logical value 1 to the knot circuit 33 based on the signal corresponding to the logical value 0. The knot circuit 33 outputs a signal corresponding to a logical value of 0 to the capacitor C2 based on the signal.
5, applied to resistors R67 and R69. The AND circuit 34 inputs the signal corresponding to the logical value 0 from the CR circuit,
Since the signal corresponding to the logical value 0 is applied to the base terminal of the switching transistor Tr17 based on the signal, the switching transistor Tr17 is turned off.
前記スイッチングトランジスタTr17、ノット回路3
2,33、アンド回路34、コンデンサC25、抵抗R
67〜R69及びダイオードD34とにより電圧正常表
示駆動回路80が構成されている。The switching transistor Tr17 and the knot circuit 3
2, 33, AND circuit 34, capacitor C25, resistance R
The normal voltage display drive circuit 80 is composed of 67 to R69 and the diode D34.
XI.電源電圧チェック表示器 前記電源電圧チェック表示器Hcは前記短絡表示器Ha
とほぼ同様の構成になっており、共通端子28・セット
端子29を介して表示駆動電流が流れると、駆動コイル
(図示しない)が励磁されることにより、ディスクの裏
面に付された標識が外部へ表示してバッテリBの電圧が
低下したことを示す。XI. Power supply voltage check indicator The power supply voltage check indicator Hc is the short-circuit indicator Ha.
When the display drive current flows through the common terminal 28 and the set terminal 29, the drive coil (not shown) is excited, so that the mark attached to the back surface of the disk is externally arranged. Is displayed to indicate that the voltage of the battery B has dropped.
又、反対に共通端子28・リセット端子30を介してリ
セット駆動電流が流れると、電源電圧チェック表示器H
cは復帰駆動コイル(図示しない)は励磁されることに
より、ディスクの表面に付された標識が外部へ表示さ
れ、バッテリBが所定の電圧値を保持していることを示
す。On the contrary, when the reset drive current flows through the common terminal 28 and the reset terminal 30, the power supply voltage check display H
The symbol c indicates that the return drive coil (not shown) is excited to display a mark attached to the surface of the disk to the outside, and the battery B holds a predetermined voltage value.
実施例の作用 以上のように構成された短絡地絡方向検出表示装置の制
御回路の作用について説明する。Operation of the Embodiment The operation of the control circuit of the short-circuit ground fault direction detection display device configured as described above will be described.
さて、配電線Lに定常の負荷電流が流れている場合には
電源回路Zにおいては第三の電流変成器CT3から若干
の変成電流が出力され、その変成電流は全波整流器6に
より全波整流され、電源回路ZのバッテリBを充電す
る。さらに、電源回路Zは各回路Xa,Xb,20の駆
動電源として又表示駆動用の電源としてコンデンサC
6,C9,C12,C15,C17を充電する。Now, when a steady load current is flowing in the distribution line L, in the power supply circuit Z, a small amount of the transformation current is output from the third current transformer CT3, and the transformation current is full-wave rectified by the full-wave rectifier 6. Then, the battery B of the power supply circuit Z is charged. Further, the power supply circuit Z serves as a driving power supply for the circuits Xa, Xb, and 20 and a capacitor C as a power supply for driving the display.
6, C9, C12, C15, C17 are charged.
又、このとき第一及び第二の短絡検出回路Xa,Xbに
おいては第一,及び第二の電流変成器CT1,CT2か
ら同じく若干の変成電流が出力され、その変成電流は全
波整流器6にて全波整流された後その大部分が抵抗R1
にて消費され、一方、第三の短絡検出回路Xcにおいて
は、抵抗R1,抵抗R15及びダイオードアレイDaに
て消費される。Also, at this time, in the first and second short-circuit detection circuits Xa and Xb, the same small amount of transformation current is output from the first and second current transformers CT1 and CT2, and the transformation current is output to the full-wave rectifier 6. After the full-wave rectification, most of the resistance is R1
On the other hand, in the third short-circuit detection circuit Xc, it is consumed by the resistors R1, R15 and the diode array Da.
そして、この状態では変電所の遮断器はトリップする電
流でないため、又、各回路のサイリスタSCR1〜サイ
リスタSCR6はオフ状態である。In this state, the circuit breaker of the substation does not have a tripping current, and the thyristors SCR1 to SCR6 of each circuit are off.
この状態で例えば第一の電流変成器CT1が取着されて
いる配電線Lに変電所の遮断器がトリップ可能な短絡電
流が流れると、第一の電流変成器CT1から第一の短絡
検出回路Xaに変成電流が出力される。そして、この変
成電流は全波整流器6にて全波整流されて、フォトカプ
ラPCはその全波整流されたアナログ信号を入力し、発
光ダイオードLED及びフォットトランジスタPTrに
よりディジタル出力する。すると、スイッチングトラン
ジスタTr1はベース端子に印加されるディジタル信号
のレベルが所定値以上の場合にオン動作する。その結
果、抵抗R8とコンデンサC4のCR回路の時定数によ
り抵抗R8の電圧が所定時間アンド回路8に論理値1に
対応する信号として印加される。In this state, for example, when a short-circuit current that allows the circuit breaker of the substation to trip occurs in the distribution line L to which the first current transformer CT1 is attached, the first current transformer CT1 causes the first short-circuit detection circuit to trip. The transformation current is output to Xa. The transformed current is full-wave rectified by the full-wave rectifier 6, and the photocoupler PC inputs the full-wave rectified analog signal and digitally outputs the light-emitting diode LED and the phototransistor PTr. Then, the switching transistor Tr1 is turned on when the level of the digital signal applied to the base terminal is equal to or higher than a predetermined value. As a result, the voltage of the resistor R8 is applied as a signal corresponding to the logical value 1 to the AND circuit 8 for a predetermined time due to the time constant of the CR circuit of the resistor R8 and the capacitor C4.
従って、同アンド回路8はその論理値1に対応して矩形
波である論理値1に対応する信号(短絡電流検知信号)
をアンド回路9に出力する。Therefore, the AND circuit 8 corresponds to the logical value 1 and is a signal (short-circuit current detection signal) corresponding to the logical value 1 which is a rectangular wave.
Is output to the AND circuit 9.
一方、前記短絡電流により変電所の遮断器がトリップ
し、その結果、配電線Lが無電圧となると、第三の短絡
検出回路XcにおけるダイオードアレイDa間の電圧が
無電圧となるため、トランジスタTr2のベース端子に
は前記抵抗R16の電圧(すなわち無電圧)が印加さ
れ、トランジスタTr2はオフ動作する。すると、トラ
ンジスタTr2がオフ状態のため、前記インバータIn
1にはトランジスタTr2のコレクタ・エミッタ間の電
圧、すなわち、論理値1に対応する信号が印加される。On the other hand, when the circuit breaker of the substation trips due to the short-circuit current and, as a result, the distribution line L becomes non-voltage, the voltage between the diode arrays Da in the third short-circuit detection circuit Xc becomes non-voltage. The voltage (that is, no voltage) of the resistor R16 is applied to the base terminal of the transistor R2, and the transistor Tr2 is turned off. Then, since the transistor Tr2 is off, the inverter In
The voltage between the collector and the emitter of the transistor Tr2, that is, the signal corresponding to the logical value 1 is applied to 1.
従って、インバータIn1の出力端子からは論理値0に
対応する信号が出力され、ノット回路13はその論理値
0に対応する信号に基づいて波形を矩形化し、論理値1
に対応する信号(無電圧検出信号)を出力する。Therefore, the signal corresponding to the logical value 0 is output from the output terminal of the inverter In1, and the knot circuit 13 rectangularizes the waveform based on the signal corresponding to the logical value 0 and outputs the logical value 1
The signal corresponding to (a non-voltage detection signal) is output.
同アンド回路9は前記アンド回路8からの論理値1に対
応する信号が印加されている間に前記無電圧検出回路5
1からの論理値1に対応する信号(無電圧検出信号)が
印加されると、両信号に基づいて同じく論理値1に対応
する第一のスイッチ信号を出力する。すると、スイッチ
ングトランジスタTr3のベース端子には前記第一のス
イッチ信号に基づいて抵抗R12の電圧が印加されるこ
とにより、同スイッチングトランジスタTr3はオン動
作(導通)する。The AND circuit 9 outputs the voltageless detection circuit 5 while the signal corresponding to the logical value 1 from the AND circuit 8 is being applied.
When the signal corresponding to the logical value 1 from 1 (no-voltage detection signal) is applied, the first switch signal corresponding to the logical value 1 is output based on both signals. Then, the voltage of the resistor R12 is applied to the base terminal of the switching transistor Tr3 based on the first switch signal, so that the switching transistor Tr3 is turned on (conducted).
すると、前記コンデンサC5と抵抗R10に電圧を印加
する。その結果、コンデンサC5と抵抗R10から前記
サイリスタSCR1のゲート端子に電圧を印加し、同サ
イリスタSCR1を導通させる。そして、サイリスタS
CR1の導通により、コンデンサC6の電荷が放電さ
れ、短絡表示器Haに短絡表示駆動電流を出力する。Then, a voltage is applied to the capacitor C5 and the resistor R10. As a result, a voltage is applied to the gate terminal of the thyristor SCR1 from the capacitor C5 and the resistor R10 to make the thyristor SCR1 conductive. And thyristor S
Due to the conduction of CR1, the electric charge of the capacitor C6 is discharged, and the short-circuit display drive current is output to the short-circuit indicator Ha.
この短絡表示駆動電流により短絡表示器Haは短絡表示
を行う。The short circuit indicator Ha displays a short circuit by this short circuit display drive current.
又、前記サイリスタSCR1が導通すると、抵抗R20
の電圧がスイッチングトランジスタTr4のベース端子
に印加されるため、同スイッチングトランジスタTr4
がオン動作(導通)する。すると、スイッチングトラン
ジスタTr5のベース端子の電位が下がり、同スイッチ
ングトランジスタTr5はオン動作する。すると、コン
デンサC9と抵抗R21とからそのCR回路の時定数に
よりクリア制御信号が時限回路TのIC14のクリア端
子22に出力される。When the thyristor SCR1 becomes conductive, the resistance R20
Voltage of the switching transistor Tr4 is applied to the base terminal of the switching transistor Tr4.
Turns on (conducts). Then, the potential of the base terminal of the switching transistor Tr5 drops, and the switching transistor Tr5 turns on. Then, the clear control signal is output from the capacitor C9 and the resistor R21 to the clear terminal 22 of the IC 14 of the time limit circuit T according to the time constant of the CR circuit.
IC14は前記クリア制御信号を入力すると、発振回路
74の発振数の分割をクリアして、発振数の再分割を開
始する。そして、IC14は所定時間経過すると、その
出力端子から抵抗R53を介して所定時間タイムアップ
信号を印加する。すると、抵抗R54の電圧がスイッチ
ングトランジスタTr12のベース端子に印加されるた
め、スイッチングトランジスタTr12は前記タイムア
ップ信号が印加されている間オン動作(導通)され、前
記コンデンサ22と抵抗R56の微分回路に電圧が印加
される。When the clear control signal is input, the IC 14 clears the division of the oscillation number of the oscillation circuit 74 and starts the division of the oscillation number again. Then, after a lapse of a predetermined time, the IC 14 applies a time-up signal for a predetermined time from its output terminal via the resistor R53. Then, the voltage of the resistor R54 is applied to the base terminal of the switching transistor Tr12, so that the switching transistor Tr12 is turned on (conducted) while the time-up signal is applied, and the differentiation circuit of the capacitor 22 and the resistor R56 is applied. A voltage is applied.
その結果、同微分回路から前記スイッチングトランジス
タTr13のゲート端子に電圧が印加されるため、同ス
イッチングトランジスタTr13がコンデンサC22,
抵抗R56の微分値定数時間のみオン動作(導通)され
る。そして、スイッチングトランジスタTr13のオン
・オフ動作に基づいて、シュミット・トリガ回路SCは
同シュミット・トリガ回路SCに印加される信号を波形
成形し、表示器Haに表示復帰信号Sig4を出力す
る。As a result, a voltage is applied from the differentiating circuit to the gate terminal of the switching transistor Tr13, so that the switching transistor Tr13 is connected to the capacitor C22,
The ON operation (conduction) is performed only for the differential value constant time of the resistor R56. Then, based on the on / off operation of the switching transistor Tr13, the Schmitt trigger circuit SC waveform-shapes the signal applied to the Schmitt trigger circuit SC, and outputs the display return signal Sig4 to the display Ha.
シュミット・トリガ回路SCから表示復帰信号Sig4
が出力されると、前記コンデンサC8と抵抗R24に電
圧を印加する。その結果、コンデンサC8と抵抗R24
から前記サイリスタSCR2のゲート端子に電圧が印加
され、同サイリスタSCR2を導通させる。そして、サ
イリスタSCR2の導通により、コンデンサC6の電荷
が放電され、短絡表示器Haに復帰駆動電流を出力す
る。Display return signal Sig4 from Schmitt trigger circuit SC
Is output, a voltage is applied to the capacitor C8 and the resistor R24. As a result, the capacitor C8 and the resistor R24
Is applied to the gate terminal of the thyristor SCR2, and the thyristor SCR2 is made conductive. Then, due to the conduction of the thyristor SCR2, the charge of the capacitor C6 is discharged, and the return drive current is output to the short-circuit indicator Ha.
この復帰駆動電流により短絡表示器Haがリセットさ
れ、定常表示状態に復帰する。The return drive current resets the short-circuit indicator Ha and returns to the steady display state.
又、第二,第三の電流変成器CT2,CT3が取着され
ている配電線Lに変電所の遮断器がトリップ可能な短絡
電流が流れた場合にも前記と同様に短絡表示器Haは短
絡表示するとともに、一定時間後には定常表示状態に復
帰する。Also, when a short-circuit current capable of tripping the circuit breaker of the substation flows through the distribution line L to which the second and third current transformers CT2 and CT3 are attached, the short-circuit indicator Ha is similar to the above. A short-circuit is displayed, and after a certain period of time, the steady display state is restored.
次に、配電線Lに地絡故障が生じた場合、位相比較判別
回路20はZCT2及びZPD3を介して配電線Lに流
れる零相電流及び零相電圧を検出し、その零相電流と零
相電圧の位相比較を行なう。Next, when a ground fault occurs in the distribution line L, the phase comparison / determination circuit 20 detects a zero-phase current and a zero-phase voltage flowing in the distribution line L via ZCT2 and ZPD3, and detects the zero-phase current and the zero-phase voltage. Perform voltage phase comparison.
そして、位相比較判別回路20は零相電圧の位相を基準
として零相電圧の位相が例えば0〜110度進みに近い
場合には地絡故障点が右側であるとして、右側表示出力
端子P14から論理値1に対応する判定信号を一定時間
アンド回路21に出力する。Then, the phase comparison / discrimination circuit 20 determines that the ground fault point is on the right side when the phase of the zero-phase voltage is close to leading by 0 to 110 degrees with reference to the phase of the zero-phase voltage, and the logic from the right display output terminal P14. The determination signal corresponding to the value 1 is output to the AND circuit 21 for a certain period of time.
アンド回路21は前記判定信号を入力すると、その出力
端子から論理値1に対応する第二のスイッチ信号を出力
し、スイッチングトランジスタTr6はそのベース端子
に第二のスイッチ信号に基づいて抵抗R28の電圧が印
加される。この結果、同スイッチングトランジスタTr
6はオン動作(導通)され、前記コンデンサC10と抵
抗R26に電圧が印加される。すると、コンデンサC1
0と抵抗R26から前記サイリスタSCR3のゲート端
子に電圧を印加し、同サイリスタSCR3を導通させ
る。そして、サイリスタSCR3の導通により、コンデ
ンサC9の電荷が放電され、前記右側方向表示器Hb1
に地絡方向表示信号としての地絡表示駆動電流を出力す
る。When the AND circuit 21 receives the determination signal, it outputs a second switch signal corresponding to a logical value 1 from its output terminal, and the switching transistor Tr6 outputs the voltage of the resistor R28 to its base terminal based on the second switch signal. Is applied. As a result, the switching transistor Tr
6 is turned on (conducted), and a voltage is applied to the capacitor C10 and the resistor R26. Then, the capacitor C1
A voltage is applied to the gate terminal of the thyristor SCR3 from 0 and the resistor R26 to make the thyristor SCR3 conductive. Then, due to the conduction of the thyristor SCR3, the electric charge of the capacitor C9 is discharged, and the right direction indicator Hb1.
A ground fault display drive current as a ground fault direction display signal is output to.
すると、右側方向表示器Hb1は右側方向を表示する。Then, the right direction indicator Hb1 displays the right direction.
一方、前記サイリスタSCR3が導通すると、抵抗R3
1の電圧スイッチングトランジスタTr7のベース端子
に印加されるため、同スイッチングトランジスタTr7
がオン動作(導通)する。On the other hand, when the thyristor SCR3 becomes conductive, the resistance R3
No. 1 voltage switching transistor Tr7 is applied to the base terminal of the switching transistor Tr7.
Turns on (conducts).
すると、スイッチングトランジスタTr8のベース端子
の電位が下がり、同スイッチングトランジスタTr8は
オン動作する。その結果、コンデンサC11と抵抗R3
2とからそのCR回路の時定数によりクリア制御信号が
時限回路TのIC14のクリア端子22に印加する。Then, the potential of the base terminal of the switching transistor Tr8 drops, and the switching transistor Tr8 turns on. As a result, the capacitor C11 and the resistor R3
A clear control signal is applied to the clear terminal 22 of the IC 14 of the time limit circuit T from 2 and the time constant of the CR circuit.
すると、時限回路Tは短絡表示と同様に一定時間後にシ
ュミット・トリガ回路SCから表示復帰信号Sig4を
印加し、前記コンデンサC16と抵抗R44に電圧を印
加する。その結果、コンデンサC16と抵抗R44から
前記サイリスタSCR5のゲート端子に電圧を印加し、
同サイリスタSCR5が導通する。その結果、コンデン
サC15の電荷が放電され、右側方向表示器Hb1に復
帰駆動電流を出力する。Then, the time limit circuit T applies the display return signal Sig4 from the Schmitt trigger circuit SC after a certain period of time as in the short-circuit display, and applies a voltage to the capacitor C16 and the resistor R44. As a result, a voltage is applied from the capacitor C16 and the resistor R44 to the gate terminal of the thyristor SCR5,
The thyristor SCR5 becomes conductive. As a result, the electric charge of the capacitor C15 is discharged, and the return drive current is output to the right direction indicator Hb1.
この復帰駆動電流により右側方向表示器Hb1はリセッ
トされ、定常表示状態に復帰する。The rightward direction indicator Hb1 is reset by this return drive current and returns to the steady display state.
加えて、スイッチングトランジスタTr8がオン動作す
ると、サイリスタSCR6のゲート端子に対しコンデン
サC11と抵抗R32とからそのCR回路の時定数によ
りゲートトリガ電圧が印加され、サイリスタSCR6を
オン動作させる。すると、コンデンサC17の電荷が放
電され、左側方向表示Hb2に復帰駆動電流を出力す
る。In addition, when the switching transistor Tr8 is turned on, a gate trigger voltage is applied to the gate terminal of the thyristor SCR6 from the capacitor C11 and the resistor R32 according to the time constant of the CR circuit, and the thyristor SCR6 is turned on. Then, the electric charge of the capacitor C17 is discharged, and the return drive current is output to the left side display Hb2.
この時、左側方向表示器Hb2が正常表示の場合には前
記復帰駆動電流により復帰駆動コイルが励磁されても、
ステータの磁極部は磁極に変化がないため、ディスクは
正常表示状態を保持し続ける。At this time, when the left side indicator Hb2 is normally displayed, even if the return drive coil is excited by the return drive current,
Since the magnetic pole portion of the stator has no change in the magnetic pole, the disk continues to maintain the normal display state.
反対に左側方向表示器Hb2が地絡方向表示状態の場合
にはステータの磁極部は正常表示状態の場合とは反対の
磁極になっているため、前記復帰駆動電流により復帰駆
動コイルが励磁された際に、ステータの磁極部は反対に
磁極に代り、その結果ディスクは正常表示に回動復帰す
る。On the contrary, when the left direction indicator Hb2 is in the ground fault direction display state, the magnetic pole portion of the stator has a magnetic pole opposite to that in the normal display state, so the return drive coil is excited by the return drive current. At this time, the magnetic pole portion of the stator is replaced with the magnetic pole, and as a result, the disc is returned to the normal display.
反対に、位相比較判別回路11は零相電流の位相が例え
ば180〜290度ずれているときには地絡故障点が左
側であるとして左側表示出力端子P15から論理値1に
対応する判定信号をアンド回路23に一定時間印加す
る。On the contrary, when the phase of the zero-phase current is deviated by 180 to 290 degrees, for example, the phase comparison / determination circuit 11 determines that the ground fault point is on the left side and outputs the determination signal corresponding to the logical value 1 from the left side display output terminal P15 to the AND circuit. 23 is applied for a certain period of time.
すると、前記アンド回路23から論理値1に対応する第
二のスイッチ信号が出力されると同第二のスイッチ信号
に基づいて抵抗R37の電圧がスイッチングトランジス
タTr9にベース端子に印加される。この結果、同スイ
ッチングトランジスタTr9はオン動作(導通)され、
前記コンデンサC13と抵抗R35に電圧が印加され
る。その結果、コンデンサC13と抵抗R35から前記
サイリスタSCR4のゲート端子に電圧を印加し、同サ
イリスタSCR4を導通させる。そして、サイリスタS
CR4の導通により、コンデンサC12の電荷が放電さ
れ、前記左側方向表示器Hb2に地絡方向表示信号とし
ての地絡表示駆動電流を出力する。Then, when the second switch signal corresponding to the logical value 1 is output from the AND circuit 23, the voltage of the resistor R37 is applied to the base terminal of the switching transistor Tr9 based on the second switch signal. As a result, the switching transistor Tr9 is turned on (conducted),
A voltage is applied to the capacitor C13 and the resistor R35. As a result, a voltage is applied to the gate terminal of the thyristor SCR4 from the capacitor C13 and the resistor R35, and the thyristor SCR4 is made conductive. And thyristor S
Due to the conduction of CR4, the electric charge of the capacitor C12 is discharged, and the ground fault display drive current as the ground fault direction display signal is output to the left direction indicator Hb2.
すると、左側方向表示器Hb2は左側方向を表示する。Then, the left direction indicator Hb2 displays the left direction.
一方、前記サイリスタSCR4が導通すると、抵抗R4
0の電圧がスイッチングトランジスタTr10ノベース
端子に印加されるため、同スイッチングトランジスタT
r10がオン動作する。On the other hand, when the thyristor SCR4 becomes conductive, the resistance R4
Since the voltage of 0 is applied to the base terminal of the switching transistor Tr10,
r10 turns on.
すると、スイッチングトランジスタTr11のベース端
子の電位が下がり、同スイッチングトランジスタTr1
1はオン動作する。すると、コンデンサC14と抵抗R
41とからそのCR回路の時定数によりクリア制御信号
が時限回路TのIC14のクリア端子22に印加する。Then, the potential of the base terminal of the switching transistor Tr11 drops, and the switching transistor Tr1
1 turns on. Then, the capacitor C14 and the resistor R
A clear control signal is applied to the clear terminal 22 of the IC 14 of the time limit circuit T from 41 and the time constant of the CR circuit.
すると、時限回路Tは短絡表示と同様に一定時間後にシ
ュミット・トリガ回路SCから表示復帰信号Sig4を
印加し、戦記コンデンサC18と抵抗R46に電圧を印
加する。その結果、コンデンサC18と抵抗R46から
前記サイリスタSCR6のゲート端子に電圧を印加し、
同サイリスタSCR6が導通する。そして、サイリスタ
SCR6の導通により、コンデンサC17の電荷が放電
され、左側方向表示器Hb2に復帰駆動電流を出力す
る。Then, the time limit circuit T applies the display return signal Sig4 from the Schmitt trigger circuit SC after a certain period of time, as in the short-circuit display, and applies a voltage to the record capacitor C18 and the resistor R46. As a result, a voltage is applied from the capacitor C18 and the resistor R46 to the gate terminal of the thyristor SCR6,
The thyristor SCR6 becomes conductive. Then, due to the conduction of the thyristor SCR6, the electric charge of the capacitor C17 is discharged, and the return drive current is output to the left direction indicator Hb2.
この復帰駆動電流により左側方向表示器Hb2はリセッ
トされ、一定時間後に定常表示状態に復帰する。The return drive current resets the left direction indicator Hb2 and returns to the steady display state after a fixed time.
加えて、スイッチングトランジスタTr11がオン動作
すると、サイリスタSCR5のゲート端子に対しコンデ
ンサC14と抵抗R41とからそのCR回路の時定数に
よりゲートトリガ電圧が印加され、サイリスタSCR5
をオン動作させる。すると、コンデンサC15の電荷が
放電され、右側方向表示器Hb1に復帰駆動電流を出力
する。In addition, when the switching transistor Tr11 is turned on, the gate trigger voltage is applied to the gate terminal of the thyristor SCR5 from the capacitor C14 and the resistor R41 according to the time constant of the CR circuit, and the thyristor SCR5.
To turn on. Then, the electric charge of the capacitor C15 is discharged, and the return drive current is output to the right direction indicator Hb1.
この時、右側方向表示器Hb1が正常表示の場合には前
記復帰駆動電流により復帰駆動コイルが励磁されても、
ステータの磁極部は磁極に変化がないため、ディスクは
正常表示状態を保持し続ける。At this time, when the right side indicator Hb1 is normally displayed, even if the return drive coil is excited by the return drive current,
Since the magnetic pole portion of the stator has no change in the magnetic pole, the disk continues to maintain the normal display state.
反対に右側方向表示器Hb1が地絡方向表示状態の場合
にはステータの磁極部は正常表示状態の場合とは反対の
磁極になっているため、前記復帰駆動電流により復帰駆
動コイルが励磁された際に、ステータの磁極部は反対の
磁極に代り、その結果ディスクは正常表示に回動復帰す
る。次に前記電源電圧チェック回路78の作用を説明す
る。On the contrary, when the right direction indicator Hb1 is in the ground fault direction display state, the magnetic pole portion of the stator has a magnetic pole opposite to that in the normal display state, so that the return drive coil is excited by the return drive current. At this time, the magnetic pole portion of the stator is replaced by the opposite magnetic pole, and as a result, the disk is returned to the normal display. Next, the operation of the power supply voltage check circuit 78 will be described.
バッテリBが所定の電圧を保持している状態では電源電
圧チェック表示器Hcは正常状態を表示している。When the battery B holds a predetermined voltage, the power supply voltage check display Hc displays a normal state.
この状態からバッテリBが所定電圧以下になると、トラ
ンジスタ15のベース端子には所定のベース電圧が印加
されないため、オフ状態となる。すると、インバータI
n2には論理値1に対応する信号が入力され、その信号
に基づいてインバータIn2は論理値0に対応する信号
をノット回路25に出力し、同ノット回路25はその論
理値0に対応する信号に基づいて論理値0に対応する信
号をコンデンサC24,抵抗R65,R63に印加す
る。アンド回路26は前記CR微分回路からの論理値1
に対応する信号を入力し、その信号に基づいて論理値1
に対応する信号をスイッチングトランジスタTr16の
ベース端子に印加するため、同スイッチングトランジス
タTr16はオン状態となる。In this state, when the voltage of the battery B becomes equal to or lower than the predetermined voltage, the base terminal of the transistor 15 is not applied with the predetermined base voltage, so that the transistor 15 is turned off. Then the inverter I
A signal corresponding to the logical value 1 is input to n2, and based on the signal, the inverter In2 outputs a signal corresponding to the logical value 0 to the knot circuit 25, and the knot circuit 25 outputs the signal corresponding to the logical value 0. A signal corresponding to a logical value 0 is applied to the capacitor C24 and the resistors R65 and R63 based on The AND circuit 26 is a logical value 1 from the CR differentiating circuit.
Input the signal corresponding to the, and logical value 1 based on the signal
Since the signal corresponding to is applied to the base terminal of the switching transistor Tr16, the switching transistor Tr16 is turned on.
その結果、電源電圧チェック表示器Hcはその共通端子
28・セット端子29を介して表示駆動電流が流れるた
め、駆動コイル(図示しない)が励磁されることによ
り、ディスクの裏面に付された標識が外部へ表示してバ
ッテリBの電圧が低下したことを示す。As a result, since the display drive current flows through the common terminal 28 and the set terminal 29 of the power supply voltage check display Hc, the drive coil (not shown) is excited, and the mark attached to the back surface of the disc is displayed. It is displayed on the outside to show that the voltage of the battery B has dropped.
なお、インバータIn2が論理値0に対応する信号をノ
ット回路32に出力する。電圧正常表示駆動回路80に
おけるノット回路32はその論理値0に対応する信号に
基づいて論理値1に対応する信号をノット回路33に出
力し、同ノット回路33は同信号に基づいて論理値0に
対応する信号をコンデンサC25,抵抗R67,R69
に印加する。アンド回路34は前記CR微分回路からの
論理値0に対応する信号を入力し、その信号に基づいて
論理値0に対応する信号をスイッチングトランジスタT
r17のベース端子に印加するため、同スイッチングト
ランジスタTr17はオフ状態である。The inverter In2 outputs a signal corresponding to the logical value 0 to the knot circuit 32. The knot circuit 32 in the normal voltage display drive circuit 80 outputs a signal corresponding to the logical value 1 to the knot circuit 33 based on the signal corresponding to the logical value 0, and the knot circuit 33 outputs the logical value 0 based on the signal. The signal corresponding to the capacitor C25, resistors R67, R69
Apply to. The AND circuit 34 inputs the signal corresponding to the logical value 0 from the CR differentiating circuit, and based on the signal, outputs the signal corresponding to the logical value 0 to the switching transistor T.
Since the voltage is applied to the base terminal of r17, the switching transistor Tr17 is off.
前記のように電源電圧チェック表示器Hcがバッテリ電
圧の低下を表示した場合にはバッテリBが劣化したこと
を確認できるのでこの劣化したバッテリBを新品のバッ
テリBに交換する。As described above, when the power supply voltage check indicator Hc indicates that the battery voltage has dropped, it can be confirmed that the battery B has deteriorated. Therefore, the deteriorated battery B is replaced with a new battery B.
新品のバッテリBに交換した場合には同バッテリBが所
定電圧を保持するため、トランジスタTr15はベース
端子に抵抗R61の分圧が印加され、オン状態となる。
すると、インバータIn2には論理値0に対応する信号
が入力され、同インバータIn2からは論理値1に対応
する信号をノット回路32に印加する。When the battery B is replaced with a new battery B, the battery B holds a predetermined voltage, so that the transistor Tr15 is applied with the partial voltage of the resistor R61 at the base terminal and is turned on.
Then, the signal corresponding to the logical value 0 is input to the inverter In2, and the signal corresponding to the logical value 1 is applied to the knot circuit 32 from the inverter In2.
従って、ノット回路32はその論理値1に対応する信号
に基づいて論理値0に対応する信号をノット回路33に
出力し、同ノット回路33は同信号に基づいて論理値1
に対応する信号をコンデンサC25,抵抗R67,R6
9に印加する。アンド回路34は前記CR微分回路から
の論理値1に対応する信号を入力し、その信号に基づい
て論理値1に対応する信号をスイッチングトランジスタ
Tr17のベース端子に印加するため、同スイッチング
トランジスタTr17はオン状態となる。Therefore, the knot circuit 32 outputs a signal corresponding to the logical value 0 to the knot circuit 33 based on the signal corresponding to the logical value 1, and the knot circuit 33 outputs the logical value 1 based on the signal.
The signal corresponding to the capacitor C25, resistors R67, R6
9 is applied. Since the AND circuit 34 inputs the signal corresponding to the logical value 1 from the CR differentiating circuit and applies the signal corresponding to the logical value 1 to the base terminal of the switching transistor Tr17 based on the signal, the switching transistor Tr17 is Turns on.
その結果、電源電圧チェック表示器Hcは共通端子28
・リセット端子12を介してリセット駆動電流が流れる
ため、電源電圧チェック表示器Hcは復帰駆動コイル
(図示しない)は励磁されることにより、ディスクの表
面に付された標識が外部へ表示され、バッテリBが所定
の電圧値を保持していることを示す。As a result, the power supply voltage check display Hc has the common terminal 28.
Since the reset drive current flows through the reset terminal 12, the power supply voltage check indicator Hc excites the return drive coil (not shown), so that the mark attached to the surface of the disk is displayed outside and the battery is displayed. It shows that B holds a predetermined voltage value.
なお、電圧低下表示駆動回路79におけるインバータI
n2が論理値1に対応する信号をノット回路25に出力
すると、同ノット回路25はその論理値1に対応する信
号に基づいて論理値0に対応する信号をコンデンサC2
4,抵抗R65,R63に印加する。アンド回路26は
前記CR微分回路からの論理値0に対応する信号を入力
し、その信号に基づいて論理値0に対応する信号をスイ
ッチングトランジスタTr16のベース端子に印加する
ため、同スイッチングトランジスタTr16はオフ状態
である。In addition, the inverter I in the low voltage display drive circuit 79
When n2 outputs a signal corresponding to the logical value 1 to the knot circuit 25, the knot circuit 25 outputs the signal corresponding to the logical value 0 to the capacitor C2 based on the signal corresponding to the logical value 1.
4, applied to resistors R65 and R63. Since the AND circuit 26 inputs the signal corresponding to the logical value 0 from the CR differentiating circuit and applies the signal corresponding to the logical value 0 to the base terminal of the switching transistor Tr16 based on the signal, the switching transistor Tr16 is It is off.
このようにこの実施例では電流変成器CTにて検出した
ダイオードアレイDa間の順方向電圧を定電圧化し、バ
ッテリBを充電する内部電源タイプとなっているため、
別電源を不要とする。しかも、前記バックアップ用バッ
テリBの電圧が各回路へ駆動電流を供給可能なだけ充電
されているか否かが電源電圧チェック回路78の電圧低
下表示駆動回路79又は電圧正常表示駆動回路80の作
用により電源電圧チェック表示器Hcを介して表示され
るので、性能劣化等により充電不良なバッテリBの取替
え時期を簡単に判別できるとともに、充電不良のバッテ
リBを放置して故障電流検出時に制御回路の動作不良を
招くといったおそれを未然に防止することができる。As described above, in this embodiment, since the forward voltage between the diode arrays Da detected by the current transformer CT is made constant, the battery B is charged with the internal power source type.
No separate power supply required. In addition, whether or not the voltage of the backup battery B is sufficiently charged to supply the drive current to each circuit depends on the operation of the low voltage display drive circuit 79 or the normal voltage display drive circuit 80 of the power supply voltage check circuit 78. Since it is displayed via the voltage check indicator Hc, it is possible to easily determine the time to replace the battery B that is poorly charged due to performance deterioration or the like, and also leave the battery B that is poorly charged to operate the control circuit when a fault current is detected. It is possible to prevent the risk of inviting.
又、第三の短絡検出回路XcではダイオードアレイDa
間の順方向電圧の有無で無電圧を検出しているのでPT
あるいは大地間の電位を検出する必要がなく、そのため
絶縁性能に対し危惧の虞がない。In the third short circuit detection circuit Xc, the diode array Da
Since no voltage is detected by the presence or absence of forward voltage between
Alternatively, it is not necessary to detect the potential between the ground, and therefore there is no fear of the insulation performance.
さらに、短絡検出回路XcにおいてはフォトカプラPC
にて短絡電流に基づく信号のアナログ入力を図り、同フ
ォトカプラPCによりディジタル出力を図っているた
め、フォトカプラPCのフォトトランジスタPTrの高
感度、高速性能により抵抗R1の抵抗値を小さくするこ
とができ、そのことによって同抵抗R1の発熱を低減す
ることができる。Further, in the short circuit detection circuit Xc, the photo coupler PC
Since the analog input of the signal based on the short circuit current is intended and the digital output is intended by the photocoupler PC, the resistance value of the resistor R1 can be reduced by the high sensitivity and high speed performance of the phototransistor PTr of the photocoupler PC. It is possible to reduce the heat generation of the resistor R1.
加えて、第三の短絡検出回路Xcにおいては前記フォト
カプラPCにより、ディジタル出力と短絡検出回路に直
列に接続したダイオードアレイDaがアイソレートで
き、そのことによって、一個の電流変成器CTに対し短
絡検出回路Xc、電源回路Z、無電圧検出回路51を接
続する構成が可能となる。In addition, in the third short-circuit detection circuit Xc, the photocoupler PC can isolate the digital output and the diode array Da connected in series to the short-circuit detection circuit, thereby short-circuiting one current transformer CT. It is possible to connect the detection circuit Xc, the power supply circuit Z, and the no-voltage detection circuit 51.
又、短絡検出回路Xa,Xb,Xcにおいてはコンデン
サC6の放電により、短絡表示器Haを表示駆動するよ
うになっているので、駆動のための電流をほとんど消費
しなくて済む。Further, in the short-circuit detection circuits Xa, Xb, and Xc, the short-circuit indicator Ha is driven for display by discharging the capacitor C6, so that almost no current for driving is consumed.
又、この実施例では短絡表示器Ha,方向表示器Hb
1,Hb2が磁気反転表示器を電気的に並列に接続する
ことにより構成されているので、回路インピーダンスが
低下し、駆動電源として採用したコンデンサC6、C
9,C12,C15,C17の放電効率が良くなり、表
示駆動を確実とする。In this embodiment, the short-circuit indicator Ha and the direction indicator Hb
1, Hb2 are configured by electrically connecting magnetic reversal displays in parallel, so that the circuit impedance is lowered and the capacitors C6 and C used as the driving power source are reduced.
The discharge efficiency of 9, C12, C15, C17 is improved, and display driving is ensured.
さらに、制御回路は前記のようにICを採用しているた
め、制御回路の消費電流が小さくて済む利点がある。Further, since the control circuit uses the IC as described above, there is an advantage that the current consumption of the control circuit can be small.
くわえて、時限回路にはシュミット・トリガ回路を採用
しているため、各表示器の復帰スイッチング回路の動作
信頼性を高めることができるとともに、短絡表示器復帰
用スイッチング回路及び地絡方向表示器復帰用スイッチ
ング回路の複数のサイリスタを駆動できる。In addition, since the Schmitt trigger circuit is used for the time limit circuit, it is possible to improve the operational reliability of the reset switching circuit of each display, and also to restore the switching circuit for short-circuit display recovery and ground fault direction display recovery. It is possible to drive a plurality of thyristors in the switching circuit.
さらに、この実施例では地絡方向表示器を構成する右側
方向表示器Hb1,左側方向表示器Hb2がすでに地絡
方向表示をしている状態でさらに地絡故障が生じた場合
には古い地絡故障表示を元の正常表示状態に復帰させ、
最新の地絡故障表示を行なうことができる。Further, in this embodiment, when the right-side direction indicator Hb1 and the left-side direction indicator Hb2 constituting the ground-fault direction indicator are already indicating the ground-fault direction, when the ground-fault further occurs, an old ground fault occurs. Return the fault display to the original normal display state,
The latest ground fault failure display can be performed.
次に第2実施例を第7図及び第8図に従って説明する。Next, a second embodiment will be described with reference to FIGS. 7 and 8.
この実施例では前記第1実施例の構成中、時限回路Tに
故障電流検出保持回路81,ゲート回路としてのアンド
回路82,発振保持回路83及び保持解除回路84を設
けたところが大きく異なっている。This embodiment is largely different from the first embodiment in that the time circuit T is provided with a fault current detection holding circuit 81, an AND circuit 82 as a gate circuit, an oscillation holding circuit 83 and a holding release circuit 84.
以下、前記各回路について詳細に説明する。なお、前記
第1実施例と同一又は相当する構成については同一符号
を付し、その説明を省略する。Hereinafter, each of the circuits will be described in detail. The same or corresponding components as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted.
第7図に示すように故障電流検出信号保持回路81は配
電線Lが定常時にはその出力端子から論理値0に対応す
る信号を出力するようになっており、又、故障電流検出
時にはクリア制御信号Sig1,Sig2,Sig3の
いずれか一つを入力すると、その出力側から論理値1に
対応する信号を継続して次段に出力するようになってい
る。As shown in FIG. 7, the fault current detection signal holding circuit 81 outputs a signal corresponding to a logical value 0 from the output terminal of the distribution line L when the distribution line L is in a steady state. When any one of Sig1, Sig2, and Sig3 is input, the signal corresponding to the logical value 1 is continuously output from the output side to the next stage.
又、この故障電流検出信号保持回路81は前記のように
継続して論理値1に対応する信号を出力している間に後
記する保持解除回路84から論理値1に対応する信号を
入力すると、その出力側から論理値0に対応する信号を
出力するようになっている。Further, when the fault current detection signal holding circuit 81 continuously inputs the signal corresponding to the logical value 1 as described above, when the signal corresponding to the logical value 1 is input from the holding release circuit 84 described later, A signal corresponding to a logical value 0 is output from the output side.
この故障電流検出信号保持回路81は具体的には第8図
に示すようになっている。The fault current detection signal holding circuit 81 is specifically as shown in FIG.
すなわち、クリア制御信号Sig1,Sig2,Sig
3を入力するオア回路85の出力端子にはオア回路86
の一方の入力端子が接続され、同オア回路86の出力端
子はアンド回路87の一方の入力端子aに接続されてい
る。さらに前記アンド回路87の出力端子はオア回路8
6の他方の入力端子に接続されるとともに、アンド回路
82の一方の入力端子aに接続されている。又、前記ア
ンド回路87の他方の入力端子はインバータIn10を
介して後記保持解除回路84のアンド回路93の出力端
子に接続されている。That is, the clear control signals Sig1, Sig2, Sig
An OR circuit 86 is connected to the output terminal of the OR circuit 85 for inputting 3
One input terminal of the AND circuit 86 is connected, and the output terminal of the OR circuit 86 is connected to one input terminal a of the AND circuit 87. Further, the output terminal of the AND circuit 87 is an OR circuit 8
6 is connected to the other input terminal 6 and is also connected to one input terminal a of the AND circuit 82. The other input terminal of the AND circuit 87 is connected to the output terminal of the AND circuit 93 of the holding release circuit 84 described later via the inverter In10.
前記オア回路86、アンド回路87及びインピーダンス
10とにより、故障電流検出信号保持回路81が形成さ
れている。The OR circuit 86, the AND circuit 87, and the impedance 10 form a fault current detection signal holding circuit 81.
なお、前記アンド回路82の他方の入力端子bは前記無
電圧検出部のインバータIn1の出力端子に接続されて
いる。The other input terminal b of the AND circuit 82 is connected to the output terminal of the inverter In1 of the no-voltage detector.
次に発振保持回路83は第7図に示すようにアンド回路
82が論理値0に対応する信号を出力しているときには
その論理値0に対応する信号に基づいて論理値1に対応
する信号を次段に出力するようになっており、又、アン
ド回路82が論理値0→1に対応する信号を出力すると
きにはその信号に基づいて論理値1→0に対応する信号
をIC14のクリア端子22に出力しIC14に発振を
開始させるようになっている。Next, as shown in FIG. 7, the oscillation holding circuit 83 outputs the signal corresponding to the logical value 1 based on the signal corresponding to the logical value 0 when the AND circuit 82 outputs the signal corresponding to the logical value 0. When the AND circuit 82 outputs a signal corresponding to the logical value 0 → 1, a signal corresponding to the logical value 1 → 0 is output based on the signal to the next stage. To the IC 14 to start oscillation.
又、この発振保持回路83は前記のように論理値0に対
応する信号を出力している間に後記する保持解除回路8
4から論理値1に対応する信号を入力すると、その出力
側から論理値1に対応する信号を出力するようになって
いる。The oscillation holding circuit 83 outputs the signal corresponding to the logical value 0 as described above, while the holding release circuit 8 to be described later is provided.
When a signal corresponding to the logical value 1 is input from 4, the signal corresponding to the logical value 1 is output from the output side.
具体的には発振保持回路83は第8図に示すようになっ
ている。Specifically, the oscillation holding circuit 83 is as shown in FIG.
すなわち、前記アンド回路82の出力端子はオア回路8
8の一方の入力端子に接続され、同オア回路88の出力
端子はアンド回路89の一方の入力端子に接続されてい
る。同アンド回路89の他方の入力端子はインバータI
n11をかいして後記する保持解除回路84のアンド回
路93の出力端子に接続されている。また、前記アンド
回路89の出力端子はノット回路90を介してIC14
のクリア端子22に接続されている。That is, the output terminal of the AND circuit 82 is the OR circuit 8
8 is connected to one input terminal of the AND circuit 88, and the output terminal of the OR circuit 88 is connected to one input terminal of the AND circuit 89. The other input terminal of the AND circuit 89 has an inverter I
It is connected to the output terminal of an AND circuit 93 of a holding release circuit 84 described later through n11. The output terminal of the AND circuit 89 is connected to the IC 14 via the knot circuit 90.
It is connected to the clear terminal 22 of.
前記オア回路88、アンド回路89、ノット回路90及
びインバータIn11とにより、発振保持回路83が構
成されている。The OR circuit 88, the AND circuit 89, the knot circuit 90 and the inverter In11 constitute an oscillation holding circuit 83.
又、IC14の出力端子にはナンド回路91の一方の入
力端子が接続され、同ナンド回路91の他方の入力端子
は抵抗R100、R101及びインバータIn12の直
列回路が接続され、前記抵抗R101のプラス端子とア
ース線Eとの間にはコンデンサC100が接続されてい
る。又、前記ナンド回路91の出力端子はインバータI
n13を介してそれぞれダイオードD8,D23,D2
8を介してサイリスタSCR1,SCR5,SCR6の
ゲート端子に接続されている。Further, one input terminal of the NAND circuit 91 is connected to the output terminal of the IC 14, and the other input terminal of the NAND circuit 91 is connected to the series circuit of the resistors R100, R101 and the inverter In12, and the positive terminal of the resistor R101. A capacitor C100 is connected between the ground line E and the ground line E. The output terminal of the NAND circuit 91 is an inverter I
n13 through diodes D8, D23, D2, respectively.
It is connected to the gate terminals of thyristors SCR1, SCR5 and SCR6 via 8.
前記IC14、抵抗R50,R51,コンデンサC2
0、ナンド回路91、抵抗R100,R101、コンデ
ンサC100、インバータIn12,In13とにより
時限回路Tが構成されている。, このIC14は発振保持回路83から論理値0に対応す
る信号を入力すると、発振回路74の発振を開始するよ
うになっている。そして、IC14から所定時間後に論
理値1に対応する信号を出力すると、ナンド回路91か
ら論理値0に対応する1つのパルス信号が出力され、そ
れによってインバータIn13から表示復帰信号Sig
4として論理値1に対応する信号が出力され、前記サイ
リスタSCR1,SCR5,SCR6のゲート端子にサ
イリスタがオン動作するのに充分なゲートトリガ電圧を
印加するようになっている。The IC 14, the resistors R50 and R51, the capacitor C2
0, the NAND circuit 91, the resistors R100 and R101, the capacitor C100, and the inverters In12 and In13 form a time circuit T. The IC 14 starts the oscillation of the oscillation circuit 74 when the signal corresponding to the logical value 0 is inputted from the oscillation holding circuit 83. Then, when the signal corresponding to the logical value 1 is output from the IC 14 after a predetermined time, one pulse signal corresponding to the logical value 0 is output from the NAND circuit 91, whereby the display return signal Sig is output from the inverter In13.
A signal corresponding to a logical value of 1 is output as 4, and a gate trigger voltage sufficient to turn on the thyristor is applied to the gate terminals of the thyristors SCR1, SCR5 and SCR6.
次に保持解除回路84はIC14が発振停止状態を継続
しているときにはその出力側から論理値0に対応する信
号を前記故障電流検出保持回路81と発振保持回路83
に出力するようになっている。さらに前記インバータI
n13から論理値1に対応する信号を入力すると、その
出力側から論理値1に対応する信号を出力するようにな
っている。Next, the hold release circuit 84 outputs a signal corresponding to a logical value of 0 from the output side of the fault current detection hold circuit 81 and the oscillation hold circuit 83 while the IC 14 continues the oscillation stop state.
It is designed to output to. Further, the inverter I
When a signal corresponding to the logical value 1 is input from n13, the signal corresponding to the logical value 1 is output from the output side thereof.
具体的にはこの保持解除回路84は第8図に示すように
なっている。すなわち、インバータIn13の出力端子
はアンド回路92の入力端子に接続され、同アンド回路
92の出力端子は抵抗R102,R103の直列回路を
介してアンド回路93の出力端子に接続されている。
又、前記抵抗R102の両端子には抵抗R104とダイ
オードD100の直列回路が並列に接続され、抵抗R1
02のマイナス端子はコンデンサC101を介してアー
ス線Eに接続されている。Specifically, the holding release circuit 84 is as shown in FIG. That is, the output terminal of the inverter In13 is connected to the input terminal of the AND circuit 92, and the output terminal of the AND circuit 92 is connected to the output terminal of the AND circuit 93 via the series circuit of the resistors R102 and R103.
Also, a series circuit of a resistor R104 and a diode D100 is connected in parallel to both terminals of the resistor R102, and a resistor R1
The negative terminal of 02 is connected to the ground wire E via a capacitor C101.
前記アンド回路92,93、抵抗R102,R103,
R104、ダイオードD100及びコンデンサC101
とにより保持解除回路84が構成されている。The AND circuits 92 and 93, the resistors R102 and R103,
R104, diode D100 and capacitor C101
The hold canceling circuit 84 is constituted by and.
又、電源回路ZのトランジスタTr14のエミッタと全
波整流器6のマイナス端子間には抵抗R105を介して
ダイオードD101とコンデンサC102の直列回路が
接続され、同コンデンサC102のプラス端子が前記故
障電流検出信号保持回路81の各回路に接続されること
により、コンデンサC102を故障電流検出信号保持回
路81の電源としている。そして、このコンデンサC1
02により配電線Lが無電圧状態になった場合でも同故
障電流検出信号保持回路81に電圧を印加するようにな
っている。A series circuit of a diode D101 and a capacitor C102 is connected between the emitter of the transistor Tr14 of the power supply circuit Z and the negative terminal of the full-wave rectifier 6 via a resistor R105, and the positive terminal of the capacitor C102 is connected to the fault current detection signal. By being connected to each circuit of the holding circuit 81, the capacitor C102 serves as a power source of the fault current detection signal holding circuit 81. And this capacitor C1
Even if the distribution line L is in a no-voltage state by 02, a voltage is applied to the same fault current detection signal holding circuit 81.
なお、この実施例では前記第1実施例のバッテリBの代
わりにコンデンサC103を使用している。In this embodiment, the capacitor C103 is used instead of the battery B of the first embodiment.
さて上記のように構成された短絡地絡方向検出表示装置
では配電線Lが定常状態のときには無電圧検出部のイン
バータIn1から論理値1に対応する信号が出力される
ので、その結果、アンド回路82の入力端子bに前記論
理値1に対応する信号が入力される。すなわち、アンド
回路82は論理値1に対応する信号が入力端子bに入力
され、アンド回路82の一方の入力端子aに論理値0に
対応する信号が入力されるため、アンド回路82は論理
値0に対応する信号を次段に出力する。In the short-circuit ground fault direction detection display device configured as described above, when the distribution line L is in a steady state, the inverter In1 of the no-voltage detection unit outputs a signal corresponding to the logical value 1, and as a result, the AND circuit. A signal corresponding to the logical value 1 is input to the input terminal b of 82. That is, the AND circuit 82 inputs a signal corresponding to the logical value 1 to the input terminal b and inputs a signal corresponding to the logical value 0 to one input terminal a of the AND circuit 82. The signal corresponding to 0 is output to the next stage.
発振保持回路83は論理値0に対応する信号を入力する
ため、その出力側からIC14のクリア端子22に論理
値1に対応する信号を出力することになり、その結果、
IC14は発振停止状態を継続する。Since the oscillation holding circuit 83 inputs the signal corresponding to the logical value 0, it outputs the signal corresponding to the logical value 1 to the clear terminal 22 of the IC 14 from its output side.
The IC 14 continues the oscillation stopped state.
次に例えば配電線Lに変電所遮断器がトリップ可能な短
絡故障が生じ、その結果、前記第1実施例と同様に短絡
表示器Haが表示するとともに、それに対応して電圧増
幅回路65からオア回路85を介してクリア制御信号S
ig1を故障電流検出信号保持回路81が入力すると、
その出力側から論理値1に対応する信号を継続してアン
ド回路82の入力端子aに出力する。そして、前記短絡
故障により変電所遮断器がトリップして配電線Lが無電
圧状態になると、無電圧検出部のインバータIn1から
論理値0に対応する信号が出力され、アンド回路82は
入力端子bに前記論理値0に対応する信号が入力され
る。Next, for example, a short-circuit fault in which the substation breaker can trip occurs in the distribution line L. As a result, the short-circuit indicator Ha is displayed as in the case of the first embodiment, and the voltage amplifier circuit 65 outputs an OR signal correspondingly. Clear control signal S via circuit 85
When the fault current detection signal holding circuit 81 inputs ig1,
The signal corresponding to the logical value 1 is continuously output from the output side to the input terminal a of the AND circuit 82. When the substation circuit breaker trips due to the short-circuit fault and the distribution line L is in a no-voltage state, the inverter In1 of the no-voltage detection unit outputs a signal corresponding to a logical value 0, and the AND circuit 82 inputs the input terminal b. A signal corresponding to the logical value 0 is input to.
すなわち、アンド回路82は論理値1に対応する信号が
入力端子bに入力されるため、アンド回路82は論理値
0に対応する信号を発振保持回路83に出力する。さら
に、この後配電線Lへの変電所の再送電が成功すると、
無電圧検出部のインバータIn1から論理値1に対応す
る信号が出力されるので、その結果、アンド回路82の
入力端子bに前記論理値1に対応する信号が入力され、
すなわち、アンド回路82には論理値1に対応する信号
が入力されるため、アンド回路82は論理値1に対応す
る信号を発振保持回路83に出力する。That is, since the AND circuit 82 inputs the signal corresponding to the logical value 1 to the input terminal b, the AND circuit 82 outputs the signal corresponding to the logical value 0 to the oscillation holding circuit 83. Furthermore, if the re-transmission of the substation to the distribution line L succeeds,
Since the signal corresponding to the logical value 1 is output from the inverter In1 of the no-voltage detecting unit, as a result, the signal corresponding to the logical value 1 is input to the input terminal b of the AND circuit 82,
That is, since the signal corresponding to the logical value 1 is input to the AND circuit 82, the AND circuit 82 outputs the signal corresponding to the logical value 1 to the oscillation holding circuit 83.
この結果、発振保持回路83にはアンド回路82から論
理値0→1に対応する信号が入力されるため、発振保持
回路83はその信号に基づいて論理値1→0に対応する
信号をIC14のクリア端子22に出力し発振回路74
に発振を開始させる。As a result, since the signal corresponding to the logical value 0 → 1 is input from the AND circuit 82 to the oscillation holding circuit 83, the oscillation holding circuit 83 outputs the signal corresponding to the logical value 1 → 0 of the IC 14 based on the signal. Output to clear terminal 22 and oscillate circuit 74
To oscillate.
IC14は所定時間経過すると、その出力端子から論理
値1に対応する信号を出力する。これにより、ナンド回
路91から論理値0に対応する1つのパルス信号が出力
され、それによってインバータIn13から表示復帰信
号Sig4としての論理値1に対応する信号が出力さ
れ、サイリスタSCR1のゲート端子にサイリスタSC
R1がオン動作するのに充分なゲートトリガ電圧を印加
し、以下前記第1実施例と同様に短絡表示器Haを表示
復帰させる。When a predetermined time has elapsed, the IC 14 outputs a signal corresponding to the logical value 1 from its output terminal. As a result, the NAND circuit 91 outputs one pulse signal corresponding to the logical value 0, and thereby the inverter In13 outputs the signal corresponding to the logical value 1 as the display restoration signal Sig4, and the thyristor SCR1 has its gate terminal connected to the thyristor SCR1. SC
A sufficient gate trigger voltage is applied so that R1 is turned on, and the short-circuit indicator Ha is restored to display as in the first embodiment.
又、同時にインバータIn13からの論理値1に対応す
る信号を保持解除回路84が入力すると、この信号に基
づいて同保持解除回路84はその出力側から論理値1に
対応する信号を故障電流検出信号保持回路81及び発振
保持回路83に出力する。すると、故障電流検出信号保
持回路81はその信号を出力し、一方、発振保持回路8
3はその信号に基づいて論理値1に対応する信号を出力
する。この結果、IC14は発振回路74の発振を停止
状態にする。すなわち、故障電流保持回路81及び発振
保持回路83は元の状態に復帰する。Further, at the same time, when the holding release circuit 84 inputs a signal corresponding to the logical value 1 from the inverter In13, the holding release circuit 84 outputs a signal corresponding to the logical value 1 from the output side thereof based on this signal. It outputs to the holding circuit 81 and the oscillation holding circuit 83. Then, the fault current detection signal holding circuit 81 outputs the signal, while the oscillation holding circuit 8
3 outputs a signal corresponding to the logical value 1 based on the signal. As a result, the IC 14 stops the oscillation of the oscillator circuit 74. That is, the fault current holding circuit 81 and the oscillation holding circuit 83 return to their original states.
なお、配電線Lに変電所遮断器がトリップ可能な地絡故
障が生じた場合にも前記短絡故障と同様に各回路は動作
する。Even when a ground fault occurs in the distribution line L that allows the substation breaker to trip, each circuit operates in the same manner as the short circuit fault.
又、配電線Lが短絡,地絡の故障電流以外の理由で変電
所遮断器のトリップにより無電圧状態なり、さらにこの
後配電線Lに再送電が成功すると、アンド回路82に入
力端子bには無電圧検出部により論理値1→0→1に対
応する信号が入力される。しかし、故障電流検出信号保
持回路81にはクリア制御信号Sig1,Sig2,S
ig3が入力されないので故障電流検出信号保持回路8
1の出力側は配電線Lが定常状態時と同様に論理値0に
対応する信号を出力するため、アンド回路82は論理値
0に対応する信号を出力し、これにより発振保持回路8
3は論理値1に対応する信号を出力するので、IC14
は発振を停止したままの状態である。Further, when the distribution line L is short-circuited, the substation circuit breaker trips for a reason other than the fault current, and a voltage is lost, and after that, the power is successfully retransmitted to the distribution line L. Then, the AND circuit 82 is connected to the input terminal b. A signal corresponding to the logical value 1 → 0 → 1 is input by the no-voltage detector. However, the fault current detection signal holding circuit 81 has clear control signals Sig1, Sig2, S
Since ig3 is not input, the failure current detection signal holding circuit 8
The output side of 1 outputs the signal corresponding to the logical value 0 as in the steady state of the distribution line L, and therefore the AND circuit 82 outputs the signal corresponding to the logical value 0, whereby the oscillation holding circuit 8
3 outputs a signal corresponding to the logical value 1,
Indicates that the oscillation is still stopped.
このようにこの第2実施例では故障電流と配電線Lの無
電圧のアンド条件により出力される信号と、変電所が再
送電を行った時のアンド条件でIC14をタイマー動作
させ、一定時間後にIC14が出力した信号で発振回路
74の発振を停止させる。As described above, in the second embodiment, the IC 14 is operated by the timer under the signal output according to the AND condition of the fault current and the voltageless condition of the distribution line L, and the AND condition when the substation re-transmits power. The oscillation of the oscillation circuit 74 is stopped by the signal output from the IC 14.
その他の作用効果は前記第1実施例と同様である。Other functions and effects are similar to those of the first embodiment.
他の実施例 前記第1実施例では地絡方向表示器の駆動部において第
二のゲート回路としてのアンド回路21の入力端子は位
相判別回路20の右側表示出力端子P14に接続され、
さらに、第二のゲート回路としてのアンド回路23の入
力端子は位相判別回路20の左側表示出力端子P15に
接続されているが、さらに、前記アンド回路21,23
の入力端子に短絡表示器の駆動部と同様に無電圧検出回
路51を第二の波形操作回路52を介して接続してもよ
い。Other Embodiments In the first embodiment, the input terminal of the AND circuit 21 as the second gate circuit in the drive section of the ground fault direction indicator is connected to the right side display output terminal P14 of the phase determination circuit 20,
Further, the input terminal of the AND circuit 23 as the second gate circuit is connected to the left side display output terminal P15 of the phase discrimination circuit 20, and the AND circuits 21 and 23 are further connected.
The non-voltage detection circuit 51 may be connected to the input terminal of the above through the second waveform operation circuit 52 similarly to the drive unit of the short-circuit indicator.
この場合にはアンド回路21,23は位相比較判別回路
20からの判定信号が印加されている間に前記無電圧検
出回路51及び第二の波形操作回路52とから構成され
た無電圧検出部からの無電圧検出信号が印加されると論
理値1に対応する第二のスイッチ信号が出力する。In this case, the AND circuits 21 and 23 are operated by the non-voltage detecting section composed of the non-voltage detecting circuit 51 and the second waveform operating circuit 52 while the determination signal from the phase comparison / determining circuit 20 is being applied. When the non-voltage detection signal is applied, the second switch signal corresponding to the logical value 1 is output.
従って、この場合の地絡方向表示器Hb1,Hb2は配
電線Lに地絡故障が生じ、さらに、変電所の遮断器がそ
の地絡故障によりトリップしたときにのみ地絡方向を表
示することになる。Therefore, in this case, the ground fault direction indicators Hb1 and Hb2 display the ground fault direction only when the distribution line L has a ground fault and the circuit breaker of the substation trips due to the ground fault. Become.
他の作用効果は前記実施例と同様である。Other functions and effects are similar to those of the above-mentioned embodiment.
なお、この発明は前記実施例に限定されるものではな
く、例えば前記実施例において電源回路ZのバッテリB
の代りに高容量のコンデンサを使用してもよい。その場
合には電源電圧チェック回路78はコンデンサの電圧チ
ェックとして利用できるものとなる。It should be noted that the present invention is not limited to the above embodiment, and for example, in the above embodiment, the battery B of the power supply circuit Z is
Alternatively, a high capacity capacitor may be used. In that case, the power supply voltage check circuit 78 can be used as a voltage check for the capacitor.
発明の効果 以上詳述したように、この発明によれば遮断時において
もバックアップ用駆動電源により制御回路への駆動電流
供給を行えるとともに、同バックアップ用駆動電源の電
圧が遮断時において制御回路を正常動作させるために必
要なだけ充電されているか否かを電源電圧チェック表示
器の表示内容により簡単に判別できるので、性能劣化等
により充電不良なバックアップ用駆動電源の取替時期を
誤ることがなく、充電不良なバックアップ用駆動電源を
放置したままにして故障電流検出時に制御回路の動作不
良を招くといったおそれを未然に防止することができる
効果がある。As described above in detail, according to the present invention, the drive current for the backup can be supplied to the control circuit even when the backup drive power supply is cut off, and the control circuit can be normally operated when the voltage of the backup drive power supply is cut off. Whether or not the battery is charged enough to operate can be easily determined by the display contents of the power supply voltage check display, so there is no mistake in the replacement time of the backup drive power supply with poor charging due to performance deterioration, etc. There is an effect that it is possible to prevent the possibility that the control circuit will malfunction when a faulty current is detected by leaving the backup drive power source with poor charging left unattended.
第1図はこの発明の具体化した実施例の短絡地絡方向検
出表示装置の略体図、第2図は同じく短絡地絡方向検出
表示装置の電気ブロック回路図を示し、(a)は時限回
路以外の電気ブロック回路図、(b)は時限回路の電気
ブロック回路図、第3図は短絡地絡方向検出表示装置の
電気回路図、第4図は短絡表示器の略体図、第5図は同
じく作用を示すための説明図、第6図は短絡表示器の電
気回路図、第7図は第2実施例の要部電気ブロック回路
図、第8図は第7図のブロックを具体化した電気回路図
である。 1…短絡地絡方向検出表示装置、2…零相電流変成器、
3…零相電圧検出器、6…全波整流器、8…第一のアン
ド回路(第一の波形操作回路)、9…第二のアンド回路
(第一のゲート回路)、13…ノット回路、14…I
C、20…位相比較判別回路、21,23…アンド回路
(第二のゲート回路)、25…ノット回路、26…アン
ド回路、32,33…ノット回路、34…アンド回路、
51…無電圧検出回路、52…第二の波形操作回路、5
5…第一のスイッチング回路、57…短絡表示器復帰用
スイッチング回路、68,73…地絡方向表示器復帰用
スイッチング回路、65,70…第二のスイッチング回
路、78…電源電圧チェック回路、79…電圧低下表示
駆動回路、80…電圧正常表示駆動回路、Xa…第一の
短絡検出回路、Xb…第二の短絡検出回路、Xc…第三
の短絡検出回路、Z…電源回路、T…時限回路、Ha…
短絡表示器、Hb1…右側方向表示器、Hb2…左側方
向表示器、Hc…電源電圧チェック表示器、CT1…第
一の電流変成器、CT2…第二の電流変成器、CT3…
第三の電流変成器、L…配電線。FIG. 1 is a schematic view of a short-circuit ground fault direction detection display device according to an embodiment of the present invention, and FIG. 2 is an electric block circuit diagram of the short-circuit ground fault direction detection display device. Electric block circuit diagram other than the circuit, (b) is an electric block circuit diagram of the time circuit, FIG. 3 is an electric circuit diagram of the short-circuit ground fault direction detection display device, FIG. 4 is a schematic diagram of the short-circuit indicator, the fifth FIG. 6 is an explanatory view for showing the same operation, FIG. 6 is an electric circuit diagram of a short-circuit indicator, FIG. 7 is an electric block circuit diagram of essential parts of the second embodiment, and FIG. 8 is a block diagram of FIG. It is the converted electric circuit diagram. 1 ... Short-circuit ground fault direction detection display device, 2 ... Zero-phase current transformer,
3 ... Zero phase voltage detector, 6 ... Full wave rectifier, 8 ... 1st AND circuit (1st waveform operation circuit), 9 ... 2nd AND circuit (1st gate circuit), 13 ... Knot circuit, 14 ... I
C, 20 ... Phase comparison / determination circuit, 21, 23 ... AND circuit (second gate circuit), 25 ... Not circuit, 26 ... AND circuit, 32, 33 ... Not circuit, 34 ... AND circuit,
51 ... No-voltage detection circuit, 52 ... Second waveform manipulation circuit, 5
5 ... 1st switching circuit, 57 ... Short circuit indicator restoration switching circuit, 68, 73 ... Ground fault direction indicator restoration switching circuit, 65, 70 ... Second switching circuit, 78 ... Power supply voltage check circuit, 79 ... voltage drop display drive circuit, 80 ... voltage normal display drive circuit, Xa ... first short circuit detection circuit, Xb ... second short circuit detection circuit, Xc ... third short circuit detection circuit, Z ... power supply circuit, T ... time limit Circuit, Ha ...
Short-circuit indicator, Hb1 ... right direction indicator, Hb2 ... left direction indicator, Hc ... power supply voltage check indicator, CT1 ... first current transformer, CT2 ... second current transformer, CT3 ...
Third current transformer, L ... Distribution line.
フロントページの続き (72)発明者 青木 勝則 愛知県犬山市字上針1番地 株式会社高松 電気製作所内 (72)発明者 久富 光春 愛知県犬山市字上針1番地 株式会社高松 電気製作所内 (56)参考文献 特開 昭58−18173(JP,A) 実開 昭53−27433(JP,U)Front Page Continuation (72) Inventor Katsunori Aoki No. 1 Upper Needle, Inayama City, Aichi Prefecture Takamatsu Electric Works (72) Inventor Mitsuharu Kutomi No. 1 Upper Needle, Inuyama City, Aichi Takamatsu Electric Works Co., Ltd. (56 ) References Japanese Patent Laid-Open No. 58-18173 (JP, A) Actually developed 53-27433 (JP, U)
Claims (1)
出器が検出した検出信号に基づいて制御回路により故障
表示を行う故障検出表示装置において、 前記制御回路には遮断時において制御回路への駆動電流
供給を行うバックアップ用駆動電源を接続し、同バック
アップ用駆動電源の電圧が所定電圧に保持されていると
きに電源電圧チェック表示器を正常表示に駆動する電圧
正常表示駆動回路と、前記バックアップ用駆動電源の電
圧が所定電圧以下に低下したときに電源電圧チェック表
示器を低圧表示に駆動する電圧低下表示駆動回路とを設
けたことを特徴とする故障電流検出表示装置。1. A failure detection display device for displaying a failure by a control circuit based on a detection signal detected by a detector when a failure current flowing through a distribution line is detected. A backup drive power supply for supplying drive current is connected to the backup drive power supply, and when the voltage of the backup drive power supply is maintained at a predetermined voltage, a drive circuit for displaying a normal voltage of the power supply voltage is displayed normally, and the backup And a voltage drop display drive circuit for driving a power supply voltage check display device to a low voltage display when the voltage of a drive power supply for the device drops below a predetermined voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60198242A JPH065254B2 (en) | 1985-09-06 | 1985-09-06 | Fault current detection display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60198242A JPH065254B2 (en) | 1985-09-06 | 1985-09-06 | Fault current detection display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6258173A JPS6258173A (en) | 1987-03-13 |
| JPH065254B2 true JPH065254B2 (en) | 1994-01-19 |
Family
ID=16387867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60198242A Expired - Lifetime JPH065254B2 (en) | 1985-09-06 | 1985-09-06 | Fault current detection display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065254B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6509513B2 (en) * | 2014-02-05 | 2019-05-08 | 新コスモス電機株式会社 | Battery type alarm |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847422Y2 (en) * | 1976-08-16 | 1983-10-28 | 株式会社三英社製作所 | Short circuit current passing indicator |
| JPS5818173A (en) * | 1981-07-27 | 1983-02-02 | Hitachi Ltd | How to detect ground fault position in DC power supply circuit |
-
1985
- 1985-09-06 JP JP60198242A patent/JPH065254B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6258173A (en) | 1987-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065254B2 (en) | Fault current detection display device | |
| JPS61260508A (en) | Contact weld detector | |
| EP1155487A1 (en) | Circuit breaker | |
| JPH0584470B2 (en) | ||
| US4064546A (en) | Protection circuits | |
| JPH0554634B2 (en) | ||
| JP4739541B2 (en) | AC chopper device | |
| JPH065237B2 (en) | Control circuit of short-circuit detection display device | |
| CN2426241Y (en) | Three-phass loss and counter phase sequence motor protector | |
| JPH0223021A (en) | Circuitbreaker | |
| JPH071294B2 (en) | Distribution line accident point search system | |
| JPH06786Y2 (en) | Fault current detection display device | |
| JP2005190671A (en) | DC circuit breaker | |
| US4217621A (en) | Circuit for detecting diode shorting | |
| JPH0646208B2 (en) | Control circuit for signal injection type short-circuit / ground fault detector | |
| CN104600670B (en) | Direct current generator tests protection device | |
| JPH11215899A (en) | Automatic fault detection device for rotary rectifier | |
| CN115158397B (en) | Station ground control system and turnout indication controller control method | |
| JPH0586127B2 (en) | ||
| JPH0613585Y2 (en) | Transformer failure indicator | |
| JPS6220767B2 (en) | ||
| JP3270225B2 (en) | Overcurrent passing display | |
| SU736314A1 (en) | Electric drive of heavy longitudinally-working machine tool table | |
| CN115140119A (en) | Switch indication controller for station ground control system | |
| JP2502103Y2 (en) | SOG control device trip circuit |