JPH0652702B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0652702B2 JPH0652702B2 JP59096985A JP9698584A JPH0652702B2 JP H0652702 B2 JPH0652702 B2 JP H0652702B2 JP 59096985 A JP59096985 A JP 59096985A JP 9698584 A JP9698584 A JP 9698584A JP H0652702 B2 JPH0652702 B2 JP H0652702B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal
- aluminum
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 (a).発明の技術分野 本発明は半導体装置の製造方法に係り、特にアルミニウ
ムからなる配線用金属膜の形成方法に関する。
ムからなる配線用金属膜の形成方法に関する。
(b).技術の背景 近年、集積回路の高密度化にともない、金属膜よりなる
電極配線幅も１〜２μｍと微細化され、そのためリソグ
ラフィ工程においては紫外線による露光が多く用いられ
ている。この場合アルミニウム等よりなる金属膜表面で
の反射率が極端に大きいと、乱反射によりレジストの形
状異常が発生し、パターンのエッジがギザギザになるこ
とが多い。このような金属膜表面での乱反射を防止する
ため、金属膜表面に種々の乱反射防止膜を被着する方法
が試みられている。
電極配線幅も１〜２μｍと微細化され、そのためリソグ
ラフィ工程においては紫外線による露光が多く用いられ
ている。この場合アルミニウム等よりなる金属膜表面で
の反射率が極端に大きいと、乱反射によりレジストの形
状異常が発生し、パターンのエッジがギザギザになるこ
とが多い。このような金属膜表面での乱反射を防止する
ため、金属膜表面に種々の乱反射防止膜を被着する方法
が試みられている。
また一方、前記のように配線幅が狭くなると、アルミニ
ウムからなる配線用金属膜においては、配線形成後の絶
縁膜形成等の熱処理により金属配線内に発生する突起に
より配線の信頼性が低下するという問題も発生してく
る。
ウムからなる配線用金属膜においては、配線形成後の絶
縁膜形成等の熱処理により金属配線内に発生する突起に
より配線の信頼性が低下するという問題も発生してく
る。
(c).従来技術と問題点 上記乱反射防止膜の従来例として、 ｉ．スパッタによる珪素膜を2000Å程度被着 ii．チタン・タングステン(TiW)膜を2000Å程度被着 iii．スパッタによる二酸化珪素膜を3000〜4000Å被着 iv．モリブデンシリサイド膜やタングステンシリサイド
膜等を2000Å程度被着等があるが、いずれも実用上1000
Å以上の膜厚が必要であり、且つ上記の膜はいずれも抵
抗率が高いために、配線パターン上からは除去する必要
があるが、現状ではパターニング後の乱反射防止膜だけ
の除去は困難である。
膜等を2000Å程度被着等があるが、いずれも実用上1000
Å以上の膜厚が必要であり、且つ上記の膜はいずれも抵
抗率が高いために、配線パターン上からは除去する必要
があるが、現状ではパターニング後の乱反射防止膜だけ
の除去は困難である。
またアルミニウム配線の突起防止用には前記二酸化珪素
膜をアルミニウム配線上にそのまま残す方法があるが、
この二酸化珪素膜は絶縁膜のため上記金属配線との電気
的接続をとる際には必ずそれらを除去しなければなら
ず、工程が複雑化していた。
膜をアルミニウム配線上にそのまま残す方法があるが、
この二酸化珪素膜は絶縁膜のため上記金属配線との電気
的接続をとる際には必ずそれらを除去しなければなら
ず、工程が複雑化していた。
(d).発明の目的 本発明の目的は従来技術の有する上記の欠点を除去し、
1000Å以下の厚さで乱反射防止効果が大きく、かつ抵抗
率の低い乱反射防止膜をアルミニウムからなる配線用金
属膜上に被着して高精度の露光を行い、且つ上記乱反射
防止膜をそのまま配線パターン上に残してアルミニウム
からなる配線に突起が発生するのを防止する製造方法を
得ることにある。
1000Å以下の厚さで乱反射防止効果が大きく、かつ抵抗
率の低い乱反射防止膜をアルミニウムからなる配線用金
属膜上に被着して高精度の露光を行い、且つ上記乱反射
防止膜をそのまま配線パターン上に残してアルミニウム
からなる配線に突起が発生するのを防止する製造方法を
得ることにある。
(e).発明の構成 上記の目的は、基板上にアルミニウムからなる配線用金
属膜を形成する工程、該配線用金属膜の上にIV，Ｖ，VI
族の遷移金属のうち少なくとも１種類の金属の窒化膜を
乱反射防止膜として被着する工程、該金属窒化膜上にレ
ジストを被着し露光を行ってレジストパターンを形成す
る工程、該レジストパターンをマスクにして該金属窒化
膜と配線用金属膜のエッチングを行い、該金属窒化膜を
突起防止膜として上部に有する該配線用金属膜からなる
配線を形成する工程を有する本発明による半導体装置の
製造方法により達成される。
属膜を形成する工程、該配線用金属膜の上にIV，Ｖ，VI
族の遷移金属のうち少なくとも１種類の金属の窒化膜を
乱反射防止膜として被着する工程、該金属窒化膜上にレ
ジストを被着し露光を行ってレジストパターンを形成す
る工程、該レジストパターンをマスクにして該金属窒化
膜と配線用金属膜のエッチングを行い、該金属窒化膜を
突起防止膜として上部に有する該配線用金属膜からなる
配線を形成する工程を有する本発明による半導体装置の
製造方法により達成される。
本発明によれば、紫外線の乱反射防止膜の形成にIV，
Ｖ，VI族の遷移金属の窒化物である例えば、窒化チタン
(TiN)、窒化ジルコン(ZrN)等を用いる。
Ｖ，VI族の遷移金属の窒化物である例えば、窒化チタン
(TiN)、窒化ジルコン(ZrN)等を用いる。
これらの窒化物の膜は黄色を呈し、丁度露光に使用する
水銀灯の435.8nm や、365.0nm の輝線スペクトルの波長
の補色となり、これらの波長の光に対して吸収率が高
く、従って乱反射防止膜として極めて有効に働くため、
膜厚が1000Å以下の薄さで目的を達することができ、且
つこれらの金属窒化物は抵抗率が極めて低（数10μΩcm
以下）ので、乱反射防止膜の除去は必要でない。そこで
この乱反射防止膜をそのままアルミニウムからなる配線
上に被着させておくことにより、その後の熱処理工程で
アルミニウムからなる配線中に突起が発生するのを機械
的に押さえることができる。
水銀灯の435.8nm や、365.0nm の輝線スペクトルの波長
の補色となり、これらの波長の光に対して吸収率が高
く、従って乱反射防止膜として極めて有効に働くため、
膜厚が1000Å以下の薄さで目的を達することができ、且
つこれらの金属窒化物は抵抗率が極めて低（数10μΩcm
以下）ので、乱反射防止膜の除去は必要でない。そこで
この乱反射防止膜をそのままアルミニウムからなる配線
上に被着させておくことにより、その後の熱処理工程で
アルミニウムからなる配線中に突起が発生するのを機械
的に押さえることができる。
また例えばコンタクトホールの形成等において是非とも
必要な場合は、四弗化炭素のドライエッチングにより下
地のアルミニウムを侵すことなく乱反射防止膜のみを容
易に除去することも可能である。
必要な場合は、四弗化炭素のドライエッチングにより下
地のアルミニウムを侵すことなく乱反射防止膜のみを容
易に除去することも可能である。
第１図はアルミニウム、窒化チタンおよび窒化ジルコン
に対して反射率と波長の関係を示す図である。従来例の
チタン・タングステン膜は黒色に近く、またモリブデン
やタングステンのシリサイド膜は灰色をしており全波長
域にわたって反射率が低いが、図示されるように窒化チ
タンおよび窒化ジルコン膜は前記の必要な波長帯域(350
〜500nm)において反射防止膜として極めて有効にはたら
くことがわかる。
に対して反射率と波長の関係を示す図である。従来例の
チタン・タングステン膜は黒色に近く、またモリブデン
やタングステンのシリサイド膜は灰色をしており全波長
域にわたって反射率が低いが、図示されるように窒化チ
タンおよび窒化ジルコン膜は前記の必要な波長帯域(350
〜500nm)において反射防止膜として極めて有効にはたら
くことがわかる。
(f).発明の実施例 第２図は本発明の実施例を示す半導体基板の断面図であ
る。以下の図において同一番号は同一対象を示す。
る。以下の図において同一番号は同一対象を示す。
第２図(a)において、半導体基板１として珪素を使用
し、その上に二酸化珪素層２を被着し、パターニングし
て開口した窓を覆って電極配線用の金属膜としてアルミ
ニウム膜３を被着する。
し、その上に二酸化珪素層２を被着し、パターニングし
て開口した窓を覆って電極配線用の金属膜としてアルミ
ニウム膜３を被着する。
つぎに窒化チタン膜４をリアクティブスパッタにより 8
00Å被着する。その上にレジスト11を被着し、パターン
・マスクを通して露光する。
00Å被着する。その上にレジスト11を被着し、パターン
・マスクを通して露光する。
第２図(b) において、レジスト11をマスクにして窒化チ
タン膜４とアルミニウム膜３をエッチングし、窒化チタ
ン膜４を上部に有するアルミニウム配線を形成する。こ
の後レジスト11は除去する。
タン膜４とアルミニウム膜３をエッチングし、窒化チタ
ン膜４を上部に有するアルミニウム配線を形成する。こ
の後レジスト11は除去する。
この場合窒化チタン膜４による露光時の乱反射防止によ
って１〜２μｍ幅のアルミニウム配線が可能となる。
って１〜２μｍ幅のアルミニウム配線が可能となる。
第３図はリアクティブスパッタ装置の模式的な断面図で
ある。
ある。
図において、半導体基板１は真空容器５と共に接地され
た下部電極６の上に載せ、ターゲット７としてチタンを
真空容器５と絶縁された上部電極８に取りつける。つぎ
に容器を排気しアルゴンと窒素の混合ガスを数mTorr 導
入し、上部電極８に−400Vを加えて、半導体基板１上に
窒化チタン膜４をスパッタにより被着する。
た下部電極６の上に載せ、ターゲット７としてチタンを
真空容器５と絶縁された上部電極８に取りつける。つぎ
に容器を排気しアルゴンと窒素の混合ガスを数mTorr 導
入し、上部電極８に−400Vを加えて、半導体基板１上に
窒化チタン膜４をスパッタにより被着する。
第４図は本発明による他の実施例を示す半導体基板の断
面図である。
面図である。
図は第２図において窒化チタン膜４を被着後、燐珪酸ガ
ラス（ＰＳＧ）層９を被着し、この層を二酸化珪素層２
と同一場所で開口し、さらにアルミニウム膜10を被着
し、２層配線の上下の配線の接続を行っている。このよ
うな場合は窒化チタン膜４はアルミニウム膜３のパター
ニングの際の乱反射防止と同時に、バリアメタルとして
工程中の熱処理により珪素がアルミニウム中へ浸入する
ことを防止している。
ラス（ＰＳＧ）層９を被着し、この層を二酸化珪素層２
と同一場所で開口し、さらにアルミニウム膜10を被着
し、２層配線の上下の配線の接続を行っている。このよ
うな場合は窒化チタン膜４はアルミニウム膜３のパター
ニングの際の乱反射防止と同時に、バリアメタルとして
工程中の熱処理により珪素がアルミニウム中へ浸入する
ことを防止している。
またＰＳＧ層９を被着する際の熱処理により、アルミニ
ウム膜３に突起が発生することを窒化チタン膜４により
防止している。
ウム膜３に突起が発生することを窒化チタン膜４により
防止している。
バリアメタルとしての効果や突起防止の効果は、本発明
による乱反射防止膜の抵抗率が極めて低いことにより、
この膜を除去する必要がなくなったために可能となった
もので半導体装置の信頼性を保持する上で極めて有効で
ある。
による乱反射防止膜の抵抗率が極めて低いことにより、
この膜を除去する必要がなくなったために可能となった
もので半導体装置の信頼性を保持する上で極めて有効で
ある。
また乱反射防止膜の除去を行わないことにより、工程も
簡略化される。
簡略化される。
実施例では、IV，Ｖ，VI族の遷移金属の窒化物として窒
化チタンを用いたが、これを他のIV，Ｖ，VI族の遷移金
属ジルコン、ハフニウム、バナジウム、ネオビウム、タ
ンタル、クロム、モリブデン、タングステンの窒化物を
用いても発明の要旨は変わらない。
化チタンを用いたが、これを他のIV，Ｖ，VI族の遷移金
属ジルコン、ハフニウム、バナジウム、ネオビウム、タ
ンタル、クロム、モリブデン、タングステンの窒化物を
用いても発明の要旨は変わらない。
(g).発明の効果 以上詳細に説明したように本発明によれば、金属窒化膜
の露光に際しての乱反射防止効果が大きいことにより微
細なアルミニウムからなる配線パターンを精度良く形成
することが可能になり、且つ金属窒化膜の硬度が硬いこ
と及び抵抗率が極めて低いことにより乱反射防止用に用
いた金属窒化膜をそのままアルミニウムからなる配線用
金属膜上に残してアルミニウムからなる配線用金属膜と
金属窒化膜との積層構造の配線を形成し、配線形成後の
加熱工程でアルミニウムからなる配線に突起が発生する
のを防止して、半導体装置の信頼性を向上せしめる効果
を生ずる。
の露光に際しての乱反射防止効果が大きいことにより微
細なアルミニウムからなる配線パターンを精度良く形成
することが可能になり、且つ金属窒化膜の硬度が硬いこ
と及び抵抗率が極めて低いことにより乱反射防止用に用
いた金属窒化膜をそのままアルミニウムからなる配線用
金属膜上に残してアルミニウムからなる配線用金属膜と
金属窒化膜との積層構造の配線を形成し、配線形成後の
加熱工程でアルミニウムからなる配線に突起が発生する
のを防止して、半導体装置の信頼性を向上せしめる効果
を生ずる。
第１図はアルミニウム、窒化チタンおよび窒化ジルコン
に対して反射率と波長の関係を示す図、 第２図は本発明の実施例を示す半導体基板の断面図、 第３図はリアクティブスパッタ装置の模式的な断面図、 第４図は本発明による他の実施例を示す半導体基板の断
面図である。 図において、 １は半導体基板、２は二酸化珪素層、 ３，10は金属膜、４は乱反射防止膜、 ５は真空容器、６は下部電極、 ７はターゲット、８は上部電極、 ９はＰＳＧ膜、11はレジスト を示す。
に対して反射率と波長の関係を示す図、 第２図は本発明の実施例を示す半導体基板の断面図、 第３図はリアクティブスパッタ装置の模式的な断面図、 第４図は本発明による他の実施例を示す半導体基板の断
面図である。 図において、 １は半導体基板、２は二酸化珪素層、 ３，10は金属膜、４は乱反射防止膜、 ５は真空容器、６は下部電極、 ７はターゲット、８は上部電極、 ９はＰＳＧ膜、11はレジスト を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ Ｈ０１Ｌ 21/30 ３６１ Ｔ (56)参考文献 特開 昭49−55280（ＪＰ，Ａ) 特開 昭56−130948（ＪＰ，Ａ) 特開 昭58−98963（ＪＰ，Ａ) 特開 昭58−98968（ＪＰ，Ａ) 特開 昭58−80854（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上にアルミニウムからなる配線用金属
膜を形成する工程、 該配線用金属膜の上にIV，Ｖ，VI族の遷移金属のうち少
なくとも１種類の金属の窒化膜を乱反射防止膜として被
着する工程、 該金属窒化膜上にレジストを被着し露光を行ってレジス
トパターンを形成する工程、 該レジストパターンをマスクにして該金属窒化膜と配線
用金属膜のエッチングを行い、該金属窒化膜を突起防止
膜として上部に有する該配線用金属膜からなる配線を形
成する工程を有することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096985A JPH0652702B2 (ja) | 1984-05-15 | 1984-05-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096985A JPH0652702B2 (ja) | 1984-05-15 | 1984-05-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60240127A JPS60240127A (ja) | 1985-11-29 |
| JPH0652702B2 true JPH0652702B2 (ja) | 1994-07-06 |
Family
ID=14179503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096985A Expired - Lifetime JPH0652702B2 (ja) | 1984-05-15 | 1984-05-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652702B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061764B2 (ja) * | 1985-02-14 | 1994-01-05 | 日本電信電話株式会社 | パタ−ン形成法 |
| JPH06302539A (ja) * | 1993-04-15 | 1994-10-28 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
| JPH08241858A (ja) * | 1995-01-25 | 1996-09-17 | Toshiba Corp | 半導体の反射防止膜及びこの反射防止膜を用いた半導体の製造方法 |
| US6562652B2 (en) | 2001-06-06 | 2003-05-13 | Kemet Electronics Corporation | Edge formation process with anodizing for aluminum solid electrolytic capacitor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3884698A (en) * | 1972-08-23 | 1975-05-20 | Hewlett Packard Co | Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer |
-
1984
- 1984-05-15 JP JP59096985A patent/JPH0652702B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60240127A (ja) | 1985-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043547A (en) | Circuit structure with an anti-reflective layer | |
| US4004044A (en) | Method for forming patterned films utilizing a transparent lift-off mask | |
| US6258725B1 (en) | Method for forming metal line of semiconductor device by (TiA1)N anti-reflective coating layer | |
| US5437961A (en) | Method of manufacturing semiconductor device | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| US5595938A (en) | Method of manufacturing semiconductor device | |
| JPH0652702B2 (ja) | 半導体装置の製造方法 | |
| US5702983A (en) | Method for manufacturing a semiconductor device with a metallic interconnection layer | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| JPH07201859A (ja) | 配線形成方法および半導体装置 | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| JPH05114558A (ja) | 半導体装置の製造方法 | |
| US5897376A (en) | Method of manufacturing a semiconductor device having a reflection reducing film | |
| JP2820386B2 (ja) | フォトリソグラフィ方法 | |
| EP0289174A2 (en) | Antireflection coatings for use in photolithography | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPS62281348A (ja) | 半導体装置の製造方法 | |
| KR960015489B1 (ko) | 반도체의 금속배선 형성방법 | |
| JPH01223750A (ja) | 半導体装置 | |
| KR100403354B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JP3104441B2 (ja) | 半導体装置とその製法 | |
| JPH05114559A (ja) | 半導体装置の製造方法 | |
| JPH05218023A (ja) | 半導体装置のパターン形成方法 | |
| JPH07273111A (ja) | 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置 | |
| JPH0590418A (ja) | 半導体装置の製造方法 |