JPH07273111A - 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置 - Google Patents
多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置Info
- Publication number
- JPH07273111A JPH07273111A JP6283394A JP6283394A JPH07273111A JP H07273111 A JPH07273111 A JP H07273111A JP 6283394 A JP6283394 A JP 6283394A JP 6283394 A JP6283394 A JP 6283394A JP H07273111 A JPH07273111 A JP H07273111A
- Authority
- JP
- Japan
- Prior art keywords
- film
- antireflection film
- metal wiring
- semiconductor device
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 下層に位置するＡｌ金属配線層を侵食するこ
となく、反射防止膜を除去することにある。 【構成】 この製造方法は、まず、Ｓｉ基板１０上に下
地絶縁膜２０、Ａｌ合金膜３１を形成した後、この上に
反射防止膜としてのＷＳｉ2 膜３３を形成する。次に、
フォトリソ工程により、ＷＳｉ2 膜３３及びＡｌ合金膜
３１をパターン化し下層金属配線３０を形成する。次
に、層間絶縁膜４０を形成した後、フッ素系ガスのＲＩ
Ｅで、層間絶縁膜４０にヴィア孔５０を形成する。次
に、塩素系ガスのプラズマエッチングにより、ヴィア孔
５０底部のＷＳｉ2 膜３３を除去する。そして、化学気
相成長法により、ヴィア孔５０内に選択的にＡｌを堆積
させ、ヴィアプラグ５１を形成する。
となく、反射防止膜を除去することにある。 【構成】 この製造方法は、まず、Ｓｉ基板１０上に下
地絶縁膜２０、Ａｌ合金膜３１を形成した後、この上に
反射防止膜としてのＷＳｉ2 膜３３を形成する。次に、
フォトリソ工程により、ＷＳｉ2 膜３３及びＡｌ合金膜
３１をパターン化し下層金属配線３０を形成する。次
に、層間絶縁膜４０を形成した後、フッ素系ガスのＲＩ
Ｅで、層間絶縁膜４０にヴィア孔５０を形成する。次
に、塩素系ガスのプラズマエッチングにより、ヴィア孔
５０底部のＷＳｉ2 膜３３を除去する。そして、化学気
相成長法により、ヴィア孔５０内に選択的にＡｌを堆積
させ、ヴィアプラグ５１を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、フォトリソグラフィー
工程の露光光に対する反射を低減する反射防止膜を備え
た、多層配線構造を有する半導体装置の製造方法、及
び、多層配線構造を有する半導体装置に関するものであ
る。
工程の露光光に対する反射を低減する反射防止膜を備え
た、多層配線構造を有する半導体装置の製造方法、及
び、多層配線構造を有する半導体装置に関するものであ
る。
【０００２】
【従来の技術】半導体基板上にＡｌ配線を形成する場
合、通常、形成されたＡｌ層に対し、フォトリソグラフ
ィーによってパターンニングを施す。この際、線幅１μ
ｍ以下の微細な配線パターンを形成する場合には、Ａｌ
膜上に、このＡｌ膜にくらべて反射率のより低い膜（反
射防止膜）を形成する必要がある。この反射防止膜の材
質としては、通常、ＴｉＮが広く使われている。
合、通常、形成されたＡｌ層に対し、フォトリソグラフ
ィーによってパターンニングを施す。この際、線幅１μ
ｍ以下の微細な配線パターンを形成する場合には、Ａｌ
膜上に、このＡｌ膜にくらべて反射率のより低い膜（反
射防止膜）を形成する必要がある。この反射防止膜の材
質としては、通常、ＴｉＮが広く使われている。
【０００３】また、このように形成した下層配線上に層
間絶縁膜を形成し、形成した層間絶縁膜に対してヴィア
孔を穿設する。そして、このヴィア孔内にＡｌを堆積さ
せてヴィアプラグを形成する。
間絶縁膜を形成し、形成した層間絶縁膜に対してヴィア
孔を穿設する。そして、このヴィア孔内にＡｌを堆積さ
せてヴィアプラグを形成する。
【０００４】
【発明が解決しようとする課題】しかし、層間絶縁膜に
形成したヴィア孔内にＡｌを堆積させる際、下層配線と
ヴィア孔内に堆積するＡｌとを異種材料界面を介在させ
ずに直接接合させるには、ヴィア開孔後の底部に露出す
る反射防止膜および、反射防止膜とＡｌの間にわずかに
存在するＡｌの表面酸化膜を、塩素系ガスによってＲＩ
Ｅを施して除去する必要がある。このＲＩＥにおいて
は、反射防止膜を形成するＴｉＮの方が、この下層に位
置するＡｌ膜に比べてエッチングレートが低いために、
ＲＩＥの最終段階でＴｉＮが全て除去されると、この下
層のＡｌの侵食が急激に進んでしまうという問題があっ
た。
形成したヴィア孔内にＡｌを堆積させる際、下層配線と
ヴィア孔内に堆積するＡｌとを異種材料界面を介在させ
ずに直接接合させるには、ヴィア開孔後の底部に露出す
る反射防止膜および、反射防止膜とＡｌの間にわずかに
存在するＡｌの表面酸化膜を、塩素系ガスによってＲＩ
Ｅを施して除去する必要がある。このＲＩＥにおいて
は、反射防止膜を形成するＴｉＮの方が、この下層に位
置するＡｌ膜に比べてエッチングレートが低いために、
ＲＩＥの最終段階でＴｉＮが全て除去されると、この下
層のＡｌの侵食が急激に進んでしまうという問題があっ
た。
【０００５】本発明は、このような課題を解決すべくな
されたものであり、その目的は、下層のＡｌを含む金属
配線層を侵食することなく反射防止膜を除去し得る、多
層配線構造を有する半導体装置の製造方法、及び多層配
線構造を有する半導体装置を提供することにある。
されたものであり、その目的は、下層のＡｌを含む金属
配線層を侵食することなく反射防止膜を除去し得る、多
層配線構造を有する半導体装置の製造方法、及び多層配
線構造を有する半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】そこで、本発明にかかる
多層配線構造を有する半導体装置の製造方法は、まず、
第１工程として、半導体基板上にＡｌを含む金属配線層
を形成する。次に、第２工程として、フォトリソグラフ
ィーの露光光に対する反射率がこの金属配線層に比べて
低い値を有する金属−珪素化合物よりなる反射防止膜
を、この金属配線層上に堆積させる。なお、この場合、
金属−珪素化合物を形成する金属としては、チタン、タ
ングステンなどが挙げられるが、いずれの金属であって
も適用可能であり、金属種を特に限定するものではな
い。
多層配線構造を有する半導体装置の製造方法は、まず、
第１工程として、半導体基板上にＡｌを含む金属配線層
を形成する。次に、第２工程として、フォトリソグラフ
ィーの露光光に対する反射率がこの金属配線層に比べて
低い値を有する金属−珪素化合物よりなる反射防止膜
を、この金属配線層上に堆積させる。なお、この場合、
金属−珪素化合物を形成する金属としては、チタン、タ
ングステンなどが挙げられるが、いずれの金属であって
も適用可能であり、金属種を特に限定するものではな
い。
【０００７】次に、第３工程として、フォトリソグラフ
ィーによって、反射防止膜及びその下層の金属配線層に
パターンニングを施し、下層金属配線を形成する。次
に、第４工程として、下層金属配線を含む半導体基板の
表面に層間絶縁膜を形成し、第５工程として、フッ素系
のガスを用いた反応性イオンエッチングにより、この層
間絶縁膜に対してヴィア孔を穿設し、ヴィア孔の底部に
反射防止膜を露出させる。次に、第６工程として、塩素
系ガスを用いた反応性イオンエッチングにより、ヴィア
孔底部の反射防止膜を除去し、このヴィア孔底部に金属
配線層の表面を露出させる。そして、第７工程として、
化学気相成長法によって、このヴィア孔内にプラグ金属
を選択的に堆積させる。
ィーによって、反射防止膜及びその下層の金属配線層に
パターンニングを施し、下層金属配線を形成する。次
に、第４工程として、下層金属配線を含む半導体基板の
表面に層間絶縁膜を形成し、第５工程として、フッ素系
のガスを用いた反応性イオンエッチングにより、この層
間絶縁膜に対してヴィア孔を穿設し、ヴィア孔の底部に
反射防止膜を露出させる。次に、第６工程として、塩素
系ガスを用いた反応性イオンエッチングにより、ヴィア
孔底部の反射防止膜を除去し、このヴィア孔底部に金属
配線層の表面を露出させる。そして、第７工程として、
化学気相成長法によって、このヴィア孔内にプラグ金属
を選択的に堆積させる。
【０００８】なお、第２工程では、金属配線層上に反射
防止膜を形成した後、この反射防止膜の表面を窒化させ
る工程をさらに実施してもよい。また、この窒化は、Ｎ
を含む反応ガス雰囲気中でプラズマを励起させ、このプ
ラズマを反射防止膜の表面に照射してもよい。
防止膜を形成した後、この反射防止膜の表面を窒化させ
る工程をさらに実施してもよい。また、この窒化は、Ｎ
を含む反応ガス雰囲気中でプラズマを励起させ、このプ
ラズマを反射防止膜の表面に照射してもよい。
【０００９】また、本発明にかかる多層配線構造を有す
る半導体装置は、半導体基板上に形成された、Ａｌ或い
はＡｌ合金などのＡｌを含む金属配線層と、この金属配
線層上に形成され、フォトリソグラフィー工程の露光光
に対する反射率が、この金属配線層に比べて低い値を有
する反射防止膜とを備えており、この反射防止膜は、金
属−珪素化合物によって形成したものとして構成する。
好ましくは、ＷＳｉ2が用いられる。
る半導体装置は、半導体基板上に形成された、Ａｌ或い
はＡｌ合金などのＡｌを含む金属配線層と、この金属配
線層上に形成され、フォトリソグラフィー工程の露光光
に対する反射率が、この金属配線層に比べて低い値を有
する反射防止膜とを備えており、この反射防止膜は、金
属−珪素化合物によって形成したものとして構成する。
好ましくは、ＷＳｉ2が用いられる。
【００１０】なお、この反射防止膜は、その膜中のＳｉ
の含有率が、７０ｗｔ％以上であることが望ましい。さ
らに、反射防止膜の中の窒化されている部分は、表面か
ら少くとも８０オングストローム以上の膜厚であること
が望ましい。
の含有率が、７０ｗｔ％以上であることが望ましい。さ
らに、反射防止膜の中の窒化されている部分は、表面か
ら少くとも８０オングストローム以上の膜厚であること
が望ましい。
【００１１】
【作用】多層配線構造を有する半導体装置の製造方法で
は、第２工程において、金属−珪素化合物によって反射
防止膜を形成するが、これらの物質は、第３工程で実施
するフォトリソグラフィーの露光光に対する反射率が、
その下層のＡｌを含む金属配線層に比べて低い特性を有
しており、フォトリソ工程の際の反射防止膜として機能
し得る。なお、このとき、この反射防止膜の表面を窒化
させることで、この露光光に対する反射率をより一層低
減させることができる。
は、第２工程において、金属−珪素化合物によって反射
防止膜を形成するが、これらの物質は、第３工程で実施
するフォトリソグラフィーの露光光に対する反射率が、
その下層のＡｌを含む金属配線層に比べて低い特性を有
しており、フォトリソ工程の際の反射防止膜として機能
し得る。なお、このとき、この反射防止膜の表面を窒化
させることで、この露光光に対する反射率をより一層低
減させることができる。
【００１２】また、第５工程において、この上層に形成
した層間絶縁膜に対し、フッ素系のＲＩＥによってヴィ
ア孔を穿設する場合、この下層に位置する反射防止膜の
エッチングレートが、層間絶縁膜に比べて十分に低い値
となる。
した層間絶縁膜に対し、フッ素系のＲＩＥによってヴィ
ア孔を穿設する場合、この下層に位置する反射防止膜の
エッチングレートが、層間絶縁膜に比べて十分に低い値
となる。
【００１３】さらに、第６工程において、ヴィア孔開孔
後の底部に露出する反射防止膜を、塩素系のＲＩＥによ
って除去する際には、この下層に位置するＡｌ金属配線
層のエッチングレートが、この反射防止膜に比べて十分
に低い値となる。
後の底部に露出する反射防止膜を、塩素系のＲＩＥによ
って除去する際には、この下層に位置するＡｌ金属配線
層のエッチングレートが、この反射防止膜に比べて十分
に低い値となる。
【００１４】なお、反射防止膜表面を窒化させた場合に
も、前述した第５、第６工程における作用は何ら変わる
ものではない。
も、前述した第５、第６工程における作用は何ら変わる
ものではない。
【００１５】また、多層配線構造を有する半導体装置で
は、反射防止膜を、金属−珪素化合物で形成しており、
製造過程において、上述した作用が奏される。
は、反射防止膜を、金属−珪素化合物で形成しており、
製造過程において、上述した作用が奏される。
【００１６】なお、この反射防止膜のＳｉの含有率を、
７０ｗｔ％以上（１００ｗｔ％未満）とすることで、こ
の反射防止膜を塩素系ガスのＲＩＥによって除去する際
に、その下層のＡｌ金属配線層に比べ、この反射防止膜
のエッチレートが十分に高い値となる。
７０ｗｔ％以上（１００ｗｔ％未満）とすることで、こ
の反射防止膜を塩素系ガスのＲＩＥによって除去する際
に、その下層のＡｌ金属配線層に比べ、この反射防止膜
のエッチレートが十分に高い値となる。
【００１７】また、この反射防止膜の表面が窒化されて
いることで、露光光に対する反射率がさらに低下するこ
ととなり、この窒化部分の膜厚を８０オングストローム
以上に形成することで、この反射率を十分に抑えること
ができる。
いることで、露光光に対する反射率がさらに低下するこ
ととなり、この窒化部分の膜厚を８０オングストローム
以上に形成することで、この反射率を十分に抑えること
ができる。
【００１８】
＜実施例１＞以下、本発明の実施例を図１に示すフロー
チャート、及び、図２〜図４の工程図に基づいて工程順
に説明する。
チャート、及び、図２〜図４の工程図に基づいて工程順
に説明する。
【００１９】まず、Ｓｉ基板１０上に下地絶縁膜２０を
形成し、この下地絶縁膜２０上にスパッタ法によって、
Ｃｕを０．５重量％含むＡｌ合金を５００ｎｍの膜厚に
堆積させ、Ａｌを含む金属配線層としてのＡｌ合金膜３
１を形成する（＃１０１、図２（ａ））。
形成し、この下地絶縁膜２０上にスパッタ法によって、
Ｃｕを０．５重量％含むＡｌ合金を５００ｎｍの膜厚に
堆積させ、Ａｌを含む金属配線層としてのＡｌ合金膜３
１を形成する（＃１０１、図２（ａ））。
【００２０】次に、図２（ｂ）に示すように、スパッタ
法によって、Ａｌ合金膜３１上にＷＳｉ2 を３０ｎｍの
厚さに堆積させ、ＷＳｉ2 膜３３を形成する（＃１０
２、図２（ｂ））。このＷＳｉ2 膜３３の露光光に対す
る反射率は、この下層のＡｌ合金膜３１の反射率の６０
％程度であり、反射防止膜として十分に機能し得る。な
お、反射防止膜として機能するには、この反射率が、こ
の下層の配線膜の反射率の７０％程度以下であることが
望ましい。また、反射防止膜の膜厚は、この反射防止膜
自身が、基本的に導電に寄与しないため薄く形成するこ
とが望ましいが、薄すぎると反射防止効果が低減される
ことから、少なくとも８０オングストローム程度の膜厚
に形成することが望ましい。
法によって、Ａｌ合金膜３１上にＷＳｉ2 を３０ｎｍの
厚さに堆積させ、ＷＳｉ2 膜３３を形成する（＃１０
２、図２（ｂ））。このＷＳｉ2 膜３３の露光光に対す
る反射率は、この下層のＡｌ合金膜３１の反射率の６０
％程度であり、反射防止膜として十分に機能し得る。な
お、反射防止膜として機能するには、この反射率が、こ
の下層の配線膜の反射率の７０％程度以下であることが
望ましい。また、反射防止膜の膜厚は、この反射防止膜
自身が、基本的に導電に寄与しないため薄く形成するこ
とが望ましいが、薄すぎると反射防止効果が低減される
ことから、少なくとも８０オングストローム程度の膜厚
に形成することが望ましい。
【００２１】次に、フォトリソグラフィー工程により、
ＷＳｉ2 膜３３及びその直下のＡｌ合金膜３１を所定の
配線パターンに加工し、下層金属配線３０を形成する
（＃１０３）。この配線パターンの形成は、露光装置を
用いてレジストパターンを形成した後、塩素系ガスを用
いてＲＩＥを施して実施する。この時、ＷＳｉ2 膜３３
の露光光に対する反射率は、下地金属配線３０の５８％
であるために反射光が抑制され、微細なレジストパター
ンを良好に形成することができた。
ＷＳｉ2 膜３３及びその直下のＡｌ合金膜３１を所定の
配線パターンに加工し、下層金属配線３０を形成する
（＃１０３）。この配線パターンの形成は、露光装置を
用いてレジストパターンを形成した後、塩素系ガスを用
いてＲＩＥを施して実施する。この時、ＷＳｉ2 膜３３
の露光光に対する反射率は、下地金属配線３０の５８％
であるために反射光が抑制され、微細なレジストパター
ンを良好に形成することができた。
【００２２】次に、下層金属配線３０及び下地絶縁膜２
０の表面に、層間絶縁膜４０を形成する（図２（ｃ）、
＃１０４）。この層間絶縁膜４０は、例えば、これらの
表面にプラズマＣＶＤ法によってＳｉＯ2 膜を堆積さ
せ、さらにこの上にＳＯＧ塗布膜を形成した後、エッチ
バックして形成する。
０の表面に、層間絶縁膜４０を形成する（図２（ｃ）、
＃１０４）。この層間絶縁膜４０は、例えば、これらの
表面にプラズマＣＶＤ法によってＳｉＯ2 膜を堆積さ
せ、さらにこの上にＳＯＧ塗布膜を形成した後、エッチ
バックして形成する。
【００２３】次に、層間絶縁膜４０上にフォトレジスト
膜を形成した後、フッ素系のガスを用いてＲＩＥを施
し、この層間絶縁膜４０の所定の位置に直径が０．８μ
ｍのヴィア孔５０を形成する（図２（ｄ）、＃１０
５）。この際、ヴィア孔５０底部のＷＳｉ2 膜３３は、
この下層のＡｌ合金膜３１上を十分に被覆した状態とな
っている。これは、この工程でのフッ素系ガスのＲＩＥ
における、ＷＳｉ2 膜３３のエッチングレートが層間絶
縁膜４０の３％程度であり、ヴィア孔が穿設された直後
にＷＳｉ2 膜３３が急激に除去される心配はなく、ヴィ
ア孔を底部まで十分に形成することができる。この場
合、フッ素系ガスのＲＩＥに対する、ＷＳｉ2 膜３３及
び層間絶縁膜４０のエッチングレートの関係は、ＷＳｉ
2 膜３３のエッチングレートが層間絶縁膜４０の１０％
以下であることが望ましい。これは、１０％以下である
と、層間絶縁膜４０のエッチングが効率的に実施でき、
しかも、ヴィア開孔底部に位置するＷＳｉ2 膜３３の侵
食を十分に抑えることができる。仮に、１０％を越える
と、ヴィア孔５０を穿設する際、ＷＳｉ2 膜３３がエッ
チングされて薄くなり、著しい場合には、部分的にその
下層のＡｌ合金膜３１が露出して、この部分に損傷を与
えるおそれがある。一方、このＡｌ合金膜３１の損傷を
防止するため、ヴィア開孔を控えると、底部まで十分に
開孔せず、下層金属配線との接続不良による抵抗値の上
昇や段線などの問題が生じることとなる。
膜を形成した後、フッ素系のガスを用いてＲＩＥを施
し、この層間絶縁膜４０の所定の位置に直径が０．８μ
ｍのヴィア孔５０を形成する（図２（ｄ）、＃１０
５）。この際、ヴィア孔５０底部のＷＳｉ2 膜３３は、
この下層のＡｌ合金膜３１上を十分に被覆した状態とな
っている。これは、この工程でのフッ素系ガスのＲＩＥ
における、ＷＳｉ2 膜３３のエッチングレートが層間絶
縁膜４０の３％程度であり、ヴィア孔が穿設された直後
にＷＳｉ2 膜３３が急激に除去される心配はなく、ヴィ
ア孔を底部まで十分に形成することができる。この場
合、フッ素系ガスのＲＩＥに対する、ＷＳｉ2 膜３３及
び層間絶縁膜４０のエッチングレートの関係は、ＷＳｉ
2 膜３３のエッチングレートが層間絶縁膜４０の１０％
以下であることが望ましい。これは、１０％以下である
と、層間絶縁膜４０のエッチングが効率的に実施でき、
しかも、ヴィア開孔底部に位置するＷＳｉ2 膜３３の侵
食を十分に抑えることができる。仮に、１０％を越える
と、ヴィア孔５０を穿設する際、ＷＳｉ2 膜３３がエッ
チングされて薄くなり、著しい場合には、部分的にその
下層のＡｌ合金膜３１が露出して、この部分に損傷を与
えるおそれがある。一方、このＡｌ合金膜３１の損傷を
防止するため、ヴィア開孔を控えると、底部まで十分に
開孔せず、下層金属配線との接続不良による抵抗値の上
昇や段線などの問題が生じることとなる。
【００２４】次に、塩素系ガスを用いたプラズマエッチ
ングにより、ヴィア孔５０底部に露出しているＷＳｉ2
膜３３を除去する（図３（ｅ）、＃１０６）。このエッ
チング条件において、ＷＳｉ2 膜３３のエッチングレー
トは、この下層に位置するＡｌ合金膜３１のエッチング
レートの１２０％程度である。このため、ＷＳｉ2 膜３
３が全て除去された後に、Ａｌ合金膜３１に与える損傷
を最小限に抑えることができる。この場合、ＷＳｉ2 膜
３３のエッチングレートが、この下層に位置するＡｌ合
金膜３１のエッチングレートの８０％程度以上であるこ
とが望ましい。これは、８０％より低い値であると、Ｒ
ＩＥの最終段階でＷＳｉＯ2 膜３３が全て除去された直
後に、この下層のＡｌ合金膜３１の侵食が急激に進んで
しまうことになるためである。
ングにより、ヴィア孔５０底部に露出しているＷＳｉ2
膜３３を除去する（図３（ｅ）、＃１０６）。このエッ
チング条件において、ＷＳｉ2 膜３３のエッチングレー
トは、この下層に位置するＡｌ合金膜３１のエッチング
レートの１２０％程度である。このため、ＷＳｉ2 膜３
３が全て除去された後に、Ａｌ合金膜３１に与える損傷
を最小限に抑えることができる。この場合、ＷＳｉ2 膜
３３のエッチングレートが、この下層に位置するＡｌ合
金膜３１のエッチングレートの８０％程度以上であるこ
とが望ましい。これは、８０％より低い値であると、Ｒ
ＩＥの最終段階でＷＳｉＯ2 膜３３が全て除去された直
後に、この下層のＡｌ合金膜３１の侵食が急激に進んで
しまうことになるためである。
【００２５】次に、このような処理を行ったＳｉ基板１
０を、大気中に晒さずにＣＶＤの反応容器（図示せず）
に内に移送した後、この反応容器内にＤＭＡＨ（ジメチ
ルアルミニウムハイドライド）及び水素ガスを導入し、
化学気相成長法によってヴィア孔５０内にＡｌを選択的
に堆積させ、ヴィアプラグ５１を形成する（図３
（ｆ）、＃１０７）。
０を、大気中に晒さずにＣＶＤの反応容器（図示せず）
に内に移送した後、この反応容器内にＤＭＡＨ（ジメチ
ルアルミニウムハイドライド）及び水素ガスを導入し、
化学気相成長法によってヴィア孔５０内にＡｌを選択的
に堆積させ、ヴィアプラグ５１を形成する（図３
（ｆ）、＃１０７）。
【００２６】次に、上述した下層金属配線３０を形成し
た場合と同様の方法によって、スパッタ法で、Ａｌ或い
はＡｌ合金を４００〜１０００ｎｍの膜厚に堆積させ
て、Ａｌ合金膜６１を形成する（図４（ｇ））。この
後、Ａｌ合金膜６１を所定のパターンに加工して上層金
属配線６１を形成して（図４（ｈ），＃１０８）、多層
配線構造の半導体装置を製造していく。形成された上層
金属配線６１と下層金属配線３０とは、ヴィアプラグ５
１によって電気的に接続された状態である。
た場合と同様の方法によって、スパッタ法で、Ａｌ或い
はＡｌ合金を４００〜１０００ｎｍの膜厚に堆積させ
て、Ａｌ合金膜６１を形成する（図４（ｇ））。この
後、Ａｌ合金膜６１を所定のパターンに加工して上層金
属配線６１を形成して（図４（ｈ），＃１０８）、多層
配線構造の半導体装置を製造していく。形成された上層
金属配線６１と下層金属配線３０とは、ヴィアプラグ５
１によって電気的に接続された状態である。
【００２７】この際に使用されるＡｌ合金は、上層金属
配線６１に用いられる金属と、下層金属配線３０に用い
られる金属とは、同一成分の合金であっても、異なる成
分の合金であっても良い。
配線６１に用いられる金属と、下層金属配線３０に用い
られる金属とは、同一成分の合金であっても、異なる成
分の合金であっても良い。
【００２８】なお、Ｓｉ基板１０の内部及び表面には、
拡散層、ゲート電極などの半導体装置として必要な構造
が形成されている。下層絶縁膜２０の必要な位置には、
コンタクト孔が存在し、下層親族配線３０と拡散層若し
くはゲート電極或いはその他の構造とを接続するコンタ
クト構造が形成されている。
拡散層、ゲート電極などの半導体装置として必要な構造
が形成されている。下層絶縁膜２０の必要な位置には、
コンタクト孔が存在し、下層親族配線３０と拡散層若し
くはゲート電極或いはその他の構造とを接続するコンタ
クト構造が形成されている。
【００２９】本実施例では、反射防止膜を形成する金属
−珪素化合物として、Ｗの珪素化合物を例示したが、こ
の他にも、Ｔｉ、Ｍｏ等の高融点金属を始めとする種々
の金属の珪素化合物で形成することもできる。なお、こ
れらの物質は、反射率、エッチングレート等について
は、同一条件において前述したＷＳｉ2 膜と略同等の特
性を備えるものである。
−珪素化合物として、Ｗの珪素化合物を例示したが、こ
の他にも、Ｔｉ、Ｍｏ等の高融点金属を始めとする種々
の金属の珪素化合物で形成することもできる。なお、こ
れらの物質は、反射率、エッチングレート等について
は、同一条件において前述したＷＳｉ2 膜と略同等の特
性を備えるものである。
【００３０】＜実施例２＞また、他の実施例を示す。こ
こでは、反射防止膜としてのＷＳｉ2 膜の表面に、窒化
を施す場合について説明する。
こでは、反射防止膜としてのＷＳｉ2 膜の表面に、窒化
を施す場合について説明する。
【００３１】まず、Ｓｉ基板１０上に下地絶縁膜２０を
形成し、この下地絶縁膜２０上にスパッタ法によって、
Ｃｕを０．５ｗｔ％含むＡｌ合金を堆積させ、Ａｌ合金
膜３１を形成する（図５（ａ））。
形成し、この下地絶縁膜２０上にスパッタ法によって、
Ｃｕを０．５ｗｔ％含むＡｌ合金を堆積させ、Ａｌ合金
膜３１を形成する（図５（ａ））。
【００３２】次に、スパッタ法により、Ａｌ合金膜３１
上に、ＷＳｉ2 を３０ｎｍの厚さに堆積させて、ＷＳｉ
2 膜３３を形成する（図５（ｂ））。
上に、ＷＳｉ2 を３０ｎｍの厚さに堆積させて、ＷＳｉ
2 膜３３を形成する（図５（ｂ））。
【００３３】次に、ＷＳｉ2 膜３３を形成したＳｉ基板
１０を、窒素を含む反応ガス雰囲気中に配置し、この中
でプラズマ励起させる。そして、このＷＳｉ2 膜３３の
表面をこのプラズマに晒すことにより、この表面に窒化
膜３３´を形成する（図５（ｃ））。この窒化膜３３´
の膜厚も、８０オングストローム以上に形成することが
望ましい。このように表面を窒化させることにより、露
光光に対する反射率はＡｌ合金膜３１の４０％程度とな
り、反射率を一層低減させることができる。
１０を、窒素を含む反応ガス雰囲気中に配置し、この中
でプラズマ励起させる。そして、このＷＳｉ2 膜３３の
表面をこのプラズマに晒すことにより、この表面に窒化
膜３３´を形成する（図５（ｃ））。この窒化膜３３´
の膜厚も、８０オングストローム以上に形成することが
望ましい。このように表面を窒化させることにより、露
光光に対する反射率はＡｌ合金膜３１の４０％程度とな
り、反射率を一層低減させることができる。
【００３４】なお、この後の工程は、前述した図２
（ｃ）以下の工程と同様であり、説明は省略する。
（ｃ）以下の工程と同様であり、説明は省略する。
【００３５】本実施例においては、反射防止膜を形成す
る金属−珪素化合物として、Ｗの珪素化合物を例示した
が、この他にも、Ｔｉ、Ｍｏ等の高融点金属を始めとす
る種々の金属の珪素化合物で形成することもできる。
る金属−珪素化合物として、Ｗの珪素化合物を例示した
が、この他にも、Ｔｉ、Ｍｏ等の高融点金属を始めとす
る種々の金属の珪素化合物で形成することもできる。
【００３６】
【発明の効果】以上説明したように、本発明にかかる多
層配線構造を有する半導体装置の製造方法によれば、第
２工程において形成する反射防止膜を、金属−珪素化合
物によって形成することとしたので、これらの物質は、
フォトリソグラフィーの露光光に対する反射率が、その
下層のＡｌを含む金属配線層に比べて低い特性を有して
おり、フォトリソ工程の際の反射防止膜として適用する
ことができる。なお、この際、この反射防止膜の表面を
窒化させることで、この露光光に対する反射率をより一
層低減させることができる。
層配線構造を有する半導体装置の製造方法によれば、第
２工程において形成する反射防止膜を、金属−珪素化合
物によって形成することとしたので、これらの物質は、
フォトリソグラフィーの露光光に対する反射率が、その
下層のＡｌを含む金属配線層に比べて低い特性を有して
おり、フォトリソ工程の際の反射防止膜として適用する
ことができる。なお、この際、この反射防止膜の表面を
窒化させることで、この露光光に対する反射率をより一
層低減させることができる。
【００３７】また、この後の第５工程において、この上
層に形成した層間絶縁膜に対してフッ素系ガスのＲＩＥ
によりヴィア孔を穿設する場合、この下層に位置する反
射防止膜のエッチングレートが、層間絶縁膜に比べて十
分に低いため、効率的に層間絶縁膜にエッチングを施す
ことができ、しかも、反射防止膜の侵食を最小限におさ
えることができる。
層に形成した層間絶縁膜に対してフッ素系ガスのＲＩＥ
によりヴィア孔を穿設する場合、この下層に位置する反
射防止膜のエッチングレートが、層間絶縁膜に比べて十
分に低いため、効率的に層間絶縁膜にエッチングを施す
ことができ、しかも、反射防止膜の侵食を最小限におさ
えることができる。
【００３８】さらに、第６工程において、ヴィア孔開孔
後の底部に露出する反射防止膜を、塩素系ガスのＲＩＥ
によって除去する場合に、この下層の金属配線層に対す
る反射防止膜のエッチングレートが低い値となる。この
ため、ＲＩＥの最終段階で反射防止膜が全て除去された
直後に、この下層の金属配線層が急激に侵食されるおそ
れはない。
後の底部に露出する反射防止膜を、塩素系ガスのＲＩＥ
によって除去する場合に、この下層の金属配線層に対す
る反射防止膜のエッチングレートが低い値となる。この
ため、ＲＩＥの最終段階で反射防止膜が全て除去された
直後に、この下層の金属配線層が急激に侵食されるおそ
れはない。
【００３９】また、本発明にかかる多層配線構造を有す
る半導体装置では、反射防止膜を金属−珪素化合物で形
成したものであり、製造過程において、上述した効果を
奏する半導体装置を提供できる。
る半導体装置では、反射防止膜を金属−珪素化合物で形
成したものであり、製造過程において、上述した効果を
奏する半導体装置を提供できる。
【図１】本実施例にかかる半導体装置の製造工程を示す
フローチャートである。
フローチャートである。
【図２】（ａ）〜（ｃ）は製造工程順に示す半導体装置
の断面図である。
の断面図である。
【図３】（ｄ）〜（ｆ）は製造工程順に示す半導体装置
の断面図である。
の断面図である。
【図４】（ｇ）〜（ｈ）は製造工程順に示す半導体装置
の断面図である。
の断面図である。
【図５】（ａ）〜（ｃ）は、反射防止膜の他の形成方法
を工程順に示す半導体装置の断面図である。
を工程順に示す半導体装置の断面図である。
１０…Ｓｉ基板、２０…下地絶縁膜、３１…Ａｌ合金膜
（金属配線層）、３３…ＷＳｉ2 膜（反射防止膜）、３
３´…窒化膜。
（金属配線層）、３３…ＷＳｉ2 膜（反射防止膜）、３
３´…窒化膜。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3213 Ｈ０１Ｌ 21/88 Ｄ (72)発明者 近藤 英一 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 山本 浩 東京都千代田区内幸町二丁目２番３号 川 崎製鉄株式会社東京本社内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社技術研究本部内
Claims (6)
- 【請求項１】多層配線構造を有する半導体装置の製造方
法において、 半導体基板上に、Ａｌを含む金属配線層を形成する第１
工程と、 前記金属配線層に比べ、フォトリソグラフィーの露光光
に対する反射率が低い値を有する金属−珪素化合物より
なる反射防止膜を、この金属配線層上に堆積させる第２
工程と、 フォトリソグラフィーによって、前記反射防止膜及びそ
の下層の金属配線層にパターンニングを施し、下層金属
配線を形成する第３工程と、 前記下層金属配線を含む前記半導体基板の表面に、層間
絶縁膜を形成する第４工程と、 フッ素系のガスを用いた反応性イオンエッチングによ
り、前記層間絶縁膜に対してヴィア孔を穿設し、このヴ
ィア孔の底部に前記反射防止膜を露出させる第５工程
と、 塩素系ガスを用いた反応性イオンエッチングにより、前
記ヴィア孔底部の反射防止膜を除去し、このヴィア孔底
部に前記金属配線層の表面を露出させる第６工程と、
化学気相成長法によって、このヴィア孔内にプラグ金属
を選択的に堆積させる第７工程と、 を有することを特徴とする多層配線構造を有する半導体
装置の製造方法。 - 【請求項２】前記第２工程では、前記金属配線層上に前
記反射防止膜を形成した後、この反射防止膜の表面を窒
化させる工程をさらに実施することを特徴とする請求項
１記載の多層配線構造を有する半導体装置の製造方法。 - 【請求項３】前記第２工程で施す窒化は、Ｎを含む反応
ガス雰囲気中でプラズマを励起させ、このプラズマを前
記反射防止膜の表面に照射することを特徴とする請求項
２記載の多層配線構造を有する半導体装置の製造方法。 - 【請求項４】半導体基板上に形成されたＡｌを含む金属
配線層と、 前記金属配線層上に形成され、フォトリソグラフィーの
露光光に対する反射率が、この金属配線層に比べて低い
値を有する反射防止膜とを有しており、 前記反射防止膜は、金属−珪素化合物によって形成され
たものであることを特徴とする多層配線構造を有する半
導体装置。 - 【請求項５】前記反射防止膜は、その膜中のＳｉの含有
率が７０ｗｔ％以上であることを特徴とする請求項４記
載の多層配線構造を有する半導体装置。 - 【請求項６】前記反射防止膜の上層部に、膜厚８０オン
グストローム以上の窒化膜を形成してなる請求項５記載
の多層配線構造を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6283394A JPH07273111A (ja) | 1994-03-31 | 1994-03-31 | 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6283394A JPH07273111A (ja) | 1994-03-31 | 1994-03-31 | 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273111A true JPH07273111A (ja) | 1995-10-20 |
Family
ID=13211721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6283394A Pending JPH07273111A (ja) | 1994-03-31 | 1994-03-31 | 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273111A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464384B1 (ko) * | 1997-05-31 | 2005-02-28 | 삼성전자주식회사 | 반도체장치의비아홀형성방법 |
| JP2006339633A (ja) * | 2005-06-01 | 2006-12-14 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| KR20180112063A (ko) * | 2016-02-29 | 2018-10-11 | 도쿄엘렉트론가부시키가이샤 | 선택적 SiARC 제거 |
-
1994
- 1994-03-31 JP JP6283394A patent/JPH07273111A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464384B1 (ko) * | 1997-05-31 | 2005-02-28 | 삼성전자주식회사 | 반도체장치의비아홀형성방법 |
| JP2006339633A (ja) * | 2005-06-01 | 2006-12-14 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| KR20180112063A (ko) * | 2016-02-29 | 2018-10-11 | 도쿄엘렉트론가부시키가이샤 | 선택적 SiARC 제거 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731246A (en) | Protection of aluminum metallization against chemical attack during photoresist development | |
| US5486492A (en) | Method of forming multilayered wiring structure in semiconductor device | |
| KR0134122B1 (ko) | 반도체 디바이스 | |
| US5572072A (en) | Semiconductor device having a multi-layer metallization structure | |
| US5360995A (en) | Buffered capped interconnect for a semiconductor device | |
| EP0571691B1 (en) | Metallization over tungsten plugs | |
| KR0179822B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JP2755035B2 (ja) | 多層配線形成法 | |
| US8703605B2 (en) | High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability | |
| CN1027610C (zh) | 难熔金属覆盖的低阻值金属导线和通路 | |
| US6261950B1 (en) | Self-aligned metal caps for interlevel metal connections | |
| US5961791A (en) | Process for fabricating a semiconductor device | |
| US5369053A (en) | Method for patterning aluminum metallizations | |
| JPH08512435A (ja) | 高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマイクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体 | |
| US6174798B1 (en) | Process for forming metal interconnect stack for integrated circuit structure | |
| US6274932B1 (en) | Semiconductor device having metal interconnection comprising metal silicide and four conductive layers | |
| KR100363013B1 (ko) | 반도체 장치의 금속 패턴 형성 방법 | |
| JPH07201986A (ja) | 半導体装置の製造方法 | |
| JPH07273111A (ja) | 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置 | |
| JPH07273112A (ja) | 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置 | |
| EP0834920A1 (en) | Improvements in or relating to semiconductor device metallization and interconnects | |
| US20090029546A1 (en) | Method for forming metal lines of semiconductor device | |
| US6306757B1 (en) | Method for forming a multilevel interconnect | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JPH11288936A (ja) | 半導体装置の製造方法 |