JPH0652927B2 - 記憶装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、データを記憶する記憶装置に関する。

〔従来技術〕

従来、この種の装置はメモリの異常を検出するとメモリ
内容をイニシヤライズする様に構成されていたが、異常
時には自動的にイニシヤライズされてしまうので、ユー
ザにはメモリ内容がいつイニシヤライズされたのか或は
どのような値にイニシヤライズされたのかわからないと
いう欠点があった。

〔目 的〕

本発明の目的は上述従来例の欠点を除去するとともに、
メモリのイニシヤライズされた内容を知ることのできる
記憶装置を提供することにある。

〔実施例〕

以下、本発明の一実施例を図面を参照して詳細に説明す
る。

第１図は本実施例のフアクシミリ装置の構成を示したブ
ロツク図である。

第１図の１はフアクシミリ装置の接続されている通信回
路である。２は網制御装置（ＮＣＵ）である。３はデー
タの変調，復調を行う周知のモデムである。４は画像デ
ータの符号化，復合化及びフアクシミリ装置全体の制御
を行うＣＰＵである。５はフアクシミリ装置の各部に電
源を供給する主電源である。６は主電源をオン／オフす
る電源スイツチである。７はデータを格納する為のメモ
リである。８はメモリ７への電源として主電源５とバツ
テリ９とを切り換えるバツテリバツクアツプ回路であ
り、バツテリバツクアツプ回路８は主電源５がオフの時
にバツテリ９側に切り換えてメモリ７に電源を供給す
る。１０はデータを記録する為の記録部であり、通常フ
アクシミリ装置に用いられている周知のプリンタであ
る。１１はフアクシミリ装置の操作入力を行う操作表示
部であり、キー入力スイツチ及び液晶等の表示器より構
成されている。

上記構成において、主電源スイツチ６をオンにすると主
電源５がオンとなり、メモリ７への電源がバツテリバツ
クアツプ回路８によりバツテリ９より主電源５へ切り換
わる。主電源５がオンになるとＣＰＵ４が動作を開始
し、第３図に示すフローチヤートに従い、メモリバツク
アツプされたデータのチエツクバイトを計算する。な
お、このデータのチエツクバイトはデータが新しく格納
される毎に計算される。前回計算してメモリ中に格納さ
れていた値と新しく計算されたチエツクバイトの値を比
較し、一致すればバツクアツプメモリ中の値は正しいと
判定される。もし一致しない場合はバツクアツプメモリ
の内容は予め決めらた値にリセツトされ、新しくチエツ
クバイトの値が計算され、バツクアツプメモリ中に格納
される。このリセツトされた値は第４図に示される様な
フオーマツトで印字される。

第２図はメモリ７のデータの記憶エリアを示した図であ
る。２９は通信管理データを記憶するエリアである。２
ｂは操作表示部１１に設けられているワンタツチダイヤ
ルに対応した通信相手先の電話番号の格納エリアであ
る。２ｃは自機略称及び電話番号データの格納エリアで
ある。２ｄは発信元記録送出の有無、通信結果レポート
出力の有無、ロール紙カツトのモード、オフフツクアラ
ームの有無を選択するためのユーザソフトスイツチの格
納エリアである。２ｅは通信管理データチエツクバイ
ト、２ｆはワンタツチダイヤルメモリチエツクバイト、
２ｇは自機略称チエツクバイト、２ｈは自機電話番号チ
エツクバイトの格納エリアである。

以下第３図のフローチヤート図に基づいて詳細に説明す
る。

ステツプＳ１においてまず通信管理データのチエツクバ
イトを計算し、ステツプＳ２においてメモリ７のエリア
２ｅのチエツクバイト値と一致しているかどうかを判別
し、チエツクバイト値が一致していればステツプＳ５に
進み、チエツクバイト値が一致していなければステツプ
Ｓ３に進む。

ステツプＳ３において通信管理データをイニシヤライズ
しメモリ７のエリア２ｅの通信管理データチエツクバイ
ト値を書き変えステツプＳ４に進む。

ステツプＳ４において第４図（ａ）に示す様なデータを
記録部１０に出力して印字出力させる。

以下同様にステツプＳ５〜ステツプＳ８においてワンタ
ツチダイヤル、ステツプＳ９〜ステツプＳ１２において
自機略称及び電話番号、ステツプＳ１３〜ステツプＳ１
６においてユーザソフトスイツチのデータの異常判別及
び異常の場合のそれぞれのデータのイニシヤライズと印
字出力を第４図（ｂ），（ｃ），（ｄ）の様に行う。

第４図（ｄ）のユーザソフトスイツチの印字例の“００
０１０００１”は第５図に示すユーザソフトスイツチの
コード表に基づいている。この場合ユーザソフトスイツ
チは“００００００００”にイニシヤライズしてもよい
し、又第４図（ｄ）の様に“０００１０００１”でもよ
く、予め設定されている値にイニシヤライズされる。

第４図（ａ）〜（ｄ）に示されているメモリデータのイ
ニシヤライズ及び記録部１０による印字はＣＰＵ４のリ
ードオンリメモリ（ＲＯＭ）に格納されているデータに
基づいて行われる。

又、本実施例は記録部１０によって印字しているが、印
字するかわりに操作表示部１１の表示器に表示する様に
構成することもできる。

以上の様に本実施例によってメモリのどのデータがいつ
イニシヤライズされたかをユーザが知ることができる。

又、本実施例では主電源オン時にＣＰＵ４が第３図のフ
ローチヤートの動作を行うが、定期的に行う様にしても
よい。

又、本実施例ではフアクシミリ装置について説明した
が、フアクシミリ装置以外にもデータを記録或は表示す
る出力手段を有した記憶装置にはすべて実施することが
できるのは無論である。

〔効 果〕

以上説明した様に、本発明によってオペレータはメモリ
の異常を知ることができるとともに、どのデータが異常
であり再入力する必要があるかを知ることができる。

【図面の簡単な説明】

第１図は本実施例の全体構成を示したブロツク図であ
る。 第２図はメモリ７の各エリアを示した図である。 第３図はＣＰＵ４の動作を示したフローチヤート図であ
る。 第４図は印字例を示した図である。 第５図はユーザスイツチのコードを示した図である。 １は通信回線、２はＮＣＵ、３はモデム、４はＣＰＵ、
５は主電源、６は主電源スイツチ、７はメモリ、８はバ
ツクアツプ回路、９はバツテリ、１０は記録部、１１は
操作表示部である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】データを格納する為のメモリと、 上記メモリのデータの異常を検出する検出手段と、 上記検出手段がデータ異常を検出するとメモリを所定値
   にクリアする手段と、 上記クリア手段によってメモリクリアされた内容を出力
   する出力手段とを有する記憶装置。