JPH0652968B2 - Drive circuit controller - Google Patents
Drive circuit controllerInfo
- Publication number
- JPH0652968B2 JPH0652968B2 JP25399785A JP25399785A JPH0652968B2 JP H0652968 B2 JPH0652968 B2 JP H0652968B2 JP 25399785 A JP25399785 A JP 25399785A JP 25399785 A JP25399785 A JP 25399785A JP H0652968 B2 JPH0652968 B2 JP H0652968B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- drive circuit
- circuit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
- H02P8/16—Reducing energy dissipated or supplied
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Generators And Motors (AREA)
- Control Of Stepping Motors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メカ機構を持つ端末機等に使用するマグネッ
ト、ステッパーモータ、ヘッドピン等のパワー系の駆動
回路制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit control device for a power system, such as a magnet, a stepper motor, and a head pin, which is used in a terminal device having a mechanical mechanism.
従来の技術 一般にマグネット、ステッパーモータ、ヘッドピン等の
パワー系の駆動回路制御装置は、駆動回路の入力電源+V
1とパワー駆動用の出力電源+V2を駆動回路に供給するよ
うに構成されており、これらの電源電圧+V1,+V2を発生
させる電源装置においては、電源の投入、切断時に、パ
ワー駆動用出力電源+V2を遅投早断のシーケンス制御を
持たせて、電源の投入切断におけるマグネット、ステッ
パーモータ、ヘッドピン等の誤動作及び異常音の発生を
防止するようにしている。2. Description of the Related Art Generally, a drive circuit control device for a power system such as a magnet, a stepper motor, and a head pin has an input power source of the drive circuit + V.
1 and the output power supply + V 2 for power drive are configured to be supplied to the drive circuit. In the power supply device that generates these power supply voltages + V 1 and + V 2 , when power is turned on and off, The power drive output power supply + V 2 is provided with a sequence control of delayed throw and early cut to prevent malfunction of the magnet, stepper motor, head pin, etc. and the generation of abnormal sound when the power is turned on and off.
第4図は、従来の駆動回路の制御装置を示している。第
4図において、1は駆動信号を発生する制御部であり、
3は、駆動回路を示している。駆動回路3は負荷7を駆
動するトランジスタ5と、トランジスタ5をオフした時
の逆起電圧を吸収するクランプダイオード6と、トラン
ジスタ5のベース電流を決定する入力抵抗4から構成さ
れており、負荷7に対してそれぞれ1回路を有し、通常
は、20ケ以上から成る。そして、2はオープンコレクタ
型のインバータであり、駆動回路3をオン又はオフ制御
するものである。8は高電圧出力の遅投早断のシーケン
スを有する電源装置であり、AC電源の1次側と2次側を
分離するトランス10と、制御部1に供給する入力電源+V
1を得るための低電圧レギュレータ11と、負荷を駆動す
るためのパワー駆動用出力電圧+V2を得るための高電圧
レギュレータ12と、低電圧遅断回路13と、高電圧遅投早
断回路14とトランス10の2次側の電圧を監視し、完全に
立上ったことを知らせるコントロール回路15から構成さ
れている。FIG. 4 shows a conventional controller for a drive circuit. In FIG. 4, reference numeral 1 is a control unit for generating a drive signal,
Reference numeral 3 indicates a drive circuit. The drive circuit 3 includes a transistor 5 that drives the load 7, a clamp diode 6 that absorbs a counter electromotive voltage when the transistor 5 is turned off, and an input resistor 4 that determines the base current of the transistor 5. Each has one circuit, and usually consists of 20 or more. Reference numeral 2 is an open collector type inverter, which controls the drive circuit 3 to be turned on or off. Reference numeral 8 denotes a power supply device having a sequence of high-voltage output delayed throw-off and early cut-off.
1 for obtaining a low voltage regulator 11, a high voltage regulator 12 for obtaining a power driving output voltage + V 2 for driving a load, a low voltage delay circuit 13, and a high voltage delay quick disconnect circuit 14 and a control circuit 15 for monitoring the voltage on the secondary side of the transformer 10 and notifying that it has completely started up.
次に従来例の動作について説明する。第4図において、
ACスイッチ9がオンされると、先ず電源装置8を構成す
る低電圧レギュレータ11より、+V1の電源が出力する。
この電圧+V1が90%以上立上るとこれが高電圧遅投早断回
路14によって検知され、予め定められた一定時間後に高
圧レギュレータ12の出力+V2を立上げる。そしてコント
ロール回路15では、これらの電圧+V1,+V2を監視し、完
全に立上っていることを確認してから、一定時間T3後
に、電圧有効信号PCLを立上げる。Next, the operation of the conventional example will be described. In FIG.
When the AC switch 9 is turned on, first, the low-voltage regulator 11 that constitutes the power supply device 8 outputs the + V 1 power supply.
When this voltage + V 1 rises by 90% or more, this is detected by the high-voltage delayed throw / early disconnection circuit 14, and the output + V 2 of the high-voltage regulator 12 rises after a predetermined time. Then, the control circuit 15 monitors these voltages + V 1 and + V 2 , confirms that they have completely risen, and then raises the voltage valid signal PCL after a fixed time T 3 .
電源装置からの電圧有効信号PCLによって、内部にマイ
クロコンピュータを持った制御部1が起動し、制御部1
の内部の駆動信号出力が初期化される。初期化された駆
動信号出力はオープンコレクタ型のインバータ2を介し
て、各駆動回路3に入力され、駆動回路3の出力側に接
続されている負荷7を無通電状態にする。The control unit 1 having a microcomputer inside is activated by the voltage valid signal PCL from the power supply unit, and the control unit 1
The drive signal output inside is initialized. The initialized drive signal output is input to each drive circuit 3 via the open collector type inverter 2, and the load 7 connected to the output side of the drive circuit 3 is de-energized.
そしてこれによって制御部1の電源電圧+V1が立上るま
ではパワー駆動用の出力電圧+V2をオフ状態にし、上記
電圧+V1が立上った後でも、駆動信号出力を、電圧有効
信号PCLによって初期化し、パワー駆動用の出力電圧+V2
が立上っても負荷7が通電されないように、押えこんで
いる。And thereby to the supply voltage + V 1 of the control unit 1 rises in the output voltage + V 2 for power driven to the OFF state, even after the voltage + V 1 is up standing, a drive signal output, voltage Initialized by valid signal PCL, output voltage + V 2 for power drive
The load 7 is pressed down so that it will not be energized even if it rises.
以上のようにして、電源投入後のシーケンスを持って、
駆動回路の誤動作及び異常音a発生を防止している。As described above, have a sequence after power on,
This prevents malfunction of the drive circuit and generation of abnormal sound a.
次に、電源断時においても、まず、ACスイッチをオフに
すると、電源装置8が、第5図に示すように、オフ状態
つまり、停電を検知し、コントロール回路15からの電圧
有効信号PCLをオフにし、制御部1へそれを出力する。
その後、数ms以上経過すると、高電圧遅投早断回路14に
よってパワー駆動用の電圧+V2を急激に放電させ、強制
的にその電圧を下げる。Next, even when the power is turned off, first, the AC switch is turned off, and the power supply device 8 detects an off state, that is, a power failure as shown in FIG. 5, and outputs the voltage valid signal PCL from the control circuit 15. Turn it off and output it to controller 1.
Then, when a few ms or more elapses, the high voltage delayed throw-off circuit 14 rapidly discharges the power drive voltage + V 2 to forcibly reduce the voltage.
一方、低電圧遅断回路13は、パワー駆動用電圧+V2を検
知しながら、10%以下に達したら数ms時間遅らせて制御
部系への低電圧+V1を低下させる。On the other hand, the low voltage delay circuit 13 detects the power driving voltage + V 2 and delays the low voltage + V 1 to the control system by delaying for several ms when it reaches 10% or less.
これにより、コントロール回路15からの電圧有効信号PC
Lによって制御部1が、停電処理を行ない、駆動信号出
力を初期状態と同じにし、パワー駆動用高電圧+V2を断
にする。そして最後に、制御部1に印加する電圧+V1の
立下り過程の制御不能電圧帯にのるが、そのときには、
負荷7には電圧が印加されないため、同様に駆動回路3
の誤動作及び負荷動作による異常音の発生が防止され
る。This enables the voltage valid signal PC from the control circuit 15.
The control unit 1 performs the power failure process by L, sets the drive signal output to the same as in the initial state, and disconnects the power drive high voltage + V 2 . Finally, the uncontrollable voltage band in the falling process of the voltage + V 1 applied to the control unit 1 is reached. At that time,
Since no voltage is applied to the load 7, the drive circuit 3
It is possible to prevent abnormal noise from being generated due to the malfunction and the load operation.
発明が解決しようとする問題点 しかしながら、上記従来の駆動回路の制御装置では、電
源装置に、高電圧遅投早断回路と低電圧遅断回路を設
う、パワー系の高電圧の遅投早断のシーケンス制御をす
るようにしており、したがって、電源装置が大型化し、
重量の重いものとなり、しかも、電源装置の遮断時の放
電ノイズ等も大きく、メカ機構を有する端末機全体とし
て見た場合、経済性に著しく欠けるという問題点があっ
た。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the above-described conventional drive circuit control device, the power supply device is provided with a high-voltage delayed throw-off circuit and a low-voltage delayed circuit. It is designed to control the disconnection sequence. Therefore, the power supply becomes large,
In addition, the weight is heavy, and the discharge noise at the time of shutting off the power supply device is large, so that there is a problem that economical efficiency is remarkably lacked when viewed as a whole terminal having a mechanical mechanism.
本発明は、このような従来の問題を解決するものであ
り、電源装置で、パワー系高電圧の遅投早断のシーケン
ス制御を行なわず、駆動回路の入力電源電圧+V1を制御
する低電圧小電流の制御回路と、駆動信号の初期化がプ
ログラム制御で完了したことを示す駆動系許可信号を持
った駆動回路の制御回路を提供することを目的とするも
のである。The present invention solves such a conventional problem, and does not perform the sequence control of the delayed throw-in / turn-off of the power system high voltage in the power supply device, but controls the input power supply voltage + V 1 of the drive circuit. It is an object of the present invention to provide a control circuit for a voltage / current and a control circuit for a drive circuit having a drive system enable signal indicating that initialization of a drive signal has been completed by program control.
問題点を解決するための手段 本発明は、上記目的を達成するために、駆動回路の入力
電源電圧+V1を制御する低電圧小電流の制御回路を設
け、さらに、駆動信号の初期化がプログラム制御で完了
したことを示す駆動系許可信号を持って、上記、制御回
路をオン、オフ制御し、駆動回路の入力電源電圧を制御
するように構成したものである。Means for Solving the Problems In order to achieve the above object, the present invention provides a control circuit of low voltage and small current for controlling the input power supply voltage + V 1 of the drive circuit, and further, initialization of the drive signal is performed. With the drive system permission signal indicating that the program control is completed, the control circuit is turned on and off, and the input power supply voltage of the drive circuit is controlled.
作用 したがって、本発明によれば、電源を投入後、駆動回路
を制御するための低電圧が立上がって、プログラムを実
行するCPUが起動するまでの間、駆動信号を全てパワー
オンリセット状態にしておき、CPUが順番に、駆動信号
を初期化状態に完了させた後の駆動系許可信号を有効に
することで、低電圧小電流制御回路から駆動回路入力電
圧+V1′を供給することができ、電源投入後のマグネッ
ト等の誤動作及び異常を発生させない効果を有する。
又、同様に、電源切断時においても、電源装置内で検出
する停電検出信号PCLのオフ状態をCPUが受けて、制御電
圧+V1と駆動電圧+V2が立下る前に、駆動系許可信号を無
効状態し、低電圧小電流制御回路から駆動回路入力電圧
+V1′を停止させることで、駆動信号の論理にかかわら
ず、駆動回路を無効にして、同様に誤動作及び異常を発
生させない効果を有する。Therefore, according to the present invention, after the power is turned on, all the drive signals are set to the power-on reset state until the low voltage for controlling the drive circuit rises and the CPU that executes the program is activated. Then, the CPU sequentially supplies the drive circuit input voltage + V 1 ′ from the low voltage small current control circuit by enabling the drive system enable signal after completing the drive signal to the initialization state. This has the effect of preventing malfunction and abnormality of the magnet or the like after power is turned on.
Similarly, even when the power is cut off, the drive system permission is enabled before the control voltage + V 1 and drive voltage + V 2 fall when the CPU receives the OFF state of the power failure detection signal PCL detected in the power supply device. The signal is disabled and the low voltage small current control circuit drives the drive circuit input voltage.
Stopping + V 1 ′ has the effect of invalidating the drive circuit regardless of the logic of the drive signal and similarly preventing malfunction and abnormality.
実施例 第1図は、本発明の一実施例の構成を示すものである。
第1図において、21は駆動信号を発生するためのプログ
ラム手順も実行するCPUを有する制御部であり、23は駆
動回路の一例を示している。そして、この駆動回路23は
負荷27を駆動するトランジスタ25とトランジスタ25をオ
フした時の逆起電圧を吸収するクランプダイオード26
と、トランジスタ25のベース電流を決定する入力抵抗24
から構成されており、負荷7に対して、それぞれ1回路
づつ有し、通常は20回路〜100回路有する。22は制御部2
1に設けられたオープンコレクタ型のインバータであ
り、CPUのプログラム制御によって、駆動回路23をオ
ン、オフ制御するものである。26は低電圧小電流制御回
路であり、駆動回路23の入力電圧端子に接続されてい
る。29は、AC電源を投入、切断するスイッチであり、30
は、高電圧出力の遅投早断のシーケンスを有しない普通
の電源装置である。すなわち、この電源装置29はAC電源
の1次側と2次側を分離するトランス33と、制御部系電
圧を供給する低電圧レギュレータ31と負荷を駆動する電
圧を供給する高電圧レギュレータ32と停電を検出するコ
ントロール回路34から構成されている。Embodiment FIG. 1 shows the structure of an embodiment of the present invention.
In FIG. 1, reference numeral 21 is a control unit having a CPU that also executes a program procedure for generating a drive signal, and 23 is an example of a drive circuit. The drive circuit 23 includes a transistor 25 that drives the load 27 and a clamp diode 26 that absorbs a counter electromotive voltage when the transistor 25 is turned off.
And an input resistor 24 that determines the base current of transistor 25
The load 7 has one circuit each, and normally has 20 to 100 circuits. 22 is the control unit 2
The open collector type inverter provided in 1 controls ON / OFF of the drive circuit 23 by the program control of the CPU. Reference numeral 26 is a low-voltage small-current control circuit, which is connected to the input voltage terminal of the drive circuit 23. 29 is a switch for turning on / off the AC power, and 30
Is an ordinary power supply device that does not have a sequence of delayed throw-off of high voltage output. That is, the power supply device 29 includes a transformer 33 for separating the primary side and the secondary side of the AC power source, a low voltage regulator 31 for supplying a control system voltage, a high voltage regulator 32 for supplying a voltage for driving a load, and a power failure. And a control circuit 34 for detecting
次に、上記実施例の動作について説明する。Next, the operation of the above embodiment will be described.
第1図において、AC電源スイッチ29がオンされると、電
源装置30にAC電源が印加され、電源装置30は、トランス
33を介して、低電圧レギュレータ31では、制御電圧+V1
の電圧を発生させ、高電圧レギュレータ32では、負荷を
駆動する駆動系電圧+V2の電圧を発生させる。この電源
投入状態では、第2図に示すように、+V1と+V2の立上り
時間の順番の規定はなく、シーケンス無しの状態であ
る。In FIG. 1, when the AC power switch 29 is turned on, AC power is applied to the power supply device 30, and the power supply device 30 is
In the low voltage regulator 31 via 33, the control voltage + V 1
And the high voltage regulator 32 generates a drive system voltage + V 2 for driving the load. In this power-on state, as shown in FIG. 2, there is no regulation of the order of the rise time of + V 1 and + V 2 , and there is no sequence.
次に、制御21には、電源装置30からの制御用低電圧+V1
が供給されるが、この電圧+V1の印加と同時に、制御部2
1の出力信号パワーオンイニシャル(リセット)モード
に設定される。制御部21がパワーオンイニシャルされる
と、低電圧小電流制御回路28及び各駆動回路23が全てオ
フ状態となり、駆動回路入力電圧+V1′が印加されず、
駆動回路23が非通電の状態を維持する。Next, the control 21 includes the control low voltage + V 1 from the power supply device 30.
However, at the same time when this voltage + V 1 is applied, the control unit 2
Output signal 1 is set to power-on initial (reset) mode. When the control unit 21 is powered on initially, the low-voltage small-current control circuit 28 and each drive circuit 23 are all turned off, and the drive circuit input voltage + V 1 ′ is not applied,
The drive circuit 23 maintains the non-energized state.
次に、電源装置30は、停電を検出するコントロール回路
33において、電源投入後、2次側の出力電圧+V1及び+V2
が完全に立上ったことを検知して、第2図に示すように
数msの時間をおいて、CPU起動許可信号PCLを立上げ、こ
れを制御部21に供給する。制御部21は、CPU起動許可信
号PCLを受けて、CPUを起動させ、内蔵されているプログ
ラム手順に従って実行し、インバータ22からの駆動出力
信号を、初期状態にする。そして、駆動出力信号の初期
化が完了し、駆動系の有効可能が確認されると、低電圧
小電流制御回路28に駆動系有効信号aを出力する。これ
によって低電圧小電流制御回路28が、制御系電圧+V1を
受けて、ほぼ、同レベルの駆動回路入力電圧+V1′をオ
ンさせる。ここで駆動回路入力電圧+V1′は次のように
決定される。Next, the power supply device 30 is a control circuit for detecting a power failure.
At 33, after the power is turned on, the output voltage of the secondary side + V 1 and + V 2
Is detected to rise completely, and as shown in FIG. 2, the CPU start permission signal PCL is raised after a few ms, and this is supplied to the control unit 21. The control unit 21 receives the CPU activation permission signal PCL, activates the CPU, executes the program according to a built-in program procedure, and sets the drive output signal from the inverter 22 to the initial state. Then, when the initialization of the drive output signal is completed and it is confirmed that the drive system is valid, the drive system valid signal a is output to the low voltage small current control circuit 28. As a result, the low-voltage small-current control circuit 28 receives the control system voltage + V 1 and turns on the drive circuit input voltage + V 1 ′ at almost the same level. Here, the drive circuit input voltage + V 1 ′ is determined as follows.
+V1′=+V1−VCE (V) VCEは、トランジスタのオン時の飽和電圧であり、0.2〜
0.6V。+ V 1 ′ = + V 1 −V CE (V) V CE is the saturation voltage when the transistor is on, 0.2 to
0.6V.
以上のようにして、電源の投入時に、駆動系の負荷に対
して、駆動回路入力電圧+V1′の有効、無効の制御を行
ない、負荷の誤動作及び、異常動作音を防止する。尚、
以降は、プログラム制御によつて、CPUが通常の動作を
実行する。As described above, when the power is turned on, the drive circuit input voltage + V 1 ′ is controlled to be valid or invalid with respect to the load of the drive system to prevent load malfunction and abnormal operation noise. still,
After that, the CPU executes normal operation under program control.
次に、AC電源を断した場合について説明する。AC電源ス
イッチ29をオフすると、AC電源の入力が停止され、低電
圧レギュレータ31及び高電圧レギュレータ32では、出力
電圧が徐々に低下していく。この場合、電源装置30にお
いては、出力電圧+V1及+V2に対して、特に、強制的な制
御を行なわず、低電圧レギュレータ31及び高電圧レギュ
レータ32の保持能力と負荷定数のみで、自然に放電低下
していく。その中で、停電検出コントロール回路34で
は、AC電源の電圧低下が検知され、停電が検出される
と、直ちに、停電検出状態を知らせる為にPCL信号をオ
フにする。このPCL信号(b)を受けて、制御部21のCPU
は、停電処理を行なう。その中の1つとして、駆動系許
可信号(a)をオフにすると、低電圧小電流回路28が、駆
動回路入力電圧+V1′をオフにする。この動作は、出力
電圧+V1及び+V2が低下し始めるまでに完了するように、
電源装置30の内部において、オフ時の最小限の保持特性
を持たせてある。Next, a case where the AC power is turned off will be described. When the AC power switch 29 is turned off, the input of AC power is stopped, and the output voltage of the low-voltage regulator 31 and the high-voltage regulator 32 gradually decreases. In this case, in the power supply device 30, the output voltages + V 1 and + V 2 are not particularly forcibly controlled, and only the holding capacity and the load constant of the low-voltage regulator 31 and the high-voltage regulator 32 are used. Discharge decreases naturally. Among them, in the power failure detection control circuit 34, when the voltage drop of the AC power supply is detected and the power failure is detected, the PCL signal is turned off immediately to notify the power failure detection state. In response to this PCL signal (b), the CPU of the control unit 21
Performs power outage processing. As one of them, when the drive system permission signal (a) is turned off, the low voltage small current circuit 28 turns off the drive circuit input voltage + V 1 ′. This operation should be completed by the time the output voltages + V 1 and + V 2 begin to drop.
Inside the power supply device 30, a minimum holding characteristic when turned off is provided.
以上のようにAC電源を断にした場合においても、出力電
圧+V1及び+V2が低下し始める前に、駆動回路入力電圧+V
1′をオフし、駆動系負荷を非通電状態とし、負荷の誤
動作及び異常な動作音の発生を防止することができる。Even when the AC power to the cross-sectional Thus, before the output voltage + V 1 and + V 2 starts to decrease, the drive circuit input voltage + V
1 'turned off, the driving system load and the non-conductive state, the occurrence of a malfunction and abnormal operating noise of the load can be prevented.
尚、第5図は、制御部21における制御プログラムの概略
フローチャートを示している。Incidentally, FIG. 5 shows a schematic flowchart of a control program in the control unit 21.
発明の効果 本発明は上記実施例より明らかなように、駆動回路の電
源オン、オフ制御を高電圧大電流型から低電圧小電流型
に変えて、駆動回路の入力電圧を電源装置から電圧有効
信号PCLを受けて、制御部のCPUによって、低電圧小電流
制御回路をオン、オフ制御するようにしており、したが
って、駆動回路の電流増幅率hFEの分だけ、制御電力が
軽減されるという利点を有する。すなわち、通常は電流
増幅率hfEが50〜5000であるから、1/(50〜5000)の電力
で済むことになる。As is apparent from the above-described embodiment, the present invention changes the power supply ON / OFF control of the drive circuit from the high voltage large current type to the low voltage small current type, so that the input voltage of the drive circuit is activated by the power supply device. Upon receiving the signal PCL, the CPU of the control unit controls the low-voltage small-current control circuit to turn on and off. Therefore, the control power is reduced by the current amplification factor hFE of the drive circuit. Have. That is, since the current amplification factor hfE is usually 50 to 5000, the electric power of 1 / (50 to 5000) is enough.
又、これによって、従来の電源装置において必要とした
低電圧遅断回路及び高電圧遅投早断回路が不要となり、
電源装置を大巾に小型軽量化することができるという利
点を有する。そして、更に本発明によれば、電源装置の
オン、オフ時における充放電ノイズ等も大幅に軽減され
ることになり、メカ機構を有する端末機全体として、経
済性も大幅に向上するという効果を有する。In addition, this eliminates the need for the low-voltage delay circuit and high-voltage delay throw-off circuit required in the conventional power supply device.
This has the advantage that the power supply device can be greatly reduced in size and weight. Further, according to the present invention, charging / discharging noise at the time of turning on / off the power supply device can be significantly reduced, and the economical efficiency of the entire terminal having a mechanical mechanism can be significantly improved. Have.
第1図は、本発明の駆動回路制御装置における実施例の
概略ブロック図、第2図は、同実施例の電源投入時、切
断時おける各部の出力信号のタイミングチャート図、第
3図は同実施例を構成する制御部の制御プログラムにお
ける概略フローチャート図、第4図は、従来の駆動回路
制御装置の概略ブロック図、第5図は、同装置の電源投
入時切断時における各部の出力信号のタイミングチャー
ト図である。 21…制御部、22…オープンコレクタ型インバータ、23…
駆動回路、24…入力抵抗、25…駆動用トランジスタ、26
…クランプダイオード、27…負荷、28…低電圧小電流制
御回路、29…AC電源スイッチ、30…電源装置、31…低電
圧レギュレータ回路、32…高電圧レギュレータ回路、33
…ACトランス、34…コントロール回路。FIG. 1 is a schematic block diagram of an embodiment of a drive circuit control device of the present invention, FIG. 2 is a timing chart diagram of output signals of respective parts at power-on and power-off of the embodiment, and FIG. 3 is the same. FIG. 4 is a schematic flow chart of a control program of a control unit that constitutes an embodiment, FIG. 4 is a schematic block diagram of a conventional drive circuit control device, and FIG. 5 is a diagram showing output signals of each unit when the power is turned on and off in the device. It is a timing chart figure. 21 ... Control part, 22 ... Open collector type inverter, 23 ...
Driving circuit, 24 ... Input resistance, 25 ... Driving transistor, 26
… Clamp diode, 27… Load, 28… Low voltage small current control circuit, 29… AC power switch, 30… Power supply device, 31… Low voltage regulator circuit, 32… High voltage regulator circuit, 33
… AC transformer, 34… control circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇野 俊幸 神奈川県横浜市港北区綱島東4丁目3番1 号 松下通信工業株式会社内 (72)発明者 宮田 勝次 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 川内 博文 岩手県花巻市城内4番3号 株式会社新興 製作所内 (72)発明者 勝又 利郎 静岡県三島市南町6番78号 東京電気株式 会社三島工場内 (56)参考文献 特開 昭50−8020(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Toshiyuki Uno 4-3-1, Tsunashima-higashi, Kohoku-ku, Yokohama-shi, Kanagawa Matsushita Communication Industrial Co., Ltd. (72) Inventor Katsuji Miyata 1-7, Toranomon, Minato-ku, Tokyo No. 12 Oki Electric Industry Co., Ltd. (72) Inventor Hirofumi Kawauchi 4-3 Jonai, Hanamaki City, Iwate Prefecture Shinko Seisakusho Co., Ltd. (72) Inventor Toshiro Katsumata No. 78 Minamimachi, Mishima City, Shizuoka Prefecture Tokyo Electric Co., Ltd. Mishima Factory (56) References JP-A-50-8020 (JP, A)
Claims (1)
等のパワー素子を駆動する駆動回路と、この駆動回路の
入力電源を制御し、電源の投入切断時の誤動作を防止す
る低電圧小電流の制御回路と、電源投入後のCPUプログ
ラム実行によって、駆動系許可信号をオン、オフ制御す
る制御部を備えた駆動回路制御装置。1. A drive circuit for driving a power element such as a magnet, a step motor, a head pin, etc., and a low-voltage small-current control circuit for controlling an input power source of the drive circuit to prevent malfunctions when the power source is turned on and off. , A drive circuit control device having a control unit for controlling on / off of a drive system permission signal by executing a CPU program after power is turned on.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25399785A JPH0652968B2 (en) | 1985-11-13 | 1985-11-13 | Drive circuit controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25399785A JPH0652968B2 (en) | 1985-11-13 | 1985-11-13 | Drive circuit controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114495A JPS62114495A (en) | 1987-05-26 |
| JPH0652968B2 true JPH0652968B2 (en) | 1994-07-06 |
Family
ID=17258826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25399785A Expired - Lifetime JPH0652968B2 (en) | 1985-11-13 | 1985-11-13 | Drive circuit controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652968B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI129242B (en) | 2018-09-12 | 2021-10-15 | Raute Oyj | Repair solution for plywood panel |
-
1985
- 1985-11-13 JP JP25399785A patent/JPH0652968B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62114495A (en) | 1987-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465202A (en) | Inverter apparatus provided with electric discharge control circuit of dc smoothing capacitor and method of controlling the same | |
| US5828207A (en) | Hold-up circuit with safety discharge for preventing shut-down by momentary power interruption | |
| WO2015101006A1 (en) | Rectifier and electrical equipment | |
| JP4121972B2 (en) | Inverter device | |
| JPH05137244A (en) | Inverter controller | |
| JPH0652968B2 (en) | Drive circuit controller | |
| US7345380B2 (en) | Backup power supply system with a null transfer time | |
| JP2815230B2 (en) | Discharge lamp lighting device | |
| JPH04289739A (en) | Uniterruptive power supply | |
| JP2737211B2 (en) | Variable speed drive for three-phase AC motor | |
| JPH07284225A (en) | Electronic device | |
| JPS6123742B2 (en) | ||
| JP7594089B2 (en) | Motor Control Device | |
| JP4110313B2 (en) | Uninterruptible power system | |
| KR101300058B1 (en) | Charging and discharging device for storage battery in a rice cooker | |
| JPH0531788Y2 (en) | ||
| JP3769490B2 (en) | Uninterruptible power system | |
| JPH0615354Y2 (en) | Fire alarm power supply | |
| JP2000209868A (en) | Inverter | |
| JP2507167B2 (en) | Control device for air conditioner | |
| JP2680581B2 (en) | Power supply | |
| JPH04325871A (en) | Controller for air conditioner | |
| JP2865411B2 (en) | Discharge lamp lighting device | |
| JP2815231B2 (en) | Discharge lamp lighting device | |
| JPH04160420A (en) | Uninterruptible power supply unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |