JPH0652968B2 - 駆動回路制御装置 - Google Patents
駆動回路制御装置Info
- Publication number
- JPH0652968B2 JPH0652968B2 JP25399785A JP25399785A JPH0652968B2 JP H0652968 B2 JPH0652968 B2 JP H0652968B2 JP 25399785 A JP25399785 A JP 25399785A JP 25399785 A JP25399785 A JP 25399785A JP H0652968 B2 JPH0652968 B2 JP H0652968B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- drive circuit
- circuit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/14—Arrangements for controlling speed or speed and torque
- H02P8/16—Reducing energy dissipated or supplied
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
- Protection Of Generators And Motors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、メカ機構を持つ端末機等に使用するマグネッ
ト、ステッパーモータ、ヘッドピン等のパワー系の駆動
回路制御装置に関するものである。
ト、ステッパーモータ、ヘッドピン等のパワー系の駆動
回路制御装置に関するものである。
従来の技術 一般にマグネット、ステッパーモータ、ヘッドピン等の
パワー系の駆動回路制御装置は、駆動回路の入力電源+V
1とパワー駆動用の出力電源+V2を駆動回路に供給するよ
うに構成されており、これらの電源電圧+V1，+V2を発生
させる電源装置においては、電源の投入、切断時に、パ
ワー駆動用出力電源+V2を遅投早断のシーケンス制御を
持たせて、電源の投入切断におけるマグネット、ステッ
パーモータ、ヘッドピン等の誤動作及び異常音の発生を
防止するようにしている。
パワー系の駆動回路制御装置は、駆動回路の入力電源+V
1とパワー駆動用の出力電源+V2を駆動回路に供給するよ
うに構成されており、これらの電源電圧+V1，+V2を発生
させる電源装置においては、電源の投入、切断時に、パ
ワー駆動用出力電源+V2を遅投早断のシーケンス制御を
持たせて、電源の投入切断におけるマグネット、ステッ
パーモータ、ヘッドピン等の誤動作及び異常音の発生を
防止するようにしている。
第４図は、従来の駆動回路の制御装置を示している。第
４図において、１は駆動信号を発生する制御部であり、
３は、駆動回路を示している。駆動回路３は負荷７を駆
動するトランジスタ５と、トランジスタ５をオフした時
の逆起電圧を吸収するクランプダイオード６と、トラン
ジスタ５のベース電流を決定する入力抵抗４から構成さ
れており、負荷７に対してそれぞれ１回路を有し、通常
は、20ケ以上から成る。そして、２はオープンコレクタ
型のインバータであり、駆動回路３をオン又はオフ制御
するものである。８は高電圧出力の遅投早断のシーケン
スを有する電源装置であり、AC電源の１次側と２次側を
分離するトランス10と、制御部１に供給する入力電源+V
1を得るための低電圧レギュレータ11と、負荷を駆動す
るためのパワー駆動用出力電圧+V2を得るための高電圧
レギュレータ12と、低電圧遅断回路13と、高電圧遅投早
断回路14とトランス10の２次側の電圧を監視し、完全に
立上ったことを知らせるコントロール回路15から構成さ
れている。
４図において、１は駆動信号を発生する制御部であり、
３は、駆動回路を示している。駆動回路３は負荷７を駆
動するトランジスタ５と、トランジスタ５をオフした時
の逆起電圧を吸収するクランプダイオード６と、トラン
ジスタ５のベース電流を決定する入力抵抗４から構成さ
れており、負荷７に対してそれぞれ１回路を有し、通常
は、20ケ以上から成る。そして、２はオープンコレクタ
型のインバータであり、駆動回路３をオン又はオフ制御
するものである。８は高電圧出力の遅投早断のシーケン
スを有する電源装置であり、AC電源の１次側と２次側を
分離するトランス10と、制御部１に供給する入力電源+V
1を得るための低電圧レギュレータ11と、負荷を駆動す
るためのパワー駆動用出力電圧+V2を得るための高電圧
レギュレータ12と、低電圧遅断回路13と、高電圧遅投早
断回路14とトランス10の２次側の電圧を監視し、完全に
立上ったことを知らせるコントロール回路15から構成さ
れている。
次に従来例の動作について説明する。第４図において、
ACスイッチ９がオンされると、先ず電源装置８を構成す
る低電圧レギュレータ11より、+V1の電源が出力する。
この電圧+V1が90%以上立上るとこれが高電圧遅投早断回
路14によって検知され、予め定められた一定時間後に高
圧レギュレータ12の出力+V2を立上げる。そしてコント
ロール回路15では、これらの電圧+V1,+V2を監視し、完
全に立上っていることを確認してから、一定時間T3後
に、電圧有効信号PCLを立上げる。
ACスイッチ９がオンされると、先ず電源装置８を構成す
る低電圧レギュレータ11より、+V1の電源が出力する。
この電圧+V1が90%以上立上るとこれが高電圧遅投早断回
路14によって検知され、予め定められた一定時間後に高
圧レギュレータ12の出力+V2を立上げる。そしてコント
ロール回路15では、これらの電圧+V1,+V2を監視し、完
全に立上っていることを確認してから、一定時間T3後
に、電圧有効信号PCLを立上げる。
電源装置からの電圧有効信号PCLによって、内部にマイ
クロコンピュータを持った制御部１が起動し、制御部１
の内部の駆動信号出力が初期化される。初期化された駆
動信号出力はオープンコレクタ型のインバータ２を介し
て、各駆動回路３に入力され、駆動回路３の出力側に接
続されている負荷７を無通電状態にする。
クロコンピュータを持った制御部１が起動し、制御部１
の内部の駆動信号出力が初期化される。初期化された駆
動信号出力はオープンコレクタ型のインバータ２を介し
て、各駆動回路３に入力され、駆動回路３の出力側に接
続されている負荷７を無通電状態にする。
そしてこれによって制御部１の電源電圧+V1が立上るま
ではパワー駆動用の出力電圧+V2をオフ状態にし、上記
電圧+V1が立上った後でも、駆動信号出力を、電圧有効
信号PCLによって初期化し、パワー駆動用の出力電圧+V2
が立上っても負荷７が通電されないように、押えこんで
いる。
ではパワー駆動用の出力電圧+V2をオフ状態にし、上記
電圧+V1が立上った後でも、駆動信号出力を、電圧有効
信号PCLによって初期化し、パワー駆動用の出力電圧+V2
が立上っても負荷７が通電されないように、押えこんで
いる。
以上のようにして、電源投入後のシーケンスを持って、
駆動回路の誤動作及び異常音ａ発生を防止している。
駆動回路の誤動作及び異常音ａ発生を防止している。
次に、電源断時においても、まず、ACスイッチをオフに
すると、電源装置８が、第５図に示すように、オフ状態
つまり、停電を検知し、コントロール回路15からの電圧
有効信号PCLをオフにし、制御部１へそれを出力する。
その後、数ms以上経過すると、高電圧遅投早断回路14に
よってパワー駆動用の電圧+V2を急激に放電させ、強制
的にその電圧を下げる。
すると、電源装置８が、第５図に示すように、オフ状態
つまり、停電を検知し、コントロール回路15からの電圧
有効信号PCLをオフにし、制御部１へそれを出力する。
その後、数ms以上経過すると、高電圧遅投早断回路14に
よってパワー駆動用の電圧+V2を急激に放電させ、強制
的にその電圧を下げる。
一方、低電圧遅断回路13は、パワー駆動用電圧+V2を検
知しながら、10%以下に達したら数ms時間遅らせて制御
部系への低電圧+V1を低下させる。
知しながら、10%以下に達したら数ms時間遅らせて制御
部系への低電圧+V1を低下させる。
これにより、コントロール回路15からの電圧有効信号PC
Lによって制御部１が、停電処理を行ない、駆動信号出
力を初期状態と同じにし、パワー駆動用高電圧+V2を断
にする。そして最後に、制御部１に印加する電圧+V1の
立下り過程の制御不能電圧帯にのるが、そのときには、
負荷７には電圧が印加されないため、同様に駆動回路３
の誤動作及び負荷動作による異常音の発生が防止され
る。
Lによって制御部１が、停電処理を行ない、駆動信号出
力を初期状態と同じにし、パワー駆動用高電圧+V2を断
にする。そして最後に、制御部１に印加する電圧+V1の
立下り過程の制御不能電圧帯にのるが、そのときには、
負荷７には電圧が印加されないため、同様に駆動回路３
の誤動作及び負荷動作による異常音の発生が防止され
る。
発明が解決しようとする問題点 しかしながら、上記従来の駆動回路の制御装置では、電
源装置に、高電圧遅投早断回路と低電圧遅断回路を設
う、パワー系の高電圧の遅投早断のシーケンス制御をす
るようにしており、したがって、電源装置が大型化し、
重量の重いものとなり、しかも、電源装置の遮断時の放
電ノイズ等も大きく、メカ機構を有する端末機全体とし
て見た場合、経済性に著しく欠けるという問題点があっ
た。
源装置に、高電圧遅投早断回路と低電圧遅断回路を設
う、パワー系の高電圧の遅投早断のシーケンス制御をす
るようにしており、したがって、電源装置が大型化し、
重量の重いものとなり、しかも、電源装置の遮断時の放
電ノイズ等も大きく、メカ機構を有する端末機全体とし
て見た場合、経済性に著しく欠けるという問題点があっ
た。
本発明は、このような従来の問題を解決するものであ
り、電源装置で、パワー系高電圧の遅投早断のシーケン
ス制御を行なわず、駆動回路の入力電源電圧+V1を制御
する低電圧小電流の制御回路と、駆動信号の初期化がプ
ログラム制御で完了したことを示す駆動系許可信号を持
った駆動回路の制御回路を提供することを目的とするも
のである。
り、電源装置で、パワー系高電圧の遅投早断のシーケン
ス制御を行なわず、駆動回路の入力電源電圧+V1を制御
する低電圧小電流の制御回路と、駆動信号の初期化がプ
ログラム制御で完了したことを示す駆動系許可信号を持
った駆動回路の制御回路を提供することを目的とするも
のである。
問題点を解決するための手段 本発明は、上記目的を達成するために、駆動回路の入力
電源電圧+V1を制御する低電圧小電流の制御回路を設
け、さらに、駆動信号の初期化がプログラム制御で完了
したことを示す駆動系許可信号を持って、上記、制御回
路をオン、オフ制御し、駆動回路の入力電源電圧を制御
するように構成したものである。
電源電圧+V1を制御する低電圧小電流の制御回路を設
け、さらに、駆動信号の初期化がプログラム制御で完了
したことを示す駆動系許可信号を持って、上記、制御回
路をオン、オフ制御し、駆動回路の入力電源電圧を制御
するように構成したものである。
作用 したがって、本発明によれば、電源を投入後、駆動回路
を制御するための低電圧が立上がって、プログラムを実
行するCPUが起動するまでの間、駆動信号を全てパワー
オンリセット状態にしておき、CPUが順番に、駆動信号
を初期化状態に完了させた後の駆動系許可信号を有効に
することで、低電圧小電流制御回路から駆動回路入力電
圧+V1′を供給することができ、電源投入後のマグネッ
ト等の誤動作及び異常を発生させない効果を有する。
又、同様に、電源切断時においても、電源装置内で検出
する停電検出信号PCLのオフ状態をCPUが受けて、制御電
圧+V1と駆動電圧+V2が立下る前に、駆動系許可信号を無
効状態し、低電圧小電流制御回路から駆動回路入力電圧
+V1′を停止させることで、駆動信号の論理にかかわら
ず、駆動回路を無効にして、同様に誤動作及び異常を発
生させない効果を有する。
を制御するための低電圧が立上がって、プログラムを実
行するCPUが起動するまでの間、駆動信号を全てパワー
オンリセット状態にしておき、CPUが順番に、駆動信号
を初期化状態に完了させた後の駆動系許可信号を有効に
することで、低電圧小電流制御回路から駆動回路入力電
圧+V1′を供給することができ、電源投入後のマグネッ
ト等の誤動作及び異常を発生させない効果を有する。
又、同様に、電源切断時においても、電源装置内で検出
する停電検出信号PCLのオフ状態をCPUが受けて、制御電
圧+V1と駆動電圧+V2が立下る前に、駆動系許可信号を無
効状態し、低電圧小電流制御回路から駆動回路入力電圧
+V1′を停止させることで、駆動信号の論理にかかわら
ず、駆動回路を無効にして、同様に誤動作及び異常を発
生させない効果を有する。
実施例 第１図は、本発明の一実施例の構成を示すものである。
第１図において、21は駆動信号を発生するためのプログ
ラム手順も実行するCPUを有する制御部であり、23は駆
動回路の一例を示している。そして、この駆動回路23は
負荷27を駆動するトランジスタ25とトランジスタ25をオ
フした時の逆起電圧を吸収するクランプダイオード26
と、トランジスタ25のベース電流を決定する入力抵抗24
から構成されており、負荷７に対して、それぞれ１回路
づつ有し、通常は20回路〜100回路有する。22は制御部2
1に設けられたオープンコレクタ型のインバータであ
り、CPUのプログラム制御によって、駆動回路23をオ
ン、オフ制御するものである。26は低電圧小電流制御回
路であり、駆動回路23の入力電圧端子に接続されてい
る。29は、AC電源を投入、切断するスイッチであり、30
は、高電圧出力の遅投早断のシーケンスを有しない普通
の電源装置である。すなわち、この電源装置29はAC電源
の１次側と２次側を分離するトランス33と、制御部系電
圧を供給する低電圧レギュレータ31と負荷を駆動する電
圧を供給する高電圧レギュレータ32と停電を検出するコ
ントロール回路34から構成されている。
第１図において、21は駆動信号を発生するためのプログ
ラム手順も実行するCPUを有する制御部であり、23は駆
動回路の一例を示している。そして、この駆動回路23は
負荷27を駆動するトランジスタ25とトランジスタ25をオ
フした時の逆起電圧を吸収するクランプダイオード26
と、トランジスタ25のベース電流を決定する入力抵抗24
から構成されており、負荷７に対して、それぞれ１回路
づつ有し、通常は20回路〜100回路有する。22は制御部2
1に設けられたオープンコレクタ型のインバータであ
り、CPUのプログラム制御によって、駆動回路23をオ
ン、オフ制御するものである。26は低電圧小電流制御回
路であり、駆動回路23の入力電圧端子に接続されてい
る。29は、AC電源を投入、切断するスイッチであり、30
は、高電圧出力の遅投早断のシーケンスを有しない普通
の電源装置である。すなわち、この電源装置29はAC電源
の１次側と２次側を分離するトランス33と、制御部系電
圧を供給する低電圧レギュレータ31と負荷を駆動する電
圧を供給する高電圧レギュレータ32と停電を検出するコ
ントロール回路34から構成されている。
次に、上記実施例の動作について説明する。
第１図において、AC電源スイッチ29がオンされると、電
源装置30にAC電源が印加され、電源装置30は、トランス
33を介して、低電圧レギュレータ31では、制御電圧+V1
の電圧を発生させ、高電圧レギュレータ32では、負荷を
駆動する駆動系電圧+V2の電圧を発生させる。この電源
投入状態では、第２図に示すように、+V1と+V2の立上り
時間の順番の規定はなく、シーケンス無しの状態であ
る。
源装置30にAC電源が印加され、電源装置30は、トランス
33を介して、低電圧レギュレータ31では、制御電圧+V1
の電圧を発生させ、高電圧レギュレータ32では、負荷を
駆動する駆動系電圧+V2の電圧を発生させる。この電源
投入状態では、第２図に示すように、+V1と+V2の立上り
時間の順番の規定はなく、シーケンス無しの状態であ
る。
次に、制御21には、電源装置30からの制御用低電圧+V1
が供給されるが、この電圧+V1の印加と同時に、制御部2
1の出力信号パワーオンイニシャル（リセット）モード
に設定される。制御部21がパワーオンイニシャルされる
と、低電圧小電流制御回路28及び各駆動回路23が全てオ
フ状態となり、駆動回路入力電圧+V1′が印加されず、
駆動回路23が非通電の状態を維持する。
が供給されるが、この電圧+V1の印加と同時に、制御部2
1の出力信号パワーオンイニシャル（リセット）モード
に設定される。制御部21がパワーオンイニシャルされる
と、低電圧小電流制御回路28及び各駆動回路23が全てオ
フ状態となり、駆動回路入力電圧+V1′が印加されず、
駆動回路23が非通電の状態を維持する。
次に、電源装置30は、停電を検出するコントロール回路
33において、電源投入後、２次側の出力電圧+V1及び+V2
が完全に立上ったことを検知して、第２図に示すように
数msの時間をおいて、CPU起動許可信号PCLを立上げ、こ
れを制御部21に供給する。制御部21は、CPU起動許可信
号PCLを受けて、CPUを起動させ、内蔵されているプログ
ラム手順に従って実行し、インバータ22からの駆動出力
信号を、初期状態にする。そして、駆動出力信号の初期
化が完了し、駆動系の有効可能が確認されると、低電圧
小電流制御回路28に駆動系有効信号ａを出力する。これ
によって低電圧小電流制御回路28が、制御系電圧+V1を
受けて、ほぼ、同レベルの駆動回路入力電圧+V1′をオ
ンさせる。ここで駆動回路入力電圧+V1′は次のように
決定される。
33において、電源投入後、２次側の出力電圧+V1及び+V2
が完全に立上ったことを検知して、第２図に示すように
数msの時間をおいて、CPU起動許可信号PCLを立上げ、こ
れを制御部21に供給する。制御部21は、CPU起動許可信
号PCLを受けて、CPUを起動させ、内蔵されているプログ
ラム手順に従って実行し、インバータ22からの駆動出力
信号を、初期状態にする。そして、駆動出力信号の初期
化が完了し、駆動系の有効可能が確認されると、低電圧
小電流制御回路28に駆動系有効信号ａを出力する。これ
によって低電圧小電流制御回路28が、制御系電圧+V1を
受けて、ほぼ、同レベルの駆動回路入力電圧+V1′をオ
ンさせる。ここで駆動回路入力電圧+V1′は次のように
決定される。
+V1′＝+V1−VCE (V) VCEは、トランジスタのオン時の飽和電圧であり、0.2〜
0.6Ｖ。
0.6Ｖ。
以上のようにして、電源の投入時に、駆動系の負荷に対
して、駆動回路入力電圧+V1′の有効、無効の制御を行
ない、負荷の誤動作及び、異常動作音を防止する。尚、
以降は、プログラム制御によつて、CPUが通常の動作を
実行する。
して、駆動回路入力電圧+V1′の有効、無効の制御を行
ない、負荷の誤動作及び、異常動作音を防止する。尚、
以降は、プログラム制御によつて、CPUが通常の動作を
実行する。
次に、AC電源を断した場合について説明する。AC電源ス
イッチ29をオフすると、AC電源の入力が停止され、低電
圧レギュレータ31及び高電圧レギュレータ32では、出力
電圧が徐々に低下していく。この場合、電源装置30にお
いては、出力電圧+V1及+V2に対して、特に、強制的な制
御を行なわず、低電圧レギュレータ31及び高電圧レギュ
レータ32の保持能力と負荷定数のみで、自然に放電低下
していく。その中で、停電検出コントロール回路34で
は、AC電源の電圧低下が検知され、停電が検出される
と、直ちに、停電検出状態を知らせる為にPCL信号をオ
フにする。このPCL信号(b)を受けて、制御部21のCPU
は、停電処理を行なう。その中の１つとして、駆動系許
可信号(a)をオフにすると、低電圧小電流回路28が、駆
動回路入力電圧+V1′をオフにする。この動作は、出力
電圧+V1及び+V2が低下し始めるまでに完了するように、
電源装置30の内部において、オフ時の最小限の保持特性
を持たせてある。
イッチ29をオフすると、AC電源の入力が停止され、低電
圧レギュレータ31及び高電圧レギュレータ32では、出力
電圧が徐々に低下していく。この場合、電源装置30にお
いては、出力電圧+V1及+V2に対して、特に、強制的な制
御を行なわず、低電圧レギュレータ31及び高電圧レギュ
レータ32の保持能力と負荷定数のみで、自然に放電低下
していく。その中で、停電検出コントロール回路34で
は、AC電源の電圧低下が検知され、停電が検出される
と、直ちに、停電検出状態を知らせる為にPCL信号をオ
フにする。このPCL信号(b)を受けて、制御部21のCPU
は、停電処理を行なう。その中の１つとして、駆動系許
可信号(a)をオフにすると、低電圧小電流回路28が、駆
動回路入力電圧+V1′をオフにする。この動作は、出力
電圧+V1及び+V2が低下し始めるまでに完了するように、
電源装置30の内部において、オフ時の最小限の保持特性
を持たせてある。
以上のようにAC電源を断にした場合においても、出力電
圧+V1及び+V2が低下し始める前に、駆動回路入力電圧+V
1′をオフし、駆動系負荷を非通電状態とし、負荷の誤
動作及び異常な動作音の発生を防止することができる。
圧+V1及び+V2が低下し始める前に、駆動回路入力電圧+V
1′をオフし、駆動系負荷を非通電状態とし、負荷の誤
動作及び異常な動作音の発生を防止することができる。
尚、第５図は、制御部21における制御プログラムの概略
フローチャートを示している。
フローチャートを示している。
発明の効果 本発明は上記実施例より明らかなように、駆動回路の電
源オン、オフ制御を高電圧大電流型から低電圧小電流型
に変えて、駆動回路の入力電圧を電源装置から電圧有効
信号PCLを受けて、制御部のCPUによって、低電圧小電流
制御回路をオン、オフ制御するようにしており、したが
って、駆動回路の電流増幅率hFEの分だけ、制御電力が
軽減されるという利点を有する。すなわち、通常は電流
増幅率hfEが50〜5000であるから、1/(50〜5000)の電力
で済むことになる。
源オン、オフ制御を高電圧大電流型から低電圧小電流型
に変えて、駆動回路の入力電圧を電源装置から電圧有効
信号PCLを受けて、制御部のCPUによって、低電圧小電流
制御回路をオン、オフ制御するようにしており、したが
って、駆動回路の電流増幅率hFEの分だけ、制御電力が
軽減されるという利点を有する。すなわち、通常は電流
増幅率hfEが50〜5000であるから、1/(50〜5000)の電力
で済むことになる。
又、これによって、従来の電源装置において必要とした
低電圧遅断回路及び高電圧遅投早断回路が不要となり、
電源装置を大巾に小型軽量化することができるという利
点を有する。そして、更に本発明によれば、電源装置の
オン、オフ時における充放電ノイズ等も大幅に軽減され
ることになり、メカ機構を有する端末機全体として、経
済性も大幅に向上するという効果を有する。
低電圧遅断回路及び高電圧遅投早断回路が不要となり、
電源装置を大巾に小型軽量化することができるという利
点を有する。そして、更に本発明によれば、電源装置の
オン、オフ時における充放電ノイズ等も大幅に軽減され
ることになり、メカ機構を有する端末機全体として、経
済性も大幅に向上するという効果を有する。
第１図は、本発明の駆動回路制御装置における実施例の
概略ブロック図、第２図は、同実施例の電源投入時、切
断時おける各部の出力信号のタイミングチャート図、第
３図は同実施例を構成する制御部の制御プログラムにお
ける概略フローチャート図、第４図は、従来の駆動回路
制御装置の概略ブロック図、第５図は、同装置の電源投
入時切断時における各部の出力信号のタイミングチャー
ト図である。 21…制御部、22…オープンコレクタ型インバータ、23…
駆動回路、24…入力抵抗、25…駆動用トランジスタ、26
…クランプダイオード、27…負荷、28…低電圧小電流制
御回路、29…AC電源スイッチ、30…電源装置、31…低電
圧レギュレータ回路、32…高電圧レギュレータ回路、33
…ACトランス、34…コントロール回路。
概略ブロック図、第２図は、同実施例の電源投入時、切
断時おける各部の出力信号のタイミングチャート図、第
３図は同実施例を構成する制御部の制御プログラムにお
ける概略フローチャート図、第４図は、従来の駆動回路
制御装置の概略ブロック図、第５図は、同装置の電源投
入時切断時における各部の出力信号のタイミングチャー
ト図である。 21…制御部、22…オープンコレクタ型インバータ、23…
駆動回路、24…入力抵抗、25…駆動用トランジスタ、26
…クランプダイオード、27…負荷、28…低電圧小電流制
御回路、29…AC電源スイッチ、30…電源装置、31…低電
圧レギュレータ回路、32…高電圧レギュレータ回路、33
…ACトランス、34…コントロール回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇野 俊幸 神奈川県横浜市港北区綱島東４丁目３番１ 号 松下通信工業株式会社内 (72)発明者 宮田 勝次 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 川内 博文 岩手県花巻市城内４番３号 株式会社新興 製作所内 (72)発明者 勝又 利郎 静岡県三島市南町６番78号 東京電気株式 会社三島工場内 (56)参考文献 特開 昭50−8020（ＪＰ，Ａ)
Claims (1)
- 【請求項１】マグネット、ステップモータ、ヘッドピン
等のパワー素子を駆動する駆動回路と、この駆動回路の
入力電源を制御し、電源の投入切断時の誤動作を防止す
る低電圧小電流の制御回路と、電源投入後のCPUプログ
ラム実行によって、駆動系許可信号をオン、オフ制御す
る制御部を備えた駆動回路制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25399785A JPH0652968B2 (ja) | 1985-11-13 | 1985-11-13 | 駆動回路制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25399785A JPH0652968B2 (ja) | 1985-11-13 | 1985-11-13 | 駆動回路制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114495A JPS62114495A (ja) | 1987-05-26 |
| JPH0652968B2 true JPH0652968B2 (ja) | 1994-07-06 |
Family
ID=17258826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25399785A Expired - Lifetime JPH0652968B2 (ja) | 1985-11-13 | 1985-11-13 | 駆動回路制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652968B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI129242B (en) | 2018-09-12 | 2021-10-15 | Raute Oyj | Plywood panel repairing solution |
-
1985
- 1985-11-13 JP JP25399785A patent/JPH0652968B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62114495A (ja) | 1987-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5465202A (en) | Inverter apparatus provided with electric discharge control circuit of dc smoothing capacitor and method of controlling the same | |
| US5828207A (en) | Hold-up circuit with safety discharge for preventing shut-down by momentary power interruption | |
| WO2015101006A1 (zh) | 整流器及电力设备 | |
| JP4121972B2 (ja) | インバータ装置 | |
| JPH05137244A (ja) | インバータ制御装置 | |
| JPH0652968B2 (ja) | 駆動回路制御装置 | |
| US7345380B2 (en) | Backup power supply system with a null transfer time | |
| JP2815230B2 (ja) | 放電灯点灯装置 | |
| JP2737211B2 (ja) | 三相交流電動機の可変速駆動装置 | |
| JPH04289739A (ja) | 無停電電源装置 | |
| JPH07284225A (ja) | 電子機器 | |
| JPS6123742B2 (ja) | ||
| JP4110313B2 (ja) | 無停電電源装置 | |
| TWI904346B (zh) | 馬達控制裝置 | |
| KR101300058B1 (ko) | 취반기의 축전지 충/방전장치 | |
| JP2002233079A (ja) | 無停電性スイッチングレギュレータ | |
| JPH0531788Y2 (ja) | ||
| JP3769490B2 (ja) | 無停電電源装置 | |
| JPH0615354Y2 (ja) | 火災報知装置用電源装置 | |
| JP2000209868A (ja) | インバ―タ | |
| JP2507167B2 (ja) | 空気調和機の制御装置 | |
| JP2680581B2 (ja) | 電源装置 | |
| JPH04325871A (ja) | 空気調和機の制御装置 | |
| JP2865411B2 (ja) | 放電灯点灯装置 | |
| JP2815231B2 (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |