JPH0653470A - イメージセンサ及びイメージセンサの製造方法 - Google Patents
イメージセンサ及びイメージセンサの製造方法Info
- Publication number
- JPH0653470A JPH0653470A JP4218705A JP21870592A JPH0653470A JP H0653470 A JPH0653470 A JP H0653470A JP 4218705 A JP4218705 A JP 4218705A JP 21870592 A JP21870592 A JP 21870592A JP H0653470 A JPH0653470 A JP H0653470A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- metal electrode
- electrode
- pixel
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 66
- 239000002184 metal Substances 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 15
- 238000010030 laminating Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 23
- 238000006243 chemical reaction Methods 0.000 abstract description 23
- 230000001681 protective effect Effects 0.000 abstract description 15
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 73
- 239000010408 film Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 10
- 239000011651 chromium Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- HSJPMRKMPBAUAU-UHFFFAOYSA-N cerium(3+);trinitrate Chemical compound [Ce+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O HSJPMRKMPBAUAU-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 上部電極の透明電極４と下部電極の金属電極
２とが光電変換層３の側壁７を通してショ−トする点を
解決してリ−ク経路が形成されるために発生する暗電流
の上昇を抑え、且つ電蝕による金属電極の腐食を防止で
きるイメ−ジセンサ及びイメ−ジセンサの製造方法を提
供する。 【構成】 光電変換層３を金属電極２と透明電極４とで
挟んだ受光素子を１画素とし、複数画素を主走査方向に
有するイメ−ジセンサであって、帯状に形成された金属
電極２を覆うようにａ−Ｓｉ：Ｈ層を積層し、画素部分
での光電変換層３の膜厚より画素部分以外の領域におけ
るａ−Ｓｉ：Ｈの保護膜３′の膜厚が薄くなるようにエ
ッチングしたイメ−ジセンサ及びイメ−ジセンサの製造
方法である。
２とが光電変換層３の側壁７を通してショ−トする点を
解決してリ−ク経路が形成されるために発生する暗電流
の上昇を抑え、且つ電蝕による金属電極の腐食を防止で
きるイメ−ジセンサ及びイメ−ジセンサの製造方法を提
供する。 【構成】 光電変換層３を金属電極２と透明電極４とで
挟んだ受光素子を１画素とし、複数画素を主走査方向に
有するイメ−ジセンサであって、帯状に形成された金属
電極２を覆うようにａ−Ｓｉ：Ｈ層を積層し、画素部分
での光電変換層３の膜厚より画素部分以外の領域におけ
るａ−Ｓｉ：Ｈの保護膜３′の膜厚が薄くなるようにエ
ッチングしたイメ−ジセンサ及びイメ−ジセンサの製造
方法である。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ等の光セ
ンサとして用いられるイメ−ジセンサに係り、特に暗電
流の上昇を抑え、高温度・高湿度の厳しい環境下におけ
る電極の腐食を防止するイメージセンサ及びイメ−ジセ
ンサの製造方法に関する。
ンサとして用いられるイメ−ジセンサに係り、特に暗電
流の上昇を抑え、高温度・高湿度の厳しい環境下におけ
る電極の腐食を防止するイメージセンサ及びイメ−ジセ
ンサの製造方法に関する。
【０００２】
【従来の技術】従来のイメ−ジセンサについて図４及び
図５を使って説明する。図４は、従来のイメ−ジセンサ
の受光素子部分の平面説明図であり、図５は、図４のＢ
−Ｂ′部分の断面説明図である。従来のイメ−ジセンサ
の受光素子部分は、図４及び図５に示すように、絶縁性
のガラス基板１と、ガラス基板１上に形成された個別電
極となるクロム（Ｃｒ）等の金属電極２と、金属電極２
上に主走査方向に帯状に形成された水素化アモルファス
シリコン（ａ−Ｓｉ：Ｈ）等の光電変換層３と、同様に
光電変換層３上に帯状に形成された酸化インヂウム・ス
ズ（ＩＴＯ）等の透明電極４とから構成されている。
図５を使って説明する。図４は、従来のイメ−ジセンサ
の受光素子部分の平面説明図であり、図５は、図４のＢ
−Ｂ′部分の断面説明図である。従来のイメ−ジセンサ
の受光素子部分は、図４及び図５に示すように、絶縁性
のガラス基板１と、ガラス基板１上に形成された個別電
極となるクロム（Ｃｒ）等の金属電極２と、金属電極２
上に主走査方向に帯状に形成された水素化アモルファス
シリコン（ａ−Ｓｉ：Ｈ）等の光電変換層３と、同様に
光電変換層３上に帯状に形成された酸化インヂウム・ス
ズ（ＩＴＯ）等の透明電極４とから構成されている。
【０００３】つまり、絶縁性のガラス基板１上に金属電
極２、光電変換層３、透明電極４とを順次積層したサン
ドイッチ型の受光素子では、上層が下層のパタ−ンの段
差による影響を受けてしまうため、高精度のパタ−ニン
グが要求される個別電極を下層側に配置し、上層側の透
明電極を共通電極とする構造が望ましいものになってい
た。しかしながら、この構造の受光素子を有するイメ−
ジセンサでは、同一基板上に薄膜トランジスタ（ＴＦ
Ｔ）等の素子を集積化する場合、回路設計に自由度がな
いという問題点があり、そのため、種々の改良が加えら
れ、透明電極を個別電極とする受光素子を有するイメ−
ジセンサも提案されている。
極２、光電変換層３、透明電極４とを順次積層したサン
ドイッチ型の受光素子では、上層が下層のパタ−ンの段
差による影響を受けてしまうため、高精度のパタ−ニン
グが要求される個別電極を下層側に配置し、上層側の透
明電極を共通電極とする構造が望ましいものになってい
た。しかしながら、この構造の受光素子を有するイメ−
ジセンサでは、同一基板上に薄膜トランジスタ（ＴＦ
Ｔ）等の素子を集積化する場合、回路設計に自由度がな
いという問題点があり、そのため、種々の改良が加えら
れ、透明電極を個別電極とする受光素子を有するイメ−
ジセンサも提案されている。
【０００４】次に、透明電極を個別電極とした受光素子
を有するイメ−ジセンサについて図６及び図７を使って
説明する。図６は、透明電極を個別電極としたイメ−ジ
センサの受光素子部分の平面説明図であり、図７は、図
６のＣ−Ｃ′部分の断面説明図である。図６及び図７に
示すように、このイメ−ジセンサの受光素子部分は、絶
縁性のガラス基板１と、ガラス基板１上に形成され、共
通電極となるＣｒ等の金属電極２と、金属電極２上に各
受光素子毎（画素毎）に分割形成された水素化アモルフ
ァスシリコン等の光電変換層３と、光電変換層３上に同
様に分割形成され、個別電極となるＩＴＯ等の透明電極
４と、受光素子全体を覆うよう形成されたポリイミド等
の層間絶縁層５と、更に層間絶縁層５に設けられたコン
タクトホ−ルを介して透明電極４と接続するアルミニウ
ム（Ａｌ）等の配線６とから構成されている。
を有するイメ−ジセンサについて図６及び図７を使って
説明する。図６は、透明電極を個別電極としたイメ−ジ
センサの受光素子部分の平面説明図であり、図７は、図
６のＣ−Ｃ′部分の断面説明図である。図６及び図７に
示すように、このイメ−ジセンサの受光素子部分は、絶
縁性のガラス基板１と、ガラス基板１上に形成され、共
通電極となるＣｒ等の金属電極２と、金属電極２上に各
受光素子毎（画素毎）に分割形成された水素化アモルフ
ァスシリコン等の光電変換層３と、光電変換層３上に同
様に分割形成され、個別電極となるＩＴＯ等の透明電極
４と、受光素子全体を覆うよう形成されたポリイミド等
の層間絶縁層５と、更に層間絶縁層５に設けられたコン
タクトホ−ルを介して透明電極４と接続するアルミニウ
ム（Ａｌ）等の配線６とから構成されている。
【０００５】そして、透明電極４が電荷の読取り側にな
っており、副走査方向に引き出された配線６を介してＴ
ＦＴ等の電荷転送用のスイッチング素子の動作により電
荷の読取りが行われるものである。また、共通電極の金
属電極２は、主走査方向に帯状に形成され、正バイアス
が印加されるようになっていた。このような受光素子部
分の構成にすることにより、同一基板上に薄膜トランジ
スタ（ＴＦＴ）等の素子を集積化する場合に回路設計上
の自由度を確保でき、ビット（画素）毎の出力特性が均
一で明暗比を高くすることができるものであった（特開
昭６３−６７７７２号公報参照）。
っており、副走査方向に引き出された配線６を介してＴ
ＦＴ等の電荷転送用のスイッチング素子の動作により電
荷の読取りが行われるものである。また、共通電極の金
属電極２は、主走査方向に帯状に形成され、正バイアス
が印加されるようになっていた。このような受光素子部
分の構成にすることにより、同一基板上に薄膜トランジ
スタ（ＴＦＴ）等の素子を集積化する場合に回路設計上
の自由度を確保でき、ビット（画素）毎の出力特性が均
一で明暗比を高くすることができるものであった（特開
昭６３−６７７７２号公報参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のイメージセンサでは、ＩＴＯの透明電極４を個別電
極としてＩＴＯ層及びａ−Ｓｉ：Ｈ層を画素毎に完全に
素子分離した場合に、光電変換層３のａ−Ｓｉ：Ｈ層の
側壁部分を通して透明電極４と金属電極２の上下電極間
にリ−ク経路が形成され、特に高温度・高湿度の環境下
で通電動作を行うと、下部の金属電極２のＣｒ層が電蝕
作用により溶解し、イメ−ジセンサの信頼性を損なうと
いう問題点があった。
来のイメージセンサでは、ＩＴＯの透明電極４を個別電
極としてＩＴＯ層及びａ−Ｓｉ：Ｈ層を画素毎に完全に
素子分離した場合に、光電変換層３のａ−Ｓｉ：Ｈ層の
側壁部分を通して透明電極４と金属電極２の上下電極間
にリ−ク経路が形成され、特に高温度・高湿度の環境下
で通電動作を行うと、下部の金属電極２のＣｒ層が電蝕
作用により溶解し、イメ−ジセンサの信頼性を損なうと
いう問題点があった。
【０００７】本発明は上記実情に鑑みて為されたもの
で、受光素子の金属電極２を構成するクロム層の溶解の
原因となっていた上部電極の透明電極４と下部電極の金
属電極２とが光電変換層３の側壁を通してショ−トする
という問題点を解決し、よってショ−トによるリ−ク経
路が形成されるために発生する暗電流の上昇を抑え、且
つ電触による金属電極２の腐食を防止できるイメージセ
ンサ及びイメージセンサの製造方法を提供することを目
的とする。
で、受光素子の金属電極２を構成するクロム層の溶解の
原因となっていた上部電極の透明電極４と下部電極の金
属電極２とが光電変換層３の側壁を通してショ−トする
という問題点を解決し、よってショ−トによるリ−ク経
路が形成されるために発生する暗電流の上昇を抑え、且
つ電触による金属電極２の腐食を防止できるイメージセ
ンサ及びイメージセンサの製造方法を提供することを目
的とする。
【０００８】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、金属電極と透明電
極で半導体層を挟んだ受光素子を１画素とし、主走査方
向に前記複数画素を配置したイメ−ジセンサおいて、前
記金属電極が前記主走査方向に帯状に形成され、前記透
明電極が前記画素毎に分離形成され、前記半導体層が前
記金属電極を覆うように形成され、前記画素部分での半
導体層の膜厚に比べて前記画素部分以外の部分における
半導体層の膜厚を薄く形成したことを特徴としている。
決するための請求項１記載の発明は、金属電極と透明電
極で半導体層を挟んだ受光素子を１画素とし、主走査方
向に前記複数画素を配置したイメ−ジセンサおいて、前
記金属電極が前記主走査方向に帯状に形成され、前記透
明電極が前記画素毎に分離形成され、前記半導体層が前
記金属電極を覆うように形成され、前記画素部分での半
導体層の膜厚に比べて前記画素部分以外の部分における
半導体層の膜厚を薄く形成したことを特徴としている。
【０００９】上記従来例の問題点を解決するための請求
項２記載の発明は、イメ−ジセンサの製造方法におい
て、絶縁性基板上に金属電極を積層する工程と、前記金
属電極を覆うように半導体層を積層する工程と、前記半
導体層上に画素毎の透明電極を分離形成する工程と、前
記画素部分以外の部分で金属電極上に薄い半導体層が残
るようにエッチングする工程とを有することを特徴とし
ている。
項２記載の発明は、イメ−ジセンサの製造方法におい
て、絶縁性基板上に金属電極を積層する工程と、前記金
属電極を覆うように半導体層を積層する工程と、前記半
導体層上に画素毎の透明電極を分離形成する工程と、前
記画素部分以外の部分で金属電極上に薄い半導体層が残
るようにエッチングする工程とを有することを特徴とし
ている。
【００１０】上記従来例の問題点を解決するための請求
項３記載の発明は、イメ−ジセンサの製造方法におい
て、請求項２記載のイメ−ジセンサの製造方法による製
造工程の後に、半導体層の表面部分に酸化処理を施す工
程を付加したことを特徴としている。
項３記載の発明は、イメ−ジセンサの製造方法におい
て、請求項２記載のイメ−ジセンサの製造方法による製
造工程の後に、半導体層の表面部分に酸化処理を施す工
程を付加したことを特徴としている。
【００１１】
【作用】請求項１記載の発明によれば、半導体層が金属
電極を覆うように形成され、画素部分での半導体層の膜
厚に比べて画素部分以外の部分における半導体層の膜厚
を薄く形成した受光素子を有するイメ−ジセンサとして
いるので、透明電極と金属電極と間に半導体層が挿入さ
れることになり、電流リ−クのリ−ク経路の発生を防止
して暗電流の上昇を抑えることができ、また耐水性の半
導体層が金属電極を保護しているため金属電極の腐食を
防止できる。
電極を覆うように形成され、画素部分での半導体層の膜
厚に比べて画素部分以外の部分における半導体層の膜厚
を薄く形成した受光素子を有するイメ−ジセンサとして
いるので、透明電極と金属電極と間に半導体層が挿入さ
れることになり、電流リ−クのリ−ク経路の発生を防止
して暗電流の上昇を抑えることができ、また耐水性の半
導体層が金属電極を保護しているため金属電極の腐食を
防止できる。
【００１２】請求項２記載の発明によれば、絶縁性基板
上に形成された金属電極を覆うように半導体層を形成
し、画素毎の個別電極となるよう透明電極を分割形成
し、画素部分以外の部分で金属電極上に薄い半導体層が
残るようにエッチングするイメ−ジセンサの製造方法と
しているので、エッチング時間を従来より短くすること
で、透明電極と金属電極と間に半導体層が挿入され、電
流リ−クのリ−ク経路の発生を防止して暗電流の上昇を
抑えることができ、また耐水性の半導体層が金属電極を
保護して金属電極の腐食を防止できるイメ−ジセンサを
容易に製造できる。
上に形成された金属電極を覆うように半導体層を形成
し、画素毎の個別電極となるよう透明電極を分割形成
し、画素部分以外の部分で金属電極上に薄い半導体層が
残るようにエッチングするイメ−ジセンサの製造方法と
しているので、エッチング時間を従来より短くすること
で、透明電極と金属電極と間に半導体層が挿入され、電
流リ−クのリ−ク経路の発生を防止して暗電流の上昇を
抑えることができ、また耐水性の半導体層が金属電極を
保護して金属電極の腐食を防止できるイメ−ジセンサを
容易に製造できる。
【００１３】請求項３記載の発明によれば、請求項２記
載のイメ−ジセンサの製造方法により製造し、その後に
半導体層の表面部分に酸化処理を施すイメ−ジセンサの
製造方法としているので、各画素の透明電極間でのリ−
ク電流の発生を防止できるイメ−ジセンサを得ることが
できる。
載のイメ−ジセンサの製造方法により製造し、その後に
半導体層の表面部分に酸化処理を施すイメ−ジセンサの
製造方法としているので、各画素の透明電極間でのリ−
ク電流の発生を防止できるイメ−ジセンサを得ることが
できる。
【００１４】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係るイメ−ジ
センサの主走査方向の断面説明図であり、図２は、本実
施例のイメ−ジセンサの１画素の平面説明図で、図３
は、図２のＡ−Ａ′部分の断面説明図である。尚、図
６、図７と同様の構成をとる部分については同一の符号
を付して説明する。
ら説明する。図１は、本発明の一実施例に係るイメ−ジ
センサの主走査方向の断面説明図であり、図２は、本実
施例のイメ−ジセンサの１画素の平面説明図で、図３
は、図２のＡ−Ａ′部分の断面説明図である。尚、図
６、図７と同様の構成をとる部分については同一の符号
を付して説明する。
【００１５】図１に示すように、本実施例のイメ−ジセ
ンサの受光素子部分は、ガラス基板１上に共通電極とな
るクロム（Ｃｒ）等の金属電極２が主走査方向に帯状に
形成され、金属電極２上に水素化アモルファスシリコン
（ａ−Ｓｉ：Ｈ）層が帯状に形成され、ａ−Ｓｉ：Ｈ層
上には各受光素子の個別電極となる酸化インジウム・ス
ズ（ＩＴＯ）等の透明電極４が分離形成され、ポリイミ
ド等の層間絶縁層５が受光素子全体を覆うように形成さ
れ、更に、透明電極４上の層間絶縁層５に形成されたコ
ンタクトホ−ルを介してモリブデン（Ｍｏ）とアルミニ
ウム（Ａｌ）から成る配線６が透明電極４に接続するよ
うになっている。ここで、金属電極２と透明電極４とで
光電変換層３を挟んだ部分が受光素子となり、この受光
素子が１画素となって主走査方向に複数画素配置され、
ラインイメ−ジセンサを構成している。
ンサの受光素子部分は、ガラス基板１上に共通電極とな
るクロム（Ｃｒ）等の金属電極２が主走査方向に帯状に
形成され、金属電極２上に水素化アモルファスシリコン
（ａ−Ｓｉ：Ｈ）層が帯状に形成され、ａ−Ｓｉ：Ｈ層
上には各受光素子の個別電極となる酸化インジウム・ス
ズ（ＩＴＯ）等の透明電極４が分離形成され、ポリイミ
ド等の層間絶縁層５が受光素子全体を覆うように形成さ
れ、更に、透明電極４上の層間絶縁層５に形成されたコ
ンタクトホ−ルを介してモリブデン（Ｍｏ）とアルミニ
ウム（Ａｌ）から成る配線６が透明電極４に接続するよ
うになっている。ここで、金属電極２と透明電極４とで
光電変換層３を挟んだ部分が受光素子となり、この受光
素子が１画素となって主走査方向に複数画素配置され、
ラインイメ−ジセンサを構成している。
【００１６】そして、ａ−Ｓｉ：Ｈ層において、金属電
極２と透明電極４とでサンドイッチされた部分が受光素
子毎（画素毎）の光電変換層３となり、また隣接する受
光素子間の間隙部を覆うａ−Ｓｉ：Ｈ層の薄膜部分が保
護膜３′となるものである。保護膜３′の膜厚は光電変
換層３に比較して１／１０程度十分に薄くなるようにし
ている。つまり、光電変換層３と保護膜３′とは膜厚に
違いがあるため段差が生じており、光電変換層３には側
壁７が形成されるようになっている。
極２と透明電極４とでサンドイッチされた部分が受光素
子毎（画素毎）の光電変換層３となり、また隣接する受
光素子間の間隙部を覆うａ−Ｓｉ：Ｈ層の薄膜部分が保
護膜３′となるものである。保護膜３′の膜厚は光電変
換層３に比較して１／１０程度十分に薄くなるようにし
ている。つまり、光電変換層３と保護膜３′とは膜厚に
違いがあるため段差が生じており、光電変換層３には側
壁７が形成されるようになっている。
【００１７】具体的には、光電変換層３の膜厚は、１０
０００オングストロ−ム程度であり、保護膜３′の膜厚
は、１０００〜２０００オングストロ−ム程度となって
いる。また、金属電極２の膜厚は、１０００オングスト
ロ−ム程度、透明電極４の膜厚は、６００オングストロ
−ム程度となっている。
０００オングストロ−ム程度であり、保護膜３′の膜厚
は、１０００〜２０００オングストロ−ム程度となって
いる。また、金属電極２の膜厚は、１０００オングスト
ロ−ム程度、透明電極４の膜厚は、６００オングストロ
−ム程度となっている。
【００１８】また、本実施例のイメ−ジセンサの１画素
については、図２及び図３に示すように、配線６は副走
査方向に引き出され、また、１０００〜２０００オング
ストロ−ムの薄膜の保護膜３′は副走査方向にも金属電
極２を覆うようになっている。保護膜３′は、金属電極
２を湿気等から保護するものであるから、バイアス電圧
を印加するような必要な箇所以外は金属電極２を完全に
覆うように構成した方がよい。
については、図２及び図３に示すように、配線６は副走
査方向に引き出され、また、１０００〜２０００オング
ストロ−ムの薄膜の保護膜３′は副走査方向にも金属電
極２を覆うようになっている。保護膜３′は、金属電極
２を湿気等から保護するものであるから、バイアス電圧
を印加するような必要な箇所以外は金属電極２を完全に
覆うように構成した方がよい。
【００１９】次に、本実施例のイメ−ジセンサの受光素
子部分の製造方法について図１を使って説明する。ガラ
ス基板１として、無アルカリガラス基板を用い、基板洗
浄後、金属電極２となるＣｒをＤＣスパッタ法により約
１０００オングストロ−ム程度着膜する。続いて光電変
換層３となるａ−Ｓｉ：ＨをプラズマＣＶＤ法により約
１００００オングストロ−ム程度着膜した後、透明電極
４となるＩＴＯをＤＣスパッタ法により約６００オング
ストロ−ム程度着膜する。
子部分の製造方法について図１を使って説明する。ガラ
ス基板１として、無アルカリガラス基板を用い、基板洗
浄後、金属電極２となるＣｒをＤＣスパッタ法により約
１０００オングストロ−ム程度着膜する。続いて光電変
換層３となるａ−Ｓｉ：ＨをプラズマＣＶＤ法により約
１００００オングストロ−ム程度着膜した後、透明電極
４となるＩＴＯをＤＣスパッタ法により約６００オング
ストロ−ム程度着膜する。
【００２０】続いて、透明電極４を個別電極とするよう
にＩＴＯ上にレジストパタ−ンを形成した後に、塩素系
のエッチング液でエッチングする。次に、同一のレジス
トマスクを用いａ−Ｓｉ：ＨをＣＦ4 系のガスを用いて
ドライエッチング法によりエッチングする。その時、画
素部分以外の領域で金属電極２上にａ−Ｓｉ：Ｈの保護
膜３′を残すように、ａ−Ｓｉ：Ｈ層のドライエッチン
グによるエッチングレ−トから算出されるジャストエッ
チングの時間に対して１０〜２０％短かい時間でエッチ
ングを止めるようにする。つまり、金属電極２と透明電
極４とで挟まれた画素部分の光電変換層３の膜厚は約１
００００オングストロ−ム程度となり、それ以外の金属
電極２上の領域（隣接する受光素子間の間隙部を含む）
には１０００〜２０００オングストロ−ム程度のａ−Ｓ
ｉ：Ｈの保護膜３′が残ることになる。
にＩＴＯ上にレジストパタ−ンを形成した後に、塩素系
のエッチング液でエッチングする。次に、同一のレジス
トマスクを用いａ−Ｓｉ：ＨをＣＦ4 系のガスを用いて
ドライエッチング法によりエッチングする。その時、画
素部分以外の領域で金属電極２上にａ−Ｓｉ：Ｈの保護
膜３′を残すように、ａ−Ｓｉ：Ｈ層のドライエッチン
グによるエッチングレ−トから算出されるジャストエッ
チングの時間に対して１０〜２０％短かい時間でエッチ
ングを止めるようにする。つまり、金属電極２と透明電
極４とで挟まれた画素部分の光電変換層３の膜厚は約１
００００オングストロ−ム程度となり、それ以外の金属
電極２上の領域（隣接する受光素子間の間隙部を含む）
には１０００〜２０００オングストロ−ム程度のａ−Ｓ
ｉ：Ｈの保護膜３′が残ることになる。
【００２１】そして、このエッチングの際にひさし状に
突き出たＩＴＯを再度塩素系のエッチング液で除去す
る。続いて、金属電極２のレジストパタ−ンを形成後、
ａ−Ｓｉ：Ｈの保護膜３′をドライエッチング法により
エッチングした後、硝酸セリウム系のエッチング液でＣ
ｒをエッチングすることにより金属電極２を形成する。
突き出たＩＴＯを再度塩素系のエッチング液で除去す
る。続いて、金属電極２のレジストパタ−ンを形成後、
ａ−Ｓｉ：Ｈの保護膜３′をドライエッチング法により
エッチングした後、硝酸セリウム系のエッチング液でＣ
ｒをエッチングすることにより金属電極２を形成する。
【００２２】次に、層間絶縁層５としてポリイミドを用
いてスピンコ−タ−により約１．２μｍ着膜した後、フ
ォトリソグラフィ−により透明電極４上にコンタクトホ
−ルを形成し、配線６としてＤＣスパッタ法によりＭｏ
を５００オングストロ−ム程度、続いてＡｌを約１．５
μｍ着膜する。次に、この配線６を所定の形状にパタ−
ニングすることにより本実施例のイメ−ジセンサの受光
素子部分が完成する。
いてスピンコ−タ−により約１．２μｍ着膜した後、フ
ォトリソグラフィ−により透明電極４上にコンタクトホ
−ルを形成し、配線６としてＤＣスパッタ法によりＭｏ
を５００オングストロ−ム程度、続いてＡｌを約１．５
μｍ着膜する。次に、この配線６を所定の形状にパタ−
ニングすることにより本実施例のイメ−ジセンサの受光
素子部分が完成する。
【００２３】上記受光素子を有する本実施例のイメ−ジ
センサによれば、金属電極２上を耐湿性があるａ−Ｓ
ｉ：Ｈの保護膜３′が覆っているため、金属電極２と透
明電極４との間のリ−ク経路が形成されず、従って暗電
流の上昇を抑えることができる効果があり、また高温度
・高湿度の環境下でも金属電極２を湿気から保護するこ
とができ、従って金属電極２が耐湿性を有すること及び
側壁リ−クが発生しないことから電触による金属電極２
の腐食が発生せず、耐環境性を向上させることができる
効果がある。
センサによれば、金属電極２上を耐湿性があるａ−Ｓ
ｉ：Ｈの保護膜３′が覆っているため、金属電極２と透
明電極４との間のリ−ク経路が形成されず、従って暗電
流の上昇を抑えることができる効果があり、また高温度
・高湿度の環境下でも金属電極２を湿気から保護するこ
とができ、従って金属電極２が耐湿性を有すること及び
側壁リ−クが発生しないことから電触による金属電極２
の腐食が発生せず、耐環境性を向上させることができる
効果がある。
【００２４】また、上記受光素子を有する本実施例のイ
メ−ジセンサの製造方法によれば、ａ−ＳｉＨ層のドラ
イエッチングのエッチング時間をジャストエッチング時
間に対して１０〜２０％程度単に短くするだけで上記の
暗電流を抑えて耐環境性を有するイメ−ジセンサを容易
に製造できる効果がある。
メ−ジセンサの製造方法によれば、ａ−ＳｉＨ層のドラ
イエッチングのエッチング時間をジャストエッチング時
間に対して１０〜２０％程度単に短くするだけで上記の
暗電流を抑えて耐環境性を有するイメ−ジセンサを容易
に製造できる効果がある。
【００２５】また、イメ−ジセンサの画素を高密度化し
た時に、一画素で発生する光電流が微小であるため、側
壁リ−クによる暗電流の影響が大きいものとなっていた
が、本実施例のイメ−ジセンサの受光素子部分の構成を
採用すれば、側壁リ−クの発生を防止できるので、イメ
−ジセンサの高解像度化に有効である。
た時に、一画素で発生する光電流が微小であるため、側
壁リ−クによる暗電流の影響が大きいものとなっていた
が、本実施例のイメ−ジセンサの受光素子部分の構成を
採用すれば、側壁リ−クの発生を防止できるので、イメ
−ジセンサの高解像度化に有効である。
【００２６】ここで、保護膜３′の膜厚は１００００オ
ングストロ−ム程度の光電変換層３に比べて１０００〜
２０００オングストロ−ムとかなり薄くなっているの
で、保護膜３′部分は高抵抗となっており、隣接する受
光素子間での光電流のリ−クを防止することができる効
果がある。
ングストロ−ム程度の光電変換層３に比べて１０００〜
２０００オングストロ−ムとかなり薄くなっているの
で、保護膜３′部分は高抵抗となっており、隣接する受
光素子間での光電流のリ−クを防止することができる効
果がある。
【００２７】尚、本実施例で、ａ−Ｓｉ：Ｈ層をドライ
エッチングした後、光電変換層３の側壁７と保護膜３′
の表面をＯ2 プラズマにより酸化処理を加えると、素子
分離したＩＴＯ間のａ−Ｓｉ：Ｈ層を通しての電流のリ
−クを防ぐ上で一層有効である。
エッチングした後、光電変換層３の側壁７と保護膜３′
の表面をＯ2 プラズマにより酸化処理を加えると、素子
分離したＩＴＯ間のａ−Ｓｉ：Ｈ層を通しての電流のリ
−クを防ぐ上で一層有効である。
【００２８】また、本実施例のイメ−ジセンサの受光素
子部分では、透明電極４としてＩＴＯ、光電変換層３及
び保護膜３′としてａ−Ｓｉ：Ｈ層、金属電極２として
Ｃｒを用いた例を示したが、他に透明電極４としてＳｎ
Ｏ2 （酸化スズ）若しくはＺｎＯ（酸化亜鉛）のいづれ
か、金属電極２としてＴｉ（チタン）、Ｔａ（タンタ
ル）、Ｗ（タングステン）のいづれか、ａ−Ｓｉ：Ｈ層
３としてＮＩ型ａ−Ｓｉ：Ｈ（金属電極側からＮＩ型）
若しくはＮＩＰ型ａ−Ｓｉ：Ｈ（金属電極２側からＮＩ
Ｐ型）のいづれかを用いたイメ−ジセンサにおいても同
様の効果が期待できる。
子部分では、透明電極４としてＩＴＯ、光電変換層３及
び保護膜３′としてａ−Ｓｉ：Ｈ層、金属電極２として
Ｃｒを用いた例を示したが、他に透明電極４としてＳｎ
Ｏ2 （酸化スズ）若しくはＺｎＯ（酸化亜鉛）のいづれ
か、金属電極２としてＴｉ（チタン）、Ｔａ（タンタ
ル）、Ｗ（タングステン）のいづれか、ａ−Ｓｉ：Ｈ層
３としてＮＩ型ａ−Ｓｉ：Ｈ（金属電極側からＮＩ型）
若しくはＮＩＰ型ａ−Ｓｉ：Ｈ（金属電極２側からＮＩ
Ｐ型）のいづれかを用いたイメ−ジセンサにおいても同
様の効果が期待できる。
【００２９】更に、本実施例のイメ−ジセンサの受光素
子部分を薄膜トランジスタ（ＴＦＴ）と接続させ、例え
ば、特開昭６２−６７８６４号公報に示すようにＴＦＴ
駆動型イメ−ジセンサとして用いることにすれば、信頼
性の高いイメ−ジセンサを実現することができる。
子部分を薄膜トランジスタ（ＴＦＴ）と接続させ、例え
ば、特開昭６２−６７８６４号公報に示すようにＴＦＴ
駆動型イメ−ジセンサとして用いることにすれば、信頼
性の高いイメ−ジセンサを実現することができる。
【００３０】
【発明の効果】請求項１記載の発明によれば、半導体層
が金属電極を覆うように形成され、画素部分での半導体
層の膜厚に比べて画素部分以外の部分における半導体層
の膜厚を薄く形成した受光素子を有するイメ−ジセンサ
としているので、透明電極と金属電極と間に半導体層が
挿入されることになり、電流リ−クのリ−ク経路の発生
を防止して暗電流の上昇を抑えることができ、また耐水
性の半導体層が金属電極を保護しているため金属電極の
腐食を防止できる効果がある。
が金属電極を覆うように形成され、画素部分での半導体
層の膜厚に比べて画素部分以外の部分における半導体層
の膜厚を薄く形成した受光素子を有するイメ−ジセンサ
としているので、透明電極と金属電極と間に半導体層が
挿入されることになり、電流リ−クのリ−ク経路の発生
を防止して暗電流の上昇を抑えることができ、また耐水
性の半導体層が金属電極を保護しているため金属電極の
腐食を防止できる効果がある。
【００３１】請求項２記載の発明によれば、絶縁性基板
上に形成された金属電極を覆うように半導体層を形成
し、画素毎の個別電極となるよう透明電極を分割形成
し、画素部分以外の部分で金属電極上に薄い半導体層が
残るようにエッチングするイメ−ジセンサの製造方法と
しているので、エッチング時間を従来より短くすること
で、透明電極と金属電極と間に半導体層が挿入され、電
流リ−クのリ−ク経路の発生を防止して暗電流の上昇を
抑えることができ、また耐水性の半導体層が金属電極を
保護して金属電極の腐食を防止できるイメ−ジセンサを
容易に製造できる効果がある。
上に形成された金属電極を覆うように半導体層を形成
し、画素毎の個別電極となるよう透明電極を分割形成
し、画素部分以外の部分で金属電極上に薄い半導体層が
残るようにエッチングするイメ−ジセンサの製造方法と
しているので、エッチング時間を従来より短くすること
で、透明電極と金属電極と間に半導体層が挿入され、電
流リ−クのリ−ク経路の発生を防止して暗電流の上昇を
抑えることができ、また耐水性の半導体層が金属電極を
保護して金属電極の腐食を防止できるイメ−ジセンサを
容易に製造できる効果がある。
【００３２】請求項３記載の発明によれば、請求項２記
載のイメ−ジセンサの製造方法により製造し、その後に
半導体層の表面部分に酸化処理を施すイメ−ジセンサの
製造方法としているので、各画素の透明電極間でのリ−
ク電流の発生を防止できるイメ−ジセンサを得ることが
できる効果がある。
載のイメ−ジセンサの製造方法により製造し、その後に
半導体層の表面部分に酸化処理を施すイメ−ジセンサの
製造方法としているので、各画素の透明電極間でのリ−
ク電流の発生を防止できるイメ−ジセンサを得ることが
できる効果がある。
【図１】 本発明の一実施例に係るイメ−ジセンサの主
走査方向の断面説明図である。
走査方向の断面説明図である。
【図２】 本実施例のイメ−ジセンサの１画素の平面説
明図である。
明図である。
【図３】 図２のＡ−Ａ′部分の断面説明図である。
【図４】 従来のイメ−ジセンサの受光素子部分の平面
説明図である。
説明図である。
【図５】 図４のＢ−Ｂ′部分の断面説明図である。
【図６】 従来のイメ−ジセンサの受光素子部分の平面
説明図である。
説明図である。
【図７】 図６のＣ−Ｃ′部分の断面説明図である。
１…ガラス基板、 ２…金属電極、 ３…光電変換層、
３′…保護膜、 ４…透明電極、 ５…層間絶縁層、
６…配線、 ７…光電変換層３の側壁、 Ｐ…受光素
子
３′…保護膜、 ４…透明電極、 ５…層間絶縁層、
６…配線、 ７…光電変換層３の側壁、 Ｐ…受光素
子
Claims (3)
- 【請求項１】 金属電極と透明電極で半導体層を挟んだ
受光素子を１画素とし、主走査方向に前記複数画素を配
置したイメ−ジセンサおいて、前記金属電極が前記主走
査方向に帯状に形成され、前記透明電極が前記画素毎に
分離形成され、前記半導体層が前記金属電極を覆うよう
に形成され、前記画素部分での半導体層の膜厚に比べて
前記画素部分以外の部分における半導体層の膜厚を薄く
形成したことを特徴とするイメ−ジセンサ。 - 【請求項２】 絶縁性基板上に金属電極を積層する工程
と、前記金属電極を覆うように半導体層を積層する工程
と、前記半導体層上に画素毎の透明電極を分離形成する
工程と、前記画素部分以外の部分で金属電極上に薄い半
導体層が残るようにエッチングする工程とを有すること
を特徴とするイメ−ジセンサの製造方法。 - 【請求項３】 請求項２記載のイメ−ジセンサの製造方
法による製造工程の後に、半導体層の表面部分に酸化処
理を施す工程を付加したことを特徴とするイメ−ジセン
サの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218705A JPH0653470A (ja) | 1992-07-27 | 1992-07-27 | イメージセンサ及びイメージセンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218705A JPH0653470A (ja) | 1992-07-27 | 1992-07-27 | イメージセンサ及びイメージセンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653470A true JPH0653470A (ja) | 1994-02-25 |
Family
ID=16724134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4218705A Pending JPH0653470A (ja) | 1992-07-27 | 1992-07-27 | イメージセンサ及びイメージセンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653470A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4887013A (en) * | 1985-08-30 | 1989-12-12 | Texas Instruments Incorporated | Failsafe brake for a multi-wheel vehicle with motor controlled steering |
| DE3840783C1 (en) * | 1988-12-03 | 1990-03-29 | Klaus Prof. Dr.-Ing. 1000 Berlin De Doerr | Parking and manoeuvring aid for motor vehicles |
| KR100520142B1 (ko) * | 1999-12-24 | 2005-10-10 | 주식회사 하이닉스반도체 | 높은 문턱전압 트랜지스터 |
-
1992
- 1992-07-27 JP JP4218705A patent/JPH0653470A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4887013A (en) * | 1985-08-30 | 1989-12-12 | Texas Instruments Incorporated | Failsafe brake for a multi-wheel vehicle with motor controlled steering |
| DE3840783C1 (en) * | 1988-12-03 | 1990-03-29 | Klaus Prof. Dr.-Ing. 1000 Berlin De Doerr | Parking and manoeuvring aid for motor vehicles |
| KR100520142B1 (ko) * | 1999-12-24 | 2005-10-10 | 주식회사 하이닉스반도체 | 높은 문턱전압 트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI249643B (en) | Substrate for liquid crystal display and liquid crystal display utilizing the same | |
| KR100212288B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US6665374B2 (en) | Active matrix substrate, method of manufacturing same, and flat-panel image sensor | |
| JP4928665B2 (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 | |
| JP4390438B2 (ja) | 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| US6423973B2 (en) | X-ray image sensor and method for fabricating the same | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US9812581B2 (en) | Semiconductor device and method for manufacturing same | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| US20120138972A1 (en) | Array substrate and a method for fabricating the same and an electronic paper display | |
| US6682961B1 (en) | Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof | |
| KR100668567B1 (ko) | 표시 장치용 기판, 그 제조 방법 및 표시 장치 | |
| EP0851498B1 (en) | Contact pads for radiation imagers | |
| JP2006078643A (ja) | 半透過型液晶表示装置およびその製造方法 | |
| TWI247158B (en) | Liquid crystal display device and its manufacturing method | |
| JPH0629510A (ja) | Ｔｆｔ駆動イメージセンサおよびその製造方法 | |
| KR100767356B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH07118527B2 (ja) | イメージセンサの製造方法 | |
| JPH0661466A (ja) | 光電変換素子及びその製造方法 | |
| CN113467141A (zh) | 阵列基板的制作方法及阵列基板 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH053318A (ja) | 薄膜トランジスタと薄膜トランジスタの製造方法 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| JPH05145054A (ja) | フオトダイオードおよびそれを用いたイメージセンサ |