JPH0653924A - 信号伝送方法および回路 - Google Patents
信号伝送方法および回路Info
- Publication number
- JPH0653924A JPH0653924A JP4204631A JP20463192A JPH0653924A JP H0653924 A JPH0653924 A JP H0653924A JP 4204631 A JP4204631 A JP 4204631A JP 20463192 A JP20463192 A JP 20463192A JP H0653924 A JPH0653924 A JP H0653924A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pulse
- signal
- transmission
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000005540 biological transmission Effects 0.000 claims abstract description 34
- 230000008054 signal transmission Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】送信ユニット１Ａ〜Ｃを抜去した時に、他のユ
ニットのデータに影響を与えないようにする。 【構成】送信ユニット１Ａにおいて、入力データ信号１
０１Ａが“０”の時のみデータバス３上に時分割多重の
“０”のデータ信号１０６を出力する送信トライステー
ト回路１２と、この送信タイミング制御を行うタイミン
グパルス１０５Ａを出力する出力制御回路１４とを備
え、受信ユニット２Ａにおいて、データバス上のデータ
信号１０６を制御線４Ａにより受信されたタイミングパ
ルス１０５Ａにより受信する受信トライステート回路２
１を備え、タイミングパルス１０５Ａは入力データ信号
１０１Ａが“０”の時には出力されず受信トライステー
ト回路２１の出力は入力データ“０”のみを受信し、
“１”の時は自己回路で“１”出力する。従って他ユニ
ットを抜去した際一時的にデータバス３上のデータ１０
６が０を継続しても影響を受けることがない。
ニットのデータに影響を与えないようにする。 【構成】送信ユニット１Ａにおいて、入力データ信号１
０１Ａが“０”の時のみデータバス３上に時分割多重の
“０”のデータ信号１０６を出力する送信トライステー
ト回路１２と、この送信タイミング制御を行うタイミン
グパルス１０５Ａを出力する出力制御回路１４とを備
え、受信ユニット２Ａにおいて、データバス上のデータ
信号１０６を制御線４Ａにより受信されたタイミングパ
ルス１０５Ａにより受信する受信トライステート回路２
１を備え、タイミングパルス１０５Ａは入力データ信号
１０１Ａが“０”の時には出力されず受信トライステー
ト回路２１の出力は入力データ“０”のみを受信し、
“１”の時は自己回路で“１”出力する。従って他ユニ
ットを抜去した際一時的にデータバス３上のデータ１０
６が０を継続しても影響を受けることがない。
Description
【０００１】
【産業上の利用分野】本発明は信号伝送方法および回路
に関し、特に複数のプラグインタイプのユニット間の接
続が時分割多重伝送方式によるデータバスになっている
通信装置内の信号伝送方法および回路に関する。
に関し、特に複数のプラグインタイプのユニット間の接
続が時分割多重伝送方式によるデータバスになっている
通信装置内の信号伝送方法および回路に関する。
【０００２】
【従来の技術】従来、この種の信号伝送方法は図３に示
す回路による方法が一般的である。図３は従来例を示す
ブロック図である。プラグインタイプのユニット５Ａ〜
Ｃ，６Ａ〜Ｃ間の接続はデータバス７で接続されている
が、ユニット５Ａ〜Ｃ、６Ａ〜Ｃのそれぞれは同じ構成
のため、ユニット５Ａとユニット６Ａのみ内部ブロック
を記述する。データの流れは、データ入力信号１０１Ａ
〜Ｃからデータ出力信号１０２Ａ〜Ｂの３つの経路があ
る。データ入力信号１０５Ａは、マルチプレクサ５１を
通り、送信トライステート回路５２に送られる。送信ト
ライステート回路５２は基準パルス１０８とクロックパ
ルス１０７の信号をもとにタイミング発生回路５で生成
されたタイミングパルス１０９で入力信号をサンプリン
グしデータバス７へ送信データ信号を送出する。
す回路による方法が一般的である。図３は従来例を示す
ブロック図である。プラグインタイプのユニット５Ａ〜
Ｃ，６Ａ〜Ｃ間の接続はデータバス７で接続されている
が、ユニット５Ａ〜Ｃ、６Ａ〜Ｃのそれぞれは同じ構成
のため、ユニット５Ａとユニット６Ａのみ内部ブロック
を記述する。データの流れは、データ入力信号１０１Ａ
〜Ｃからデータ出力信号１０２Ａ〜Ｂの３つの経路があ
る。データ入力信号１０５Ａは、マルチプレクサ５１を
通り、送信トライステート回路５２に送られる。送信ト
ライステート回路５２は基準パルス１０８とクロックパ
ルス１０７の信号をもとにタイミング発生回路５で生成
されたタイミングパルス１０９で入力信号をサンプリン
グしデータバス７へ送信データ信号を送出する。
【０００３】受信トライステート回路６１では、送信ト
ライステート回路５２と同じタイミングの制御線８Ａか
らの出力信号でデータバス７のデータを取り込み、デマ
ルチプレクサ６２を通り、データ出力信号１０６Ａを出
力する。データ入力信号１０５Ｂ，Ｃも同様に処理され
データ出力信号１０６Ｂ，Ｃとして出力される。制御線
８Ａ〜Ｃの各タイミングパルス１０９はデータバス上の
データを時分割多重するタイミングとなっている。
ライステート回路５２と同じタイミングの制御線８Ａか
らの出力信号でデータバス７のデータを取り込み、デマ
ルチプレクサ６２を通り、データ出力信号１０６Ａを出
力する。データ入力信号１０５Ｂ，Ｃも同様に処理され
データ出力信号１０６Ｂ，Ｃとして出力される。制御線
８Ａ〜Ｃの各タイミングパルス１０９はデータバス上の
データを時分割多重するタイミングとなっている。
【０００４】
【発明が解決しようとする課題】このように従来例にお
いては、各データ出力信号は時分割多重されてデータバ
ス上を伝送するので、通話中に或る一つの送信ユニット
を抜去した場合クロックパルスを入力するクロック端子
が先に抜けると、タイミング発生回路がとまり出力トラ
イステート回路がデータバスにデータを送出し続ける状
態となり、データバスに接続されている出力端子が完全
に抜けるまでの間、他の通話中の送信ユニットの通信に
影響を与え、データエラーを発生させるという問題があ
る。
いては、各データ出力信号は時分割多重されてデータバ
ス上を伝送するので、通話中に或る一つの送信ユニット
を抜去した場合クロックパルスを入力するクロック端子
が先に抜けると、タイミング発生回路がとまり出力トラ
イステート回路がデータバスにデータを送出し続ける状
態となり、データバスに接続されている出力端子が完全
に抜けるまでの間、他の通話中の送信ユニットの通信に
影響を与え、データエラーを発生させるという問題があ
る。
【０００５】
【課題を解決するための手段】本発明の信号伝送方法
は、入力データパルスが論理値０の時のみ発生する時分
割多重化用のタイミングパルスにより前記入力データパ
ルスを論理値０の時のみサンプリングしこれを送信デー
タパルスとしてデータバス上に送出すると同時に前記タ
イミングパルスを制御線に送出する送信手段と、前記制
御線から受信した前記タイミングパルスにより前記デー
タバス上の前記送信データパルスを抽出し論理値０の信
号とし前記タイミングパルスの受信がない時は前記デー
タバス上の信号に無関係に論理値１の信号として出力す
る受信手段とを備えている。
は、入力データパルスが論理値０の時のみ発生する時分
割多重化用のタイミングパルスにより前記入力データパ
ルスを論理値０の時のみサンプリングしこれを送信デー
タパルスとしてデータバス上に送出すると同時に前記タ
イミングパルスを制御線に送出する送信手段と、前記制
御線から受信した前記タイミングパルスにより前記デー
タバス上の前記送信データパルスを抽出し論理値０の信
号とし前記タイミングパルスの受信がない時は前記デー
タバス上の信号に無関係に論理値１の信号として出力す
る受信手段とを備えている。
【０００６】また本発明の信号伝送回路は、複数の送信
ユニットと対応する複数の受信ユニットと各前記送信ユ
ニットの時分割多重された各送信データ信号を各前記受
信ユニットに伝送するためのデータバスと各前記送信ユ
ニットと対応する各前記受信ユニットとの間でタイミン
グパルスを伝送するための複数の制御線とを備える信号
伝送装置において、各前記送信ユニットは、入力データ
パルスを論理値０の時に時分割多重用のタイミングパル
スでサンプリングし送信データパルスとして前記データ
バス上に送出する送信トライステート回路と、クロック
パルスを入力し前記入力データパルスが論理値０の時に
前記タイミングパルスを発生し前記送信スライステート
回路に供給すると同時に前記制御線に送出する出力制御
回路とを備え、各前記受信ユニットは、前記制御線から
の前記タイミングパルスを受信しこのタイミングパルス
により前記データバス上の前記送信データパルスを抽出
し論理値０の信号としまた前記タイミングパルスの受信
がない時は前記データバスの信号に無関係に論理値１の
信号として出力する受信トライステート回路を備えてい
る。
ユニットと対応する複数の受信ユニットと各前記送信ユ
ニットの時分割多重された各送信データ信号を各前記受
信ユニットに伝送するためのデータバスと各前記送信ユ
ニットと対応する各前記受信ユニットとの間でタイミン
グパルスを伝送するための複数の制御線とを備える信号
伝送装置において、各前記送信ユニットは、入力データ
パルスを論理値０の時に時分割多重用のタイミングパル
スでサンプリングし送信データパルスとして前記データ
バス上に送出する送信トライステート回路と、クロック
パルスを入力し前記入力データパルスが論理値０の時に
前記タイミングパルスを発生し前記送信スライステート
回路に供給すると同時に前記制御線に送出する出力制御
回路とを備え、各前記受信ユニットは、前記制御線から
の前記タイミングパルスを受信しこのタイミングパルス
により前記データバス上の前記送信データパルスを抽出
し論理値０の信号としまた前記タイミングパルスの受信
がない時は前記データバスの信号に無関係に論理値１の
信号として出力する受信トライステート回路を備えてい
る。
【０００７】
【実施例】次に本発明の一実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すブロック図
である。送信ユニット１Ａ〜Ｃと受信ユニット２Ａ〜Ｃ
はそれぞれプラグインタイプのユニットであり、各ユニ
ット間のデータ信号の接続はデータバス３による。この
データバス３内は時分割多重化されたデータ信号が伝送
されている。データ信号の流れは、データ入力信号１０
１Ａ〜Ｃからデータ出力信号１０２Ａ〜Ｃへとそれぞれ
流れる。また送信ユニット１Ａ〜Ｃのそれぞれは同じ構
成となっているため、送信ユニット１Ａと受信ユニット
２Ａのみ内部をブロックで示し他は省略する。 データ
入力信号１０１Ａは、マルチプレクサ１１を通り、送信
トライステート出力回路１２に送られる。トライステー
ト出力回路１２では、入力データ信号が論理値“０”の
時、データバス３に“０”のデータを送出するようタイ
ミングパルス１０５Ａで制御される。このタイミングパ
ルス１０５Ａは、基準パルス１０４とクロックパルス１
０３とから多重位置をきめるパルスを生成するタイミン
グ発生回路５と、このパルスをデータ信号が“０”の状
態の時だけ出力するように制御する出力制御回路６とか
ら生成される。尚、ここでいう論理値は負論理でいって
いるので“０”でアクティブの状態となる。
て説明する。図１は本発明の一実施例を示すブロック図
である。送信ユニット１Ａ〜Ｃと受信ユニット２Ａ〜Ｃ
はそれぞれプラグインタイプのユニットであり、各ユニ
ット間のデータ信号の接続はデータバス３による。この
データバス３内は時分割多重化されたデータ信号が伝送
されている。データ信号の流れは、データ入力信号１０
１Ａ〜Ｃからデータ出力信号１０２Ａ〜Ｃへとそれぞれ
流れる。また送信ユニット１Ａ〜Ｃのそれぞれは同じ構
成となっているため、送信ユニット１Ａと受信ユニット
２Ａのみ内部をブロックで示し他は省略する。 データ
入力信号１０１Ａは、マルチプレクサ１１を通り、送信
トライステート出力回路１２に送られる。トライステー
ト出力回路１２では、入力データ信号が論理値“０”の
時、データバス３に“０”のデータを送出するようタイ
ミングパルス１０５Ａで制御される。このタイミングパ
ルス１０５Ａは、基準パルス１０４とクロックパルス１
０３とから多重位置をきめるパルスを生成するタイミン
グ発生回路５と、このパルスをデータ信号が“０”の状
態の時だけ出力するように制御する出力制御回路６とか
ら生成される。尚、ここでいう論理値は負論理でいって
いるので“０”でアクティブの状態となる。
【０００８】データバス３に送出された論理値“０”の
データ信号は、同じタイミングで受信トライステート回
路２１で受信される。この受信トライステート２１はデ
ータが“０”の時は“０”の出力を０以外の時、即ち制
御線４Ａのタイミングパルス１０５Ａがない時はデータ
バス３のデータを取込まずに自己の回路内で“１”の受
信データ信号１０７Ａを出力する。この受信データ信号
１０７はデマルチプレクサ２２に送られ、データ出力信
号１０２Ａとして出力される。データ信号１０１Ｂ，Ｃ
についてと同様である。
データ信号は、同じタイミングで受信トライステート回
路２１で受信される。この受信トライステート２１はデ
ータが“０”の時は“０”の出力を０以外の時、即ち制
御線４Ａのタイミングパルス１０５Ａがない時はデータ
バス３のデータを取込まずに自己の回路内で“１”の受
信データ信号１０７Ａを出力する。この受信データ信号
１０７はデマルチプレクサ２２に送られ、データ出力信
号１０２Ａとして出力される。データ信号１０１Ｂ，Ｃ
についてと同様である。
【０００９】図２は図１における動作を説明するタイム
チャートである。本図は送信ユニット１Ａ，Ｂと受信ユ
ニット２Ａ，Ｂについて示したものである。入力データ
信号１０１Ａ，Ｂとクロックパルス１０３と基準パルス
１０４で生成されるタイミングパルス１０５Ａ，Ｂとデ
ータバス３上の多重化データ信号１０６と受信側で抽出
されたデータ信号１０７Ａ，Ｂとデータ出力信号１０２
Ａ，Ｂのパルスをそれぞれ示している。
チャートである。本図は送信ユニット１Ａ，Ｂと受信ユ
ニット２Ａ，Ｂについて示したものである。入力データ
信号１０１Ａ，Ｂとクロックパルス１０３と基準パルス
１０４で生成されるタイミングパルス１０５Ａ，Ｂとデ
ータバス３上の多重化データ信号１０６と受信側で抽出
されたデータ信号１０７Ａ，Ｂとデータ出力信号１０２
Ａ，Ｂのパルスをそれぞれ示している。
【００１０】Ｘ線は通電中に送信ユニット１Ａを抜去し
た時点を示し、この時、クロック入力端子が先に抜け、
制御線４Ａの信号により送信トライステート回路１２で
は“０”データをデータバス３に出し続ける状態を示し
ている。この時、送信ユニット１Ｂの出力が“０”であ
れば、受信トライステート回路は制御線４Ｂからのタイ
ミングパルス１０５Ｂによりデータバス３から“０”の
データを抽出するし、“１”であれば、タイミングパル
ス１０５Ｂは受信されないのでデータバス８の情報を取
り込まず、受信トライステート回路の出力は“１”を送
出する。従って、送信ユニット１Ａの出力が“０”の状
態を持続しても送信ユニット１Ｂの送信データは受信ユ
ニット２Ｂで受信することができるので通信中のデータ
を保護することができる。
た時点を示し、この時、クロック入力端子が先に抜け、
制御線４Ａの信号により送信トライステート回路１２で
は“０”データをデータバス３に出し続ける状態を示し
ている。この時、送信ユニット１Ｂの出力が“０”であ
れば、受信トライステート回路は制御線４Ｂからのタイ
ミングパルス１０５Ｂによりデータバス３から“０”の
データを抽出するし、“１”であれば、タイミングパル
ス１０５Ｂは受信されないのでデータバス８の情報を取
り込まず、受信トライステート回路の出力は“１”を送
出する。従って、送信ユニット１Ａの出力が“０”の状
態を持続しても送信ユニット１Ｂの送信データは受信ユ
ニット２Ｂで受信することができるので通信中のデータ
を保護することができる。
【００１１】
【発明の効果】以上説明したように本発明は、通電中に
プラグインタイプのユニットを抜去しても他のユニット
のデータが影響を受けることがなくこれを保護できると
いう効果がある。
プラグインタイプのユニットを抜去しても他のユニット
のデータが影響を受けることがなくこれを保護できると
いう効果がある。
【図１】図１は本発明の一実施例を示したブロック図で
ある。
ある。
【図２】図２は図１のタイミングチャート図である。
【図３】図３は従来例を示したブロック図である。
１Ａ〜Ｃ 送信ユニット ２Ａ〜Ｃ 受信ユニット ３ データバス ４Ａ〜Ｃ 制御線 １１ マルチプレクサ １２ 送信トライステート回路 １３ タイミング発生回路 １４ 出力制御回路 ２１ 受信トライステート回路 ２２ デマルチプレクサ １０１Ａ〜Ｃ データ入力信号 １０２Ａ〜Ｃ データ出力信号 １０３ クロックパルス １０４ 基準パルス １０５Ａ〜Ｃ タイミングパルス １０６ データバスの多重化データ信号 １０７Ａ〜Ｃ 受信例の抽出データ信号
Claims (2)
- 【請求項１】 入力データパルスが論理値０の時のみ発
生する時分割多重化用のタイミングパルスにより前記入
力データパルスを論理値０の時のみサンプリングしこれ
を送信データパルスとしてデータバス上に送出すると同
時に前記タイミングパルスを制御線に送出する送信手段
と、前記制御線から前記タイミングパルスを受信した時
は前記データバス上の前記送信データパルスを抽出し論
理値０の信号とし前記タイミングパルスの受信がない時
は前記データバス上の信号に無関係に論理値１の信号と
して出力する受信手段とを備えることを特徴とする信号
伝送方法。 - 【請求項２】 複数の送信ユニットと対応する複数の受
信ユニットと各前記送信ユニットの時分割多重された各
送信データ信号を各前記受信ユニットに伝送するデータ
バスと各前記送信ユニットと対応する各前記受信ユニッ
トとの間でタイミングパルスを伝送する複数の制御線と
を備える信号伝送回路において、各前記送信ユニット
は、入力データパルスを論理値０の時に時分割多重用の
タイミングパルスでサンプリングし送信データパルスと
して前記データバス上に送出する送信トライステート回
路と、クロックパルスを入力し前記入力データパルスが
論理値０の時に前記タイミングパルスを発生し前記送信
スライステート回路に供給すると同時に前記制御線に送
出する出力制御回路とを備え、各前記受信ユニットは、
前記制御線からの前記タイミングパルスを受信しこのタ
イミングパルスにより前記データバス上の前記送信デー
タパルスを抽出し論理値０の信号としまた前記タイミン
グパルスの受信がない時は前記データバスの信号に無関
係に論理値１の信号として出力する受信トライステート
回路を備えることを特徴とする信号伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204631A JPH0653924A (ja) | 1992-07-31 | 1992-07-31 | 信号伝送方法および回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4204631A JPH0653924A (ja) | 1992-07-31 | 1992-07-31 | 信号伝送方法および回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653924A true JPH0653924A (ja) | 1994-02-25 |
Family
ID=16493674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4204631A Withdrawn JPH0653924A (ja) | 1992-07-31 | 1992-07-31 | 信号伝送方法および回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653924A (ja) |
-
1992
- 1992-07-31 JP JP4204631A patent/JPH0653924A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0653924A (ja) | 信号伝送方法および回路 | |
| KR880700580A (ko) | 비동기식 어드레싱 다중 통신시스템 | |
| CA1279729C (en) | Method and apparatus for transferring data between two data processing equipments each driven by an independent clock | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JPH0916517A (ja) | バスインタフェース | |
| KR100293362B1 (ko) | 다수의tdm채널의수신동시정합장치및방법 | |
| JP2956391B2 (ja) | 光加入者伝送装置の加入者線インタフェース部 | |
| JP2924135B2 (ja) | 交換システム回線試験方式 | |
| JP3249182B2 (ja) | シリアル通信分配装置 | |
| JP2917297B2 (ja) | マルチフレーム同期回路 | |
| KR100194420B1 (ko) | 키폰시스템에서 펄스방식의 디지털 트렁크 제어방법 | |
| JPS61177891A (ja) | デイジタル内線バス端末装置 | |
| JPH0696017A (ja) | 装置内配線方法 | |
| JPH04656A (ja) | 半導体集積回路 | |
| JPH08242494A (ja) | 信号通信方法 | |
| JPS628249A (ja) | デ−タモニタ制御方式 | |
| JPH10154971A (ja) | 多重通信装置 | |
| JPH02100442A (ja) | 高能率ディジタル多重化伝送装置 | |
| JPH0575742A (ja) | Ｉｓｄｎデ−タ伝送装置 | |
| JPH10177547A (ja) | シリアルデータ通信回路 | |
| KR19980043918A (ko) | 셀프(Shelf)간 인터페이스장치 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| WO1997039596A1 (en) | Adapter for data transmission between a mobile telephone and a data terminal | |
| JPH10164268A (ja) | 通信端末装置 | |
| JPS62139A (ja) | 信号多重伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |