JPH0653998A - デジタルデータ受信方式 - Google Patents

Abstract

(57)【要約】 【目的】 デジタルデ−タを受信する場合、デ−タラッ
チに一つのストローブ信号を与えてデ−タを読み出して
いた。しかしノイズを含むデ−タの場合、ストローブ信
号が入った時にノイズが存在すると誤動作する。これを
防ぐのが目的である。 【構成】 １ビット分の時間内に複数のストローブ信号
をデ−タラッチに入力し複数回デ−タを読み出しこれが
一致すれば確定デ−タとして出力する。不一致であれば
デ−タを出力せず、エラ−信号を出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ノイズを含む可能性の
あるデジタルデータを正確に受信する方法に関するもの
である。デジタルデータは複数のビットに対応する複数
のデ−タラインによって伝達されることもあるし、一つ
のデ−タラインによって伝送されることもある。無線な
どを使う場合は複数のデ−タラインを用いることができ
ないので１つのデ−タラインでデ−タ伝送することにな
る。本発明はこれを受信側で読み出す際にノイズの影響
を受けないようにした改良に関する。

【０００２】

【従来の技術】従来行われているデジタルデータ受信法
を図１に示す。デジタルデータ（Ｌｏｗ（０）かＨｉｇ
ｈ（１））を伝送するデ−タラインに、デ−タをラッチ
するラッチ回路が設けられる。これにデ−タ読み出し信
号であるストロ−ブ信号が与えられる。デ−タパルスと
同じタイミングでストロ−ブ（もしくはクロック）信号
がラッチ回路に入力されこのときのデ−タの状態（１、
０）を出力する。ストローブ信号が入力された時のデー
タラインの状態がデータとして受信されることになる。

【０００３】図２にデ−タラインの信号と、ストロ−ブ
信号とを時間波形図として示す。デ−タパルスの初めか
ら一定時間後にストロ−ブ信号が入力される。ここでは
ストロ−ブ信号は立ち上がりのタイミングでデ−タを読
み出している。この例では０１０というデ−タが読み出
される。データラインが複数本存在するのがパラレル方
式であり、データラインを１本ですませ、データを時系
列に伝送するのがシリアル方式である。パラレル方式の
場合複数のデ−タラインに対して同時にストロ−ブ信号
が与えられデジタルデ−タが読み出される。シリアル方
式ではデ−タラインが１本で時系列的にデ−タが伝送さ
れる。

【０００４】

【発明が解決しようとする課題】従来のこの種の装置
で、データラインが長くなる（ケーブルが長くなる）、
またノイズの多い環境で使用されるなどの場合に問題が
生じる。１ビットのデータに対して、ストローブ信号は
１発入るだけである。この時のデ−タが１であれば１が
出力され、この時のデ−タが０であれば０が出力され
る。全くノイズがない奇麗なデ−タパルスなら問題がな
い。

【０００５】しかし普通はデ−タ信号はノイズを含む。
また伝送の距離が長いとノイズが入る確率も増える。レ
ベルがノイズで変化していた時にストロ−ブ信号が入る
と、時に全く間違ったデータを受信してしまうことがあ
る。デジタルデータがノイズを含む場合であっても正確
にデ−タを受信できるようにしたデジタルデータ受信方
式を提供することが本発明の目的である。

【０００６】

【課題を解決するための手段】本発明の受信方式は、１
本のデータライン入力を２つ以上のデータラッチで受け
るが、そのタイミングを作るストローブ信号は遅延素子
を用いて若干時間ずれをもたせてラッチに入力する様に
する。すなわちデータライン上のデータを異なる時刻に
サンプルし、それぞれ別のラッチ素子に保持する。１デ
ータの持続時間内に複数のストローブ信号がおさまるよ
う、遅延素子を設計する。そして複数のデ−タラッチ素
子のデ−タを比較回路により比較し、もし同一データで
あるならば、確定データとしてシステム側に供給する。
もしもデ−タが異なれば、エラ−であるので、送信側に
再送要求を出す。

【０００７】

【作用】データラインには前項で述べたように、ノイズ
が混入する。従来は１ビットについてストロ−ブ信号Ｓ
を一つ与えてこの時のデ−タを読み出していた。この場
合例えば図３の様な誤動作を生ずる。デ−タは”
１”、”０”、”１”であるが、３番目のストロ−ブ信
号が入った時にノイズがあってたまたま０であるかのよ
うな電圧になっていたとする。この場合はデ−タは”
１”であるのに”０”を出力してしまう。これは誤りで
ある。反対にデ−タが”０”であるのに、ノイズのため
に”１”を出力する可能性もある。

【０００８】これに反して本発明では異なる二つの時刻
Ｔ₁ 、Ｔ₂ において、二つのストロ−ブ信号Ｓ₁ 、Ｓ₂
を与えてデ−タを読み出しこれを比較する。同一であれ
ば正しいのでこれを出力する。もし同一でないとこれは
エラ−であるからデ−タを出力しない。そして送信側で
再送要求をする。図４はこれを示す。デ−タは先程と同
じ”１”、”０”、”１”で、３番目のビットがノイズ
のために一様な電圧でないとする。１番目、２番目のビ
ットに対しては、ストロ−ブ信号Ｓ₁ 、Ｓ₂ がパルス立
ち上がりからＴ₁ 、Ｔ₂ の時刻に与えられるが、この時
の読み出しの結果が一致する。これはそのまま出力す
る。

【０００９】ところが３番目のビットに対してはＴ₁ の
ストロ−ブ信号Ｓ₁ は”０”を読みだし、Ｔ₂ のストロ
−ブ信号Ｓ₂ は”１”を読み出す。二つのストロ−ブ信
号Ｓ₁ 、Ｓ₂ に対するデ−タが不一致である。この場合
はデ−タを出力させない。そして送信側へ再送要求を出
す。

【００１０】１ビットのデータ全体がノイズで消失して
しまうことは考えにくいため、ストローブ信号を複数個
用いて複数回サンプリングして比較することで、少なく
とも１回のデータサンプリングで全く間違ったデータを
認識してしまう不都合を避けることができる。受信側で
ノイズ混入を認識することが可能であるならば、送信側
に対して再送要求を発生させることができる。

【００１１】

【実施例】図５に本発明の一つの実施例を示す。ここで
は３つのデ−タラッチ素子１、２、３が用いられてい
る。この内二つのデ−タラッチ素子１、２は２分された
デ−タライン４に接続される。デ−タラッチ素子１、２
は同じデ−タを受け取る。第３のデ−タラッチ素子３の
入力は第１デ−タラッチ素子１の出力に接続される。

【００１２】ストローブ信号５は２分され一方は直接に
ストローブ信号Ｓ₁ として第１のデ−タラッチ素子１に
与えられる。これのパルス開始時よりのタイミングをＴ
₁ とする。他方は遅延素子６を通り適当な遅延を与え
る。これが第２のデ−タラッチ素子２にストローブ信号
Ｓ₂ として与えられる。図６は各部の波形を示すが
（ａ）がデ−タラインの信号を示す。（ｂ）が第１スト
ローブ信号Ｓ₁ である。（ｃ）が第２ストローブ信号Ｓ
₂ である。パルス立ち上がりからの時間がＴ₁ 、Ｔ₂で
ある。デ−タラッチ素子１、２はストローブ信号が入っ
たときにデ−タを出力するので、デ−タラッチ素子の出
力はＴ₁ 、Ｔ₂ でのデ−タラインの値になる。

【００１３】これらが図６の（ｄ）と（ｅ）に示され
る。比較回路７は二つのデ−タラッチ素子１、２の出力
Ｄ₁ 、Ｄ₂ を比較する。多くの場合これは一致する。Ｄ
₁ ＝Ｄ ₂ 。このとき、比較回路７は第３のストローブ信
号Ｓ₃ をデ−タラッチ素子３に与える（図６（ｆ））。
デ−タラッチ素子３はデ−タラッチ素子１の出力を保持
していたのであるが、ストローブ信号Ｓ₃ によってこれ
を確定デ−タ８として（図６（ｇ））出力する。

【００１４】しかしノイズがあると、時にデ−タラッチ
素子１、２の出力が不一致になる。Ｄ₁ ≠Ｄ₂ である。
比較回路７は不一致を検出する。第３のストローブ信号
Ｓ₃は出さない。代わりに不一致を示すエラ−信号９を
出す。これは送信側へデ−タの再送要求をする。

【００１５】図５に示したのは、デ−タを読み出すスト
ローブ信号を２つ使用した場合の実施例である。遅延素
子とラッチ素子を増加させれば、３つ以上のサンプルを
行うことができ、信頼性を増加させることができる。ま
た、データラインが複数本存在するパラレル方式の場
合、図７の様に、構成すればよい。これは４ビットのデ
−タラインを持つ、第１のデ−タラッチ素子１、第２の
デ−タラッチ素子２はともに、４ビットの素子となり、
ストローブ信号はそれぞれのビットに入力される。比較
回路も４ビットになりこれらの結果がアンドゲ−ト１０
によって、積演算される。これらの結果が合致していれ
ば第３のデ−タラッチ素子３にストローブ信号Ｓ₂ が与
えられこれが出力される。不一致であれば、エラ−信号
が出る。

【００１６】

【発明の効果】本発明では、１ビット分のデジタルデー
タに対して異なるタイミングでストロ−ブ信号を２回以
上与えて２回以上読み出しこれが合致しているときのみ
デ−タとして出力する。誤りがあればこれは捨てる。ま
た同時に送信側へもう一度デ−タを送るように信号を送
るようにする。再び正しいデ−タを得てこれを読み出す
ので正しいデ−タの読み出しが可能となる。本発明のシ
ステムを用いれば、非常に簡便な構成で、信頼性の高い
データ受信が可能となる。各種のデ−タ通信を用いるシ
ステムに効果的に利用できる。

【図面の簡単な説明】

【図１】デジタルデ−タ受信部の構成図。

【図２】デ−タラインとストローブ信号の波形例図。

【図３】従来のデ−タ受信においてノイズにより誤動作
する場合を示す波形図。

【図４】本発明のデ−タ受信においてノイズがあっても
誤動作しないことを説明する波形図。

【図５】本発明の実施例に係るデ−タ受信方式の構成
図。

【図６】図５の回路構成において各部の波形を示す図で
あり、（ａ）はデ−タライン、（ｂ）はストロ−ブＳ
₁ 、（ｃ）はストロ−ブＳ₂ 、（ｄ）はデ−タラッチＤ
₁ 、（ｅ）はデ−タラッチＤ₂ 、（ｆ）は比較回路出
力、（ｇ）は確定デ−タを示す。

【図７】複数のデ−タラインが存在するパラレル方式の
場合の構成図。

【符号の説明】

１ デ−タラッチ ２ デ−タラッチ ３ デ−タラッチ ４ デ−タライン ５ ストローブ信号 ６ 遅延素子 ７ 比較回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ノイズの含まれる時系列デジタルデータ
   を信頼性高く受信するための受信方式であって、１ビッ
   トの同一データを異なる時刻でサンプリングし、それら
   の出力を比較し、それらが一致すれば正しいデータとし
   て認識し、異なる場合にはノイズが混入したものとして
   データとしては無視することを特徴とするデジタルデー
   タ受信方式。
2. 【請求項２】 ノイズの含まれる時系列デジタルデータ
   を信頼性高く受信するための受信方式であって、デ−タ
   ラインに接続される複数のデ−タラッチ素子と、これら
   のデ−タラッチ素子に与えるストローブ信号の一部を遅
   延させる遅延素子と、ラッチされたデータの出力を比較
   する比較素子と、一つのデ−タラッチ素子に接続され前
   記比較素子の出力によって入力デ−タを出力するデ−タ
   ラッチ素子とから成り前記複数のデ−タラッチ素子には
   遅延素子により異なる時刻にストローブ信号を与えるこ
   ととし、１ビットの同一データを異なる時刻でサンプリ
   ングし、それらの出力を比較回路で比較し、それらが一
   致すれば正しいデータとして最終のデ−タラッチ素子か
   ら出力し、異なる場合にはノイズが混入したものとして
   データとしては無視することを特徴とするデジタルデー
   タ受信方式。